Razavi Chapter 5：Current Mirrors and Biasing Techniques

類比積體電路設計 — 期中/期末考滿分複習講義（完整推導與題型解析）

涵蓋範圍：Sec. 5.1 Basic Current Mirrors ∼ Sec. 5.4 Biasing Techniques（含 Examples 5.1–5.15 及習題 5.1–5.26 核心題型）

【高頻必考重點導覽 (High-Yield Exam Roadmap)】 本章是類比 IC 設計從「單級/差動放大器小訊號分析」邁向「完整可工作晶片」的核心橋樑。考試題型高度集中在以下五大方向：

1. **Cascode 電流鏡的 Headroom 與精準度權衡（必考計算）**：標準 Cascode 浪費一個 V_{TH} 的電壓裕度（Minimum voltage $= 2V_{OV} + V_{TH}$），而 **Low-Voltage Cascode** 將裕度降至 $2V_{OV}$，需熟記偏壓 V_b 的邊界條件：$V_{GS0} + V_{OV1} \le V_b \le V_{GS1} + V_{TH0}$。
2. **五電晶體主動負載差動放大器（5-Transistor OTA）完整推導（必考證明）**：
   - 為什麼不能直接用半電路法（Half-circuit concept）？（因負載不對稱，Node F 為低阻抗 $1/g_{m3}$，Node X 為高阻抗，導致尾電流源節點 P 非虛擬地）。
   - 近似分析（假設 P 接地）與**精確分析（Exact Analysis）**的完整 KCL 推導：$|A_v| = g_{m1}(r_{O1} \parallel r_{O4})\frac{2g_{m4}r_{O4}+1}{2(g_{m4}r_{O4}+1)}$。
3. **OTA 的共模特性（CMRR）、失配（Mismatch）與電源拒斥（PSRR）**：
   - 即使完全對稱，5-T OTA 仍有非零共模增益 $A_{CM} \approx -\frac{1}{1+2g_{m1,2}R_{SS}}\frac{g_{m1,2}}{g_{m3,4}}$（必須會解釋 Example 5.13 中「認為 $A_{CM} = 0$ 的推論錯在哪裡」）。
   - 當 $g_{m1} \neq g_{m2}$ 時，A_{CM} 分子多出 $(g_{m1} - g_{m2})r_{O3}$ 項；且當 V_{DD} 變動 ΔV_{DD} 時，$\Delta V_{out} \approx \Delta V_{DD}$（對 V_{DD} 雜訊增益約為 1）。
4. **放大器偏壓電路（Biasing Techniques）與高通截止頻率**：CS 自偏壓（Self-biased）、電流源負載「兩電流源打架」問題、利用 $I_G R_G$ 位移最佳化輸出擺幅（Swing）、以及含耦合電容 C_{in} 的極點計算。
5. **大訊號掃描（Large-Signal I-V / V_X-V_Y Sketching）**：隨 V_{DD}、I_{REF} 或輸入電壓變動時，判斷哪顆電晶體先進入 Triode 區或 Cut-off 區。

目 錄

1 基本電流鏡與製程佈局考量 (Sec. 5.1 Basic Current Mirrors) 2

1.1 為什麼不能用電阻分壓偏壓 MOSFET？(PVT Sensitivity) 2

1.2 電流鏡的因果關係與逆函數原理 (Cause-and-Effect Principle) 3

1.3 電晶體尺寸縮放與單位電晶體佈局 (Sizing Issues & Unit Transistors) 3

2 疊接電流鏡與低電壓改良架構 (Sec. 5.2 Cascode Current Mirrors) 3

2.1 通道長度調變效應造成的複製誤差 (Channel-Length Modulation Error) 3

2.2 第一種思路：標準疊接電流鏡 (Regular Cascode Current Mirror) 4

2.3 第二種思路：低電壓疊接電流鏡 (Low-Voltage Cascode Current Mirror) 5

2.3.1 方法 A：串聯電阻降壓法與小訊號等效（Fig. 5.16 & Example 5.5） 5

2.3.2 方法 B：標準低電壓疊接電流鏡（Low-Voltage Cascode，Fig. 5.18） 5

2.4 特殊高阻抗與低電壓變形架構 (Examples 5.6 & 5.7) 6

3 主動電流鏡與五電晶體 OTA (Sec. 5.3 Active Current Mirrors) 6
3.1 被動電流源負載差動對 vs. 主動電流鏡負載 (Passive vs. Active Load) 6
3.2 五電晶體 OTA 的大訊號特性 (Sec. 5.3.1 Large-Signal Analysis) 7
3.3 五電晶體 OTA 的小訊號分析：近似法 vs. 精確法 (Sec. 5.3.2 Small-Signal Analysis) . 8
3.4 共模特性、CMRR、失配與電源拒斥 (Sec. 5.3.3 & 5.3.4) 10
3.5 五電晶體 OTA 的電壓裕度改善技巧 (Headroom Improvement by Level Shift，Fig. 5.36) 11

4 放大器偏壓技術完整解析 (Sec. 5.4 Biasing Techniques) 11
4.1 共源極放大器偏壓 (Sec. 5.4.1 CS Biasing) 11
4.1.1 1. 電阻負載 CS 級與電容耦合偏壓（Fig. 5.43） 11
4.1.2 2. 電流源負載 CS 級與「兩電流源打架」問題（Fig. 5.45 & Example 5.14） . . 12
4.1.3 3. 互補式共源極放大器自偏壓（Complementary CS Stage / Inverter Amplifier，Fig. 5.47） 12
4.2 共閘極、源極隨耦器與差動對偏壓 (Sec. 5.4.2 – 5.4.4) 13

5 架構全方位比較總表 (Comparative Summary Tables) 13
5.1 各類電流鏡架構性能比較表 13
5.2 單端輸出差動放大器架構比較表 14

6 課本精選範例與章末習題必考題型破題指南 (Problem Archetypes) 14
6.1 題型一：PVT 敏感度與偏壓誤差定量分析 (Problem 5.1) 14
6.2 題型二：電流鏡作為小訊號放大器 (Example 5.2 & Problem 5.4) 14
6.3 題型三：Cascode 偏壓失準與寄生電阻造成的電流誤差 (Problems 5.5, 5.6, 5.20) . . . 15
6.4 題型四：大訊號雙節點軌跡繪圖 V_X, V_Y vs. V_{DD} / V_1 / I_{REF} (Problems 5.9–5.14) 15
6.5 題型五：含電容之暫態步階響應與小訊號時間常數 (Problems 5.16–5.18, 5.22, 5.23) . . 15
6.6 題型六：次臨界區（Subthreshold Region）導通電阻與偏壓（Problem 5.24 & 5.25） 16

1 基本電流鏡與製程佈局考量 (Sec. 5.1 Basic Current Mirrors)

1.1 為什麼不能用電阻分壓偏壓 MOSFET？(PVT Sensitivity)

若使用簡單電阻分壓設定閘極電壓 $V_G = \frac{R_2}{R_1+R_2}V_{DD}$（Fig. 5.2），飽和區汲極電流為：

$$I_{out} \approx \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left(\frac{R_2}{R_1+R_2}V_{DD} - V_{TH}\right)^2 \tag{1}$$

- **嚴重依賴 PVT（Process, Supply Voltage, Temperature）**：晶圓間 V_{TH} 可變動 50 ∼ 100 mV，且 μ_n 與 V_{TH} 隨溫度劇烈變化。
- **小過驅動電壓（Small V_{OV}）放大誤差**：當為了節省電壓裕度（Headroom）將標稱過驅動電壓設為 $V_{OV} = 200$ mV 時，若 V_{TH} 偏移 50 mV，輸出電流誤差高達 $\left(\frac{250}{200}\right)^2 - 1 = 56.25\%$（或減少時達 $1 - \left(\frac{150}{200}\right)^2 = 43.75\% \approx 44\%$）。
- **核心結論**：即使閘極電壓 V_{GS} 被精確固定，汲極電流 I_D 仍不固定！因此類比電路必須先由 Bandgap Reference 產生穩定基準電流 I_{REF}，再透過**電流鏡（Current Mirror）**進行複製。

1.2 電流鏡的因果關係與逆函數原理 (Cause-and-Effect Principle)

對於飽和區 MOSFET，$I_D = f(V_{GS})$。

1. **參考端（Diode-connected M_1）**：將閘極與汲極短接（$V_{GD} = 0 < V_{TH}$，只要導通必在飽和區），強迫流入 I_{REF}。此時I_{REF} **是「因」，**$V_{GS} = f^{-1}(I_{REF})$ **是「果」**。
2. **複製端（Current Source M_2）**：接收 V_{GS}，產生輸出電流 $I_{out} = f[f^{-1}(I_{REF})]$。此時$V_{GS}$ **是「因」，**I_{out} **是「果」**。
3. **電流比例公式（忽略通道長度調變 $\lambda = 0$）**：

$$\left.\begin{aligned} I_{REF} &= \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)_1 (V_{GS}-V_{TH})^2 \\ I_{out} &= \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)_2 (V_{GS}-V_{TH})^2 \end{aligned}\right\} \Longrightarrow \boxed{I_{out} = \frac{(W/L)_2}{(W/L)_1} I_{REF}} \tag{2}$$

【考點陷阱與物理直覺：錯誤的電流鏡接法與多級串接誤差】

- **無法複製的電路（Fig. 5.6）**：若 M_1 的源極接一固定電壓源 V_b，而閘極接地（非 Diode-connected），則 $V_{GS1} = -V_b$ 是由外部電壓決定，而非由 I_{REF} 決定！此時 I_{REF} 只會改變 M_1 的 V_{DS1}，無法使 I_{out} 追蹤 I_{REF}。
- **避免長串電流鏡鏈（Current Mirror Chains，Example 5.1）**：雖可用 NMOS 鏡放大 α 倍再經 PMOS 鏡放大 β 倍得到 $\alpha\beta I_{REF}$，但每次複製都會累積隨機失配（Random Mismatch）與 λ 誤差，工程上應避免過多級串接。

1.3 電晶體尺寸縮放與單位電晶體佈局 (Sizing Issues & Unit Transistors)

在實際製程中，設定電流比例 $\frac{(W/L)_2}{(W/L)_1}$ 時有兩條鐵律：

1. **嚴禁直接縮放通道長度 L（必須固定相同的 L_{drawn}）**：
   - **側向擴散效應（Side-diffusion L_D）**：有效通道長度為 $L_{eff} = L_{drawn} - 2L_D$。若將 L_{drawn} 加倍，L_{eff} 並不會剛好變成兩倍！
   - **短通道效應（Short-channel effect）**：V_{TH} 與 λ 均隨 L 變化，不同 L 會破壞 $V_{TH1} = V_{TH2}$ 的假設。
2. **不可直接將寬度 W 乘倍數，應使用「單位電晶體（Unit Transistors）」並聯**：
   - 由於場氧化層邊緣（Bird's beak / Gate corner，Fig. 5.9b）存在邊緣效應，有效寬度 $W_{eff} = W_{drawn} - 2\Delta W$。直接畫 $2W_{REF}$ 並不等於兩倍電流。
   - **標準做法**：要產生 $2I_{REF}$，應將兩顆寬度為 W_0 的單位電晶體**並聯**；要產生 $I_{REF}/2$，可將參考端改為兩顆單位電晶體並聯（各流過 $I_{REF}/2$），輸出端用一顆單位電晶體（Fig. 5.10a）。
   - **串聯單位電晶體（Fig. 5.10b）**：若把兩顆單位電晶體串聯（共用閘極），下管無 V_{GD} 壓降故工作於**深三極管區（Triode region）**，上管在飽和區，兩者等效於通道長度為 $2(L_{drawn} - 2L_D) = 2L_{eff}$ 的單一電晶體（注意：**這不是 Cascode 結構**，因為下管在 Triode 區！）。

2 疊接電流鏡與低電壓改良架構 (Sec. 5.2 Cascode Current Mirrors)

2.1 通道長度調變效應造成的複製誤差 (Channel-Length Modulation Error)

考慮 $\lambda \neq 0$ 時，基本電流鏡的電流比為：

$$\frac{I_{D2}}{I_{D1}} = \frac{(W/L)_2}{(W/L)_1} \cdot \frac{1+\lambda V_{DS2}}{1+\lambda V_{DS1}} \tag{3}$$

因為 M_1 為 Diode-connected，固定 $V_{DS1} = V_{GS1} = V_{GS2}$；但 M_2 的汲極電壓 V_{DS2} 由外部負載決定（通常 $V_{DS2} \neq V_{DS1}$），導致嚴重的電流複製誤差。要消除此誤差，有**兩大設計思路**：

- **第一種思路（Regular Cascode）**：利用 Cascode 結構將 V_{DS2}（即節點 Y）夾住，強迫 $V_Y = V_X = V_{GS1}$。
- **第二種思路（Low-Voltage Cascode）**：先將輸出端壓在最小飽和邊界 $V_Y = V_{OV2}$，再反過來降低參考端的 V_X，強迫 $V_X = V_Y = V_{OV}$。

2.2 第一種思路：標準疊接電流鏡 (Regular Cascode Current Mirror)

如 Fig. 5.12(c) 所示，在 M_1 上方串接另一顆 Diode-connected 電晶體 M_0，產生閘極偏壓 $V_N = V_{GS0} + V_{GS1}$ 供給 Cascode 電晶體 M_3。

【推導與證明：標準 Cascode 電流鏡的節點電壓、最大電流與電壓裕度損失】

1. **精確電流複製條件**：由 KVL 可知，節點 N 的電壓為：

$$V_N = V_{GS0} + V_{GS1} = V_{GS3} + V_Y \implies V_Y = V_{GS0} - V_{GS3} + V_{GS1} \tag{4}$$

若尺寸比例滿足 $\frac{(W/L)_3}{(W/L)_0} = \frac{(W/L)_2}{(W/L)_1}$（通常取 $L_3 = L_0 = L_{min}$，$L_2 = L_1$），則當 I_{out} 等於目標倍率時，必有 $V_{GS3} = V_{GS0}$，進而保證：

$$\boxed{V_Y = V_X = V_{GS1}} \tag{5}$$

（即使存在基體效應 Body Effect 亦完全成立！因為 $V_Y = V_X$ 使 $\Delta V_{SB0} = \Delta V_{SB3}$）。

2. **Example 5.3：最大允許參考電流 $I_{REF,max}$ 計算**：若電流源 I_{REF} 本身需要至少 $V_{CS,min} = 0.5\ \text{V}$ 的跨壓才能工作，則節點 N 的最高電壓受限於 $V_N \leq V_{DD} - 0.5\ \text{V}$。將 V_N 展開：

$$V_N = V_{GS0} + V_{GS1} = \sqrt{\frac{2I_{REF}}{\mu_n C_{ox}}}\left[\sqrt{\left(\frac{L}{W}\right)_0} + \sqrt{\left(\frac{L}{W}\right)_1}\right] + V_{TH0} + V_{TH1} \leq V_{DD} - 0.5\ \text{V} \tag{6}$$

解出最大參考電流：

$$\boxed{I_{REF,max} = \frac{\mu_n C_{ox}(V_{DD} - 0.5\ \text{V} - V_{TH0} - V_{TH1})^2}{2\left(\sqrt{(L/W)_0} + \sqrt{(L/W)_1}\right)^2}} \tag{7}$$

3. **電壓裕度損失（Headroom Penalty）**：為使 M_3 維持在飽和區，輸出端 P 的最低允許電壓 $V_{P,min}$ 為：

$$\begin{aligned} V_{P,min} &= V_N - V_{TH3} = (V_{GS0} + V_{GS1}) - V_{TH} \\ &= \boxed{(V_{GS0} - V_{TH}) + (V_{GS1} - V_{TH}) + V_{TH} = 2V_{OV} + V_{TH}} \end{aligned} \tag{8}$$

然而，兩顆串聯電晶體維持飽和所需的理論最小電壓僅為 $V_{OV2} + V_{OV3} = 2V_{OV}$。標準 Cascode 因為將下管 M_2 的汲極偏在 $V_Y = V_{GS1} = V_{OV} + V_{TH}$，**白白浪費了一個 V_{TH} 的電壓裕度！**

【考點陷阱與物理直覺：Example 5.4：當輸出電壓 V_P（或 V_X）由高往低降時，誰先進入 Triode 區？】 考慮標準 Cascode 電流源（M_2 在下、M_3 在上，閘極接 V_N），當輸出端電壓 V_{out} 從 V_{DD} 往下掉時：

- **反證法證明 M_3 必先進入 Triode 區**：假設下管 M_2 先進入 Triode 區，則 V_B（M_2 汲極）必須大幅下降，導致 I_{D2} 減小。但若此時 M_3 仍在飽和區，隨著 V_B 下降，$V_{GS3} = V_N - V_B$ 會增大，I_{D3} 反而應該增大，這與 $I_{D2} = I_{D3}$ 矛盾！
- **兩階段崩潰過程**：
  1. 當 $V_{out} < V_N - V_{TH3}$ 時，**上管 M_3 先進入 Triode 區**。為了維持電流，M_3 需要更大的 V_{GS3}，迫使中間節點 V_B 開始下降，此時輸出阻抗由 $g_{m3}r_{O3}r_{O2}$ 急遽退化，電流開始微幅下降。
  2. 當 V_{out} 繼續下降使 $V_B < V_{GS2} - V_{TH2}$ 時，**下管 M_2 也進入 Triode 區**，輸出電流急遽掉向 0。

2.3 第二種思路：低電壓疊接電流鏡 (Low-Voltage Cascode Current Mirror)

為了消除一個 V_{TH} 的裕度浪費，我們必須讓下管汲極電壓降到 $V_{DS1} = V_{DS2} \approx V_{OV}$。

2.3.1 方法 A：串聯電阻降壓法與小訊號等效（Fig. 5.16 & Example 5.5）

在 Diode-connected 電晶體 M_1 的閘極與汲極之間串聯電阻 R_1，並流過 I_{REF}（見 Fig. 5.16a）：

- **直流關係**：$V_{DS1} = V_{GS1} - I_{REF}R_1$。若選取 $I_{REF}R_1 \approx V_{TH1}$，則 $V_{DS1} \approx V_{GS1} - V_{TH1} = V_{OV1}$，成功消除 V_{TH} 浪費！
- **Example 5.5（必考小訊號推導）**：M_1 與 R_1 組合的雙端點小訊號阻抗 $R_{in} = V_X/I_X$ 為何？ 在汲極節點寫 KCL（流過 R_1 的電流即為總測試電流 I_X，故閘極電壓 $V_1 = V_X - I_X R_1$）：

$$\frac{V_X - I_X R_1}{r_O} + g_m V_X = I_X \implies \boxed{\frac{V_X}{I_X} = \frac{R_1 + r_O}{1 + g_m r_O} \xrightarrow{\lambda \to 0} \frac{1}{g_m}} \tag{9}$$

  （物理直覺：這與 Common-Gate 放大器在汲極串接 R_1 時從源極看進去的阻抗公式完全相同！）
- **缺點**：電阻 R_1 的阻值與 MOSFET 的 V_{TH} 在不同製程角（PVT）與溫度下不會同步追蹤（電阻可能隨溫度下降，而 V_{GS} 上升）。

2.3.2 方法 B：標準低電壓疊接電流鏡（Low-Voltage Cascode，Fig. 5.18）

如 Fig. 5.18(b) 所示，將 M_1 的閘極接到上管 M_0 的汲極（節點 X），而 M_0 與 M_3 的閘極共同接至偏壓 V_b。

【推導與證明：Low-Voltage Cascode 的偏壓 V_b 雙重邊界條件（Eq. 5.19，高頻必考！）】

為了讓參考支路的下管 M_1 與上管 M_0 同時維持在飽和區（Saturation），偏壓 V_b 必須滿足兩個不等式：

1. **下管 M_1 飽和條件（決定 V_b 下界）**：M_1 的汲極電壓為 $V_A = V_b - V_{GS0}$，必須大於或等於 M_1 的過驅動電壓 $V_{GS1} - V_{TH1}$：

$$V_A = V_b - V_{GS0} \geq V_{GS1} - V_{TH1} \implies \boxed{V_b \geq V_{GS0} + (V_{GS1} - V_{TH1})} \tag{10}$$

2. **上管 M_0 飽和條件（決定 V_b 上界）**：M_0 的汲極電壓即為 M_1 的閘極電壓 $V_X = V_{GS1}$，必須大於或等於 $V_b - V_{TH0}$：

$$V_X = V_{GS1} \geq V_b - V_{TH0} \implies \boxed{V_b \leq V_{GS1} + V_{TH0}} \tag{11}$$

綜合兩式，得到 Low-Voltage Cascode 的黃金設計視窗：

$$\boxed{V_{GS0} + (V_{GS1} - V_{TH1}) \leq V_b \leq V_{GS1} + V_{TH0}} \tag{12}$$

存在解的前提條件：上界必須大於下界，即 $V_{GS0} + V_{GS1} - V_{TH1} < V_{GS1} + V_{TH0} \implies \boxed{V_{GS0} - V_{TH0} < V_{TH1}}$。也就是說，$M_0$ 的過驅動電壓 V_{OV0} 必須設計得遠小於 V_{TH1}！**如何產生 V_b（Fig. 5.19）**：

- **電阻產生法（Fig. 5.19a）**：用 Diode-connected M_5 產生 $V_{GS5} \approx V_{GS0}$，上方串接 M_6 與電阻 R_b 使 $V_{DS6} = V_{GS6} - I_1 R_b \approx V_{OV1}$。
- **全電晶體產生法 / Sooch Cascode 概念（Fig. 5.19b）**：下方 M_6 閘極接上方 Diode-connected M_7 的汲極，把 M_6 壓在 Triode 區或透過尺寸縮放（將長寬比縮小為 1/4 使 V_{GS} 包含 $2V_{OV} + V_{TH}$）直接產生 $V_b = V_{GS0} + V_{OV1}$。

2.4 特殊高阻抗與低電壓變形架構 (Examples 5.6 & 5.7)

- **Example 5.6：複製差動對（Replica Biasing，Fig. 5.20b）**：當差動對的尾電流源 M_2 電壓裕度太小、無法放 Cascode，但輸入共模電壓 $V_{in,CM}$ 變動又會改變尾節點 P 的電壓（造成 $V_{DS2} \neq V_{DS1}$ 的 λ 誤差）時，可在參考支路 M_1 上方插入一組**按比例縮小的複製差動對（Replica Differential Pair）**，其閘極同樣接 A, B，且寬度比滿足 $W_r/W_d = I_{REF}/I_{SS}$。如此無論 $V_{in,CM}$ 如何變動，皆能強制 $V_{P'} = V_P$，徹底消除 λ 誤差！
- **Example 5.7：主動回授高阻抗電流源（Regulated / Active-Feedback Mirror，Fig. 5.21）**：在參考支路下方放置小電阻或電晶體 M_3，感測輸出端 X 的電流/電壓變化並回授控制閘極節點 N。
  - 若 V_X 上升 ΔV，流過 r_{O1} 的電流欲增加 $\Delta V/r_{O1}$；但 M_3 抽取 $\Delta I_{D3} = g_{m3}\Delta V$，使節點 N 電壓下降 $\Delta V_N \approx -(g_{m3}/g_{m2})\Delta V$，進而使 M_1 通道電流減少 $g_{m1}(g_{m3}/g_{m2})\Delta V$。
  - **零電流變化條件（無限大輸出阻抗）**：若設計 $\boxed{\dfrac{g_{m3}g_{m1}}{g_{m2}} \approx \dfrac{1}{r_{O1}}}$，則 ΔV 引起的電流變化完全抵銷！但大訊號下若 V_X 過高，M_3 會搶走全部 I_{REF} 導致 M_1 關閉（Fig. 5.21b）。

3 主動電流鏡與五電晶體 OTA (Sec. 5.3 Active Current Mirrors)

3.1 被動電流源負載差動對 vs. 主動電流鏡負載 (Passive vs. Active Load)

在將差動訊號轉為單端輸出（Differential-to-Single-Ended Conversion）時：

1. **被動電流源負載（Differential Pair with Passive Load，Fig. 5.23a）**：左支路直接接 V_{DD}，右支路上方接固定偏壓電流源 M_4。左支路 M_1 的小訊號電流完全被浪費掉！
   - **等效轉導** G_m：將輸出交流接地，由於 M_1, M_2 對稱，尾節點 P 為虛擬地，$I_{out} = \frac{1}{2} g_{m1} V_{in}$，故 $\boxed{G_m = \frac{g_{m1}}{2}}$。
   - **輸出阻抗** R_{out}：從 M_2 汲極往下看，M_2 的源極接上 M_1 的源極阻抗 $R_{deg} = \frac{1}{g_{m1}} \parallel r_{O1}$。利用源極退化阻抗公式：

$$R_{down} = (1+g_{m2}r_{O2})\left(\frac{1}{g_{m1}} \parallel r_{O1}\right) + r_{O2} \approx r_{O2} + r_{O2} = 2r_{O2} \implies \boxed{R_{out} = (2r_{O2}) \parallel r_{O4}} \quad (13)$$

   - **電壓增益**：$\boxed{|A_v| = G_m R_{out} = \frac{g_{m1}}{2}\left[(2r_{O2}) \parallel r_{O4}\right]}$（注意：當 $r_{O4} \to \infty$ 時，$|A_v| \to g_{m1} r_{O2}$）。
2. **主動電流鏡負載 / 五電晶體 OTA（Five-Transistor OTA，Fig. 5.26b）**：將 M_3 改為 Diode-connected 並與 M_4 構成 PMOS 主動電流鏡，把 M_1 的小訊號電流鏡射到輸出端與 M_2 疊加（Push-Pull 雙重推動機制），使等效轉導翻倍為 $G_m \approx g_{m1}$！

3.2 五電晶體 OTA 的大訊號特性 (Sec. 5.3.1 Large-Signal Analysis)

參考 Fig. 5.27(a)（M_1, M_2 為輸入對，M_3, M_4 為 PMOS 鏡，M_5 為尾電流源）：

- **極端差動輸入（Example 5.8 小訊號轉 Rail-to-Rail 擺幅）**：
  - 當 $V_{in1} \ll V_{in2}$ 時：M_1 截止（Off）$\implies$ $I_{D3} = 0$ $\implies$ M_3, M_4 皆截止。此時 M_2 與 M_5 進入深三極管區（Deep Triode），流過零電流，輸出被拉到 $\boxed{V_{out} = 0}$（註：若 $V_{in1} > V_{TH1}$，M_5 仍可能從 M_1 抽微弱電流使 V_{out} 略高於 0）。
  - 當 $V_{in1} \gg V_{in2}$ 時：M_2 截止（Off），M_1 獨吞全部尾電流，M_3 導通並想讓 M_4 鏡射電流，但下方 M_2 開路無路可走，故 M_4 進入深三極管區（零電流），將輸出拉到 $\boxed{V_{out} = V_{DD}}$。
- **輸入共模範圍與輸出擺幅限制（Output Swing vs. Input CM Level）**：
  - 為了讓 M_1 維持飽和，左端節點 F 電壓為 $V_F = V_{DD} - |V_{GS3}|$，故輸入電壓最高不可超過：$V_{in1,max} = V_{DD} - |V_{GS3}| + V_{TH1}$。
  - 為了讓 M_2 與 M_4 維持飽和，輸出電壓 V_{out} 的允許範圍為：

$$\boxed{V_{in,CM} - V_{TH2} \le V_{out} \le V_{DD} - |V_{OV4}|} \quad (14)$$

    因此，若要最大化輸出擺幅，$V_{in,CM}$ 應盡可能設低，其最低下限為 $V_{in,CM,min} = V_{GS1,2} + V_{DS5,min}$。
- **開迴路平衡點與不對稱敏感度**：當 $V_{in1} = V_{in2}$ 且完全對稱時，必有 $V_{out} = V_F = V_{DD} - |V_{GS3}|$（可用反證法證明：若 $V_{out} < V_F$，因 $\lambda > 0$，$I_{D1} > I_{D2}$ 且 $|I_{D3}| > |I_{D4}|$，導致流入 X 的電流小於流出 X 的電流，矛盾）。但也因為高增益，微小的 V_{TH} 失配就會讓開迴路 V_{out} 偏離並掉進 Triode 區。
- **Example 5.10：OTA 接成單一增益緩衝器（Unity-Gain Buffer，$V_{in2} = V_{out}$）**：當 V_{in} 從 0 往上升時：
  1. $V_{in} < V_{TH1}$：M_1, M_3, M_4 關閉，M_2, M_5 無電流，$V_{out} = 0$。
  2. $V_{in} > V_{TH1}$：電路進入高增益負回授，$I_{D1} = I_{D2} \implies V_{GS1} = V_{GS2} \implies \boxed{V_{out} \approx V_{in}}$。
  3. 當 V_{in} 超過 $\min(V_{DD} - |V_{GS3}| + V_{TH1},\ V_{DD} - |V_{OV4}|)$ 時，M_1 或 M_4 進入 Triode 區，此後 $|I_{D4}| < |I_{D3}|$，V_{out} 無法再跟上 V_{in} 而趨緩飽和（Fig. 5.30c）。

3.3　五電晶體 OTA 的小訊號分析：近似法 vs. 精確法 (Sec. 5.3.2 Small-Signal Analysis)

為什麼不能直接用半電路法？ 因為負載不對稱！左端 F 點阻抗極低（$\frac{1}{g_{m3}} \parallel r_{O3}$），右端 X 點阻抗極高（$r_{O2} \parallel r_{O4}$）。小訊號差動輸入時，V_F 振幅極小而 V_X 振幅極大，兩者透過 r_{O1} 與 r_{O2} 回傳到尾節點 P 的電流不會抵銷，故 P **點不是真正的虛擬地（Virtual Ground）**。

【推導與證明：第一部分：五電晶體 OTA 近似分析 (Approximate Analysis)】

1. **求 G_m（假設輸出端交流接地 $V_X = 0$）**：當輸出接地時，X 點與 F 點阻抗都很低，此時尾節點 P 可近似視為虛擬地（Fig. 5.32b）。

$$I_{D1} = |I_{D3}| = |I_{D4}| = g_{m1}\frac{V_{in}}{2}, \qquad I_{D2} = -g_{m2}\frac{V_{in}}{2}$$
$$I_{out} = I_{D2} - |I_{D4}| = -g_{m1,2}V_{in} \implies \boxed{|G_m| \approx g_{m1,2}} \tag{15}$$

2. **求 R_{out}（將輸入接地，在輸出加測試電壓 V_X，Fig. 5.33）**：因為尾電流源 I_{SS} 開路，流進 M_1 的小訊號電流必定等於流出 M_2 的電流！因此 M_1 與 M_2 串聯的雙端網路可等效為一顆電阻 $R_{XY} = 2r_{O1,2}$。測試電壓 V_X 經由 R_{XY} 抽出的電流為 $\frac{V_X}{2r_{O1,2}+(1/g_{m3}\|r_{O3})}$，此電流流進 M_3 並被 M_4 以 $1:1$ 鏡射回輸出端！因此總測試電流 I_X 為：

$$I_X = \frac{V_X}{2r_{O1,2} + \left(\frac{1}{g_{m3}} \parallel r_{O3}\right)}\left[1 + g_{m4}\left(\frac{1}{g_{m3}} \parallel r_{O3}\right)\right] + \frac{V_X}{r_{O4}} \tag{16}$$

由於 $2r_{O1,2} \gg \frac{1}{g_{m3}} \parallel r_{O3}$ 且 $g_{m4}(1/g_{m3} \parallel r_{O3}) \approx 1$，第一項簡化為 $\frac{V_X}{2r_{O1,2}} \cdot 2 = \frac{V_X}{r_{O1,2}}$：

$$\frac{I_X}{V_X} \approx \frac{1}{r_{O1,2}} + \frac{1}{r_{O4}} \implies \boxed{R_{out} \approx r_{O1,2} \parallel r_{O4}}, \qquad \boxed{|A_v|_{approx} \approx g_{m1,2}(r_{O1,2} \parallel r_{O4})} \tag{17}$$

（驚人結論：雖然 M_1, M_2 串聯看似有 $2r_{O2}$ 的退化阻抗，但因為主動電流鏡將電流翻倍抽走，等效輸出阻抗反而變回單倍的 $r_{O2} \parallel r_{O4}$！）

【推導與證明：第二部分：五電晶體 OTA 精確分析 (Exact Analysis — 不將 P 點接地，Fig. 5.34)】

令 $r_d = \frac{1}{g_{m3}} \parallel r_{O3}$ 為 F 點對地總阻抗，V_4 為 F 點電壓（上正下負，即 $V_{SG3,4} = -V_F$）。

1. **精確求 G_m（輸出短路接地）**：向下流過 r_d 的電流為 $-V_4/r_d$，故流過 M_1 的總電流為 $-V_4/r_d$。扣掉受控源 $g_{m1}V_1$ 後，流過 r_{O1} 的電流產生壓降 $(-V_4/r_d - g_{m1}V_1)r_{O1}$。由 KVL 得到：

$$V_P + \left(-\frac{V_4}{r_d} - g_{m1}V_1\right) r_{O1} = V_4 \quad （其中 $V_P = V_{in1} - V_1$）\tag{18}$$

又由尾節點 P 的 KCL，流出 M_1 的電流必須等於流進 M_2 的電流（$g_{m2}V_2 + \frac{V_{in2}-V_2}{r_{O2}}$）：

$$g_{m2}V_2 - \frac{V_{in2} - V_2}{r_{O2}} = \frac{V_4}{r_d} \quad （利用 $V_1 - V_2 = V_{in1} - V_{in2}$ 聯立消去 V_1, V_2）\tag{19}$$

代回輸出短路電流 $I_{out} = g_{m4}V_4 + \frac{V_4}{r_d}$，解得精確轉導：

$$\boxed{G_m = -g_{m1}r_{O1}\frac{g_{m4}r_d + 1}{r_d + 2r_{O1}}} \tag{20}$$

2. **精確求 R_{out} 與總電壓增益 $|A_v|$**：由 Eq. (5.27) 精確展開輸出導納：

$$\frac{1}{R_{out}} = \frac{I_X}{V_X} = \frac{1 + g_{m4}r_d}{2r_{O1} + r_d} + \frac{1}{r_{O4}} = \frac{(1 + g_{m4}r_d)r_{O4} + 2r_{O1} + r_d}{(2r_{O1} + r_d)r_{O4}} \tag{21}$$

將 G_m 與 R_{out} 相乘（分子分母的 $(2r_{O1} + r_d)$ 完美對消！），並代入 $r_d = \frac{r_{O3}}{1+g_{m3}r_{O3}}$ 及對稱條件 $g_{m3} = g_{m4}, r_{O3} = r_{O4}$：

$$\boxed{|A_v|_{exact} = g_{m1}(r_{O1} \parallel r_{O4}) \cdot \frac{2g_{m4}r_{O4} + 1}{2(g_{m4}r_{O4} + 1)}} \tag{22}$$

物理意義：精確解即為近似解乘上一個略小於 1 的修正因子 $\frac{2g_{m4}r_{O4}+1}{2g_{m4}r_{O4}+2}$（例如當 $g_{m4}r_{O4} = 5$ 時，修正因子為 $11/12 \approx 0.92$）。

3.4　共模特性、CMRR、失配與電源拒斥 (Sec. 5.3.3 & 5.3.4)

【推導與證明：五電晶體 OTA 的共模增益 A_{CM}、CMRR 與 Example 5.13 破除迷思】

1. 完全對稱下的共模增益 A_{CM} 與 CMRR（Fig. 5.37 & 5.38）：當輸入施加共模變動 $\Delta V_{in,CM}$ 且電路完全對稱時，由對稱性可知 $V_{out} = V_F$ 恆成立！因此我們可以**將節點 F 與 X 短路**，此時 $M_1 \parallel M_2$ 構成等效跨導為 $2g_{m1,2}$、底部接尾電流源阻抗 R_{SS} 的共源極級，而上方負載為 $(M_3 \parallel M_4)$ 的 Diode-connected 阻抗 $\frac{1}{2g_{m3,4}} \parallel \frac{r_{O3,4}}{2}$：

$$\boxed{A_{CM} = \frac{\Delta V_{out}}{\Delta V_{in,CM}} \approx \frac{-\left(\frac{1}{2g_{m3,4}} \parallel \frac{r_{O3,4}}{2}\right)}{\frac{1}{2g_{m1,2}} + R_{SS}} \approx \frac{-1}{1 + 2g_{m1,2}R_{SS}} \cdot \frac{g_{m1,2}}{g_{m3,4}}} \tag{23}$$

將差動增益 $|A_{DM}| \approx g_{m1,2}(r_{O1,2} \parallel r_{O3,4})$ 除以 $|A_{CM}|$，得到共模拒斥比：

$$\boxed{\text{CMRR} = \left|\frac{A_{DM}}{A_{CM}}\right| = (1 + 2g_{m1,2}R_{SS})g_{m3,4}(r_{O1,2} \parallel r_{O3,4})} \quad \text{（約為 } (g_m r_O)^2 \text{ 數量級）} \tag{24}$$

2. Example 5.13（必考觀念題）：「若 $\Delta I_{D1} = \Delta I_{D2} = \Delta I$，經電流鏡複製後 $\Delta I_{D4} = \Delta I$ 剛好提供給 M_2，所以 V_{out} 不變、$A_{CM} = 0$」——這個推論錯在哪裡？

- **破除迷思**：忽略了 PMOS 電流鏡的有限輸出阻抗 r_{O3} 與 r_{O4}！
- **定量證明（Fig. 5.39）**：當 $\Delta I_1 = \Delta I$ 抽自節點 F 時，因為 r_{O3} 分流，$\Delta V_F = -\Delta I\left(\frac{1}{g_{m3}} \parallel r_{O3}\right)$。因此 M_4 閘極複製出的受控源電流只有：

$$|\Delta I_{D4}| = g_{m4}|\Delta V_F| = \Delta I \frac{g_{m4}r_{O3}}{1 + g_{m3}r_{O3}} = \Delta I \frac{g_{m3}r_{O3}}{1 + g_{m3}r_{O3}} < \Delta I \tag{25}$$

在輸出端 X，這個微小的電流差值 $\left(\Delta I \frac{g_{m3}r_{O3}}{1+g_{m3}r_{O3}} - \Delta I\right) = -\Delta I \frac{1}{1+g_{m3}r_{O3}}$ 流過高達 r_{O4} 的輸出電阻，就會產生不可忽略的電壓變動：

$$\Delta V_{out} = -\Delta I \frac{r_{O4}}{1 + g_{m3}r_{O3}} = -\Delta I\left(\frac{1}{g_{m3}} \parallel r_{O3}\right) = \Delta V_F \neq 0 \tag{26}$$

【推導與證明：電晶體失配對 A_{CM} 的影響與電源拒斥比 PSRR (Sec. 5.3.3 & 5.3.4)】

1. 電晶體失配對 A_{CM} 的影響（Effect of Mismatches：$g_{m1} \neq g_{m2}$，Fig. 5.40）：當 $g_{m1} \neq g_{m2}$ 時，尾節點電壓變動為 $\Delta V_P = \Delta V_{in,CM} \frac{R_{SS}}{R_{SS}+\frac{1}{g_{m1}+g_{m2}}}$，導致 ΔI_{D1} 與 ΔI_{D2} 不相等：

$$\Delta I_{D1} = \frac{g_{m1}\Delta V_{in,CM}}{1+(g_{m1}+g_{m2})R_{SS}}, \qquad \Delta I_{D2} = \frac{g_{m2}\Delta V_{in,CM}}{1+(g_{m1}+g_{m2})R_{SS}} \tag{27}$$

兩者在輸出端相減並乘上 r_{O4}（設 $r_{O3} = r_{O4}$ 且 $r_{O3} \gg 1/g_{m3}$），得到含失配的共模增益：

$$\boxed{A_{CM,mismatch} = \frac{\Delta V_{out}}{\Delta V_{in,CM}} \approx \frac{(g_{m1}-g_{m2})r_{O3} - g_{m2}/g_{m3}}{1+(g_{m1}+g_{m2})R_{SS}}} \tag{28}$$

（注意：分子多出了 $(\mathbf{g_{m1}-g_{m2}})\mathbf{r_{O3}}$ 這一項，代表不對稱電流差直接乘上高輸出阻抗 r_{O3}！）

2. 五電晶體 OTA 的兩大固有缺點（Sec. 5.3.4，對比全差動放大器）：

1. **對稱下 CMRR 仍有限**：全差動放大器在對稱下差動輸出 $\Delta V_{out,diff} = 0$（CMRR $= \infty$），但單端 OTA 的 V_{out} 會隨 $V_{in,CM}$ 變動。
2. **電源拒斥比（PSRR）極差（Supply Rejection）**：當電源電壓有微小擾動 ΔV_{DD} 時，因為下方 M_1 視為高阻抗定電流源，M_3 的 $|V_{GS3}|$ 維持不變，故 $\Delta V_F \approx \Delta V_{DD}$。由對稱性可知 $\boxed{\Delta V_{out} \approx \Delta V_{DD}}$，即從 V_{DD} 到 V_{out} 的雜訊增益高達 **1**（0 dB）！

3.5 五電晶體 OTA 的電壓裕度改善技巧 (Headroom Improvement by Level Shift，Fig. 5.36)

在低電壓設計中，Diode-connected 的 M_3 強迫 $V_F = V_{DD} - |V_{GS3}|$，限制了 M_1 的最高允許輸入共模電壓。

- **解法（Fig. 5.36）**：在 M_3 的汲極（F）與閘極（G）之間串入電阻 R_1，並從 G 點抽取微小定電流 I_1（需滿足 $I_1 \ll I_{SS}/2$ 以免造成明顯的輸入失調電壓 Offset）。
- **效果**：使閘極電壓 $V_G = V_F - I_1R_1$，則汲極電壓提升為 $\boxed{V_F = V_{DD} - |V_{GS3}| + I_1R_1}$（其中選取 $I_1R_1 \leq |V_{TH3}|$），大幅放寬了前級與輸入共模電壓的上限！

4 放大器偏壓技術完整解析 (Sec. 5.4 Biasing Techniques)

4.1 共源極放大器偏壓 (Sec. 5.4.1 CS Biasing)

4.1.1 1. 電阻負載 CS 級與電容耦合偏壓（Fig. 5.43）

當輸入訊號經耦合電容 C_B 送入 M_1 閘極（節點 X），並透過大電阻 R_B 接至 Diode-connected 參考電晶體 M_B 的閘極時：

- **高通濾波器（High-Pass Corner Frequency）**：C_B 與 R_B 構成高通濾波器，轉折頻率為 $\boxed{f_c = \frac{1}{2\pi R_B C_B}}$，必須設計得遠低於最低訊號頻率。
- **為何不可拿掉 R_B？** 若沒有 R_B 提供直流路徑，節點 X 浮接（Floating），閘極漏電流最終會將 V_X 放電至 0。
- **用深三極管區 MOSFET M_R 取代大電阻 R_B（Fig. 5.43d, e & Eq. 5.58）**：為節省晶片面積，可用一顆細長（小 W/L）且工作於深三極管區（$V_{DS} = 0$）的電晶體 M_R 取代 R_B。為確保在所

有 PVT 下 M_R 的過驅動電壓穩定但極小，用一顆極寬（大 $(W/L)_C$）的 Diode-connected 電晶體 M_C 跨接在 M_B 閘極上方產生 V_G（使 $V_{GS,C} \approx V_{TH}$）。由於 $I_{DC} = I_B$，且 $V_{OV,R} = V_{OV,C}$：

$$R_{on,R} = \frac{1}{\mu_n C_{ox}(W/L)_R(V_{GS,R} - V_{TH})} = \frac{1}{\mu_n C_{ox}(W/L)_R V_{OV,C}} = \boxed{\frac{(W/L)_C}{(W/L)_R}\frac{1}{g_{m,C}}} \tag{29}$$

因此應最大化 $(W/L)_C$ 並最小化 $(W/L)_R$ 以獲得極大電阻值。

4.1.2 2. 電流源負載 CS 級與「兩電流源打架」問題（Fig. 5.45 & Example 5.14）

若 CS 放大器的 NMOS M_1 與 PMOS 負載 M_2 都直接由各自的電流鏡固定閘極電壓（Fig. 5.45b）：

- **致命缺陷（Two High-Impedance Current Sources Fighting Each Other）**：因些微失配或 λ 效應，若 $|I_{D1}| > |I_{D2}|$，輸出電壓 V_{out} 就會一路掉到讓 M_1 進入 Triode 區為止！
- **解法一：DC Diode-Connected + AC Decoupling（Fig. 5.45c）**：將 PMOS M_2 的閘極透過大電阻 R_G 接到自己的汲極（V_{out}），並在閘極對地接大電容 C_G。
  - **直流時（DC）**：C_G 開路，R_G 無電流，M_2 等效為 Diode-connected，乖乖吸收 M_1 決定的電流，且直流偏壓點鎖定在 $V_{out,DC} = V_{DD} - |V_{GS2}|$。
  - **交流時（AC 高頻）**：C_G 短路接地，M_2 變回理想電流源負載，僅 R_G 並聯在輸出端，故小訊號增益為：

$$\boxed{A_v = -g_{m1}(r_{O1} \parallel r_{O2} \parallel R_G)} \quad \text{（設計條件：} R_G \gg r_{O1} \parallel r_{O2} \text{ 且 } \frac{1}{2\pi R_G C_G} \ll f_{min}\text{）} \tag{30}$$

- **解法二（Example 5.14）：加入直流位移電流 I_G 最大化輸出擺幅（Fig. 5.45d）**：在 Fig. 5.45(c) 中，$V_{out,DC} = V_{DD} - |V_{GS2}|$ 太靠近 V_{DD}，導致往上擺幅僅有 $|V_{TH2}|$，而往下擺幅卻有 $(V_{DD} - |V_{GS2}|) - V_{OV1}$，造成對稱正弦波提早削波（峰值擺幅僅受限於較小側的兩倍）。若從 R_G 往下抽取微小定電流 I_G，則直流輸出電壓調整為 $V_{out,DC} = V_N + I_G R_G = V_{DD} - |V_{GS2}| + I_G R_G$。令上擺幅與下擺幅相等（Eq. 5.60）：

$$(V_{DD} - |V_{GS2}| + I_G R_G) - V_{OV1} = (V_{DD} - |V_{OV2}|) - (V_{DD} - |V_{GS2}| + I_G R_G) \tag{31}$$

若 NMOS 與 PMOS 過驅動電壓相等（$V_{OV1} = |V_{OV2}|$），則最佳壓降為：

$$\boxed{I_G R_G \approx |V_{GS2}| - \frac{V_{DD}}{2}} \implies \text{使 } V_{out,DC} \approx \frac{V_{DD}}{2} \tag{32}$$

此時最大峰對峰值輸出擺幅可達 $\boxed{V_{pp,max} = 2\left(\frac{V_{DD}}{2} - V_{OV}\right) = V_{DD} - 2V_{OV}}$！

4.1.3 3. 互補式共源極放大器自偏壓（Complementary CS Stage / Inverter Amplifier，Fig. 5.47）

將 NMOS M_1 與 PMOS M_2 閘極共接作為輸入，並在輸出與輸入間跨接大回饋電阻 R_F（Fig. 5.47b–d）：

- **自偏壓機制**：DC 時 R_F 無電流，$V_{in,DC} = V_{out,DC}$，確保兩顆電晶體都在飽和區。
- **精確定義偏壓電流（Fig. 5.47c, d）**：在 M_2 源極與 V_{DD} 間插入基準電流源 I_1 並聯旁路電容 C_1。為了在中高頻完全旁路 M_2 的源極，電容 C_1 必須滿足：

$$\boxed{\frac{1}{C_1\omega_{min}} \ll \frac{1}{g_{m2}} \implies C_1 \gg \frac{g_{m2}}{\omega_{min}}} \tag{33}$$

此時中高頻電壓增益為 $\boxed{A_v = -(g_{m1} + g_{m2})(r_{O1} \parallel r_{O2})}$。

4.2 共閘極、源極隨耦器與差動對偏壓 (Sec. 5.4.2 – 5.4.4)

1. **共閘極放大器偏壓（CG Biasing，Fig. 5.48）**：
   - **源極電阻偏壓（Fig. 5.48a）**：若源極用電阻 R_S 提供直流路徑，當訊號源具有內阻 R_1 時，輸入訊號在源極 X 會遭受分壓衰減：

$$\frac{V_X}{V_{in}} = \frac{\frac{1}{g_{m1}+g_{mb1}} \parallel R_S}{\left(\frac{1}{g_{m1}+g_{mb1}} \parallel R_S\right) + R_1} \tag{34}$$

     為減少衰減需 $R_S \gg \frac{1}{g_{m1}+g_{mb1}}$，但過大的 R_S 會吃掉巨大的直流壓降 $I_D R_S$，壓縮 R_D 的電壓裕度！
   - **電流源偏壓（Fig. 5.48b, c）**：改用 NMOS 電流鏡 M_2（或 Low-Voltage Cascode 電流鏡 M_2-M_3）取代 R_S，即可同時獲得極高交流阻抗（不衰減訊號）與極小直流壓降（僅需 V_{OV2}）。
2. **源極隨耦器偏壓（Source Follower Biasing，Fig. 5.49 & Example 5.15）**：
   - 由於源極隨耦器對閘極偏壓不敏感，常直接耦合（Direct Coupling）接在前級 CS 放大器輸出後作為 Buffer。
   - **Example 5.15**：若直接耦合（Fig. 5.50a），後級隨耦器要求前級輸出最低電壓不得低於 $V_{GS1} + V_{DS2,min}$，嚴重限制前級 R_D 上的允許壓降（故限制了 CS 級增益 $g_{m3}R_D$）。若改用電容耦合 C_C（Fig. 5.50b），即可獨立最佳化前級 CS 放大器的直流增益與擺幅！
3. **差動對偏壓與直接串接限制（Differential Pair Biasing，Fig. 5.51）**：若將第一級差動對的輸出直接耦合至第二級差動對的輸入（Fig. 5.51b），為了最大化第一級增益，我們希望第一級輸出直流位準越低越好（貼近兩倍過驅動電壓 $2V_{OV}$）；但這會導致第二級差動對的輸入共模電壓過低，使第二級尾電流源進入 Triode 區！因此多級串接時常需搭配準位位移（Level Shifter）或電容耦合。

5 架構全方位比較總表 (Comparative Summary Tables)

5.1 各類電流鏡架構性能比較表

電流鏡架構	最小 $V_{out,min}$	輸出阻抗 R_{out}	電流複製精準度與優缺點分析
Basic Mirror (Fig. 5.5b)	V_{OV}	r_O	**優點**：電壓裕度最大（僅需一個 V_{OV}）。 **缺點**：$V_{DS2} \neq V_{GS1}$，受 λ 影響大，輸出阻抗低。
Regular Cascode (Fig. 5.12c)	$2V_{OV} + V_{TH}$	$\approx g_{m3} r_{O3} r_{O2}$	**優點**：強制 $V_Y = V_X = V_{GS1}$，精準度極高（不受 Body effect 影響）。 **缺點**：浪費一個 V_{TH} 的電壓裕度。
Resistor-Shifted (Fig. 5.16a)	$2V_{OV}$	$\approx g_{m3} r_{O3} r_{O2}$	**優點**：利用 $I_{REF}R_1 \approx V_{TH1}$ 消除 V_{TH} 損失。 **缺點**：$I_{REF}R_1$ 與 V_{TH} 不隨 PVT 同步追蹤。
Low-Voltage Cascode (Fig. 5.18b)	$2V_{OV}$	$\approx g_{m3} r_{O3} r_{O2}$	**優點**：兼具 $2V_{OV}$ 低裕度、高阻抗與高精準度，最廣泛採用。 **條件**：$V_{GS0} + V_{OV1} \leq V_b \leq V_{GS1} + V_{TH0}$（需 $V_{OV0} < V_{TH1}$）。
Active-Feedback (Fig. 5.21a)	V_{TH3} ($> V_{OV}$)	$\to \infty$ ($\frac{g_{m3}g_{m1}}{g_{m2}} = \frac{1}{r_{O1}}$)	**優點**：不需在輸出堆疊 Cascode 即可大幅提升小訊號 R_{out}。 **缺點**：V_X 過高時 M_3 會搶光 I_{REF} 使 M_1 關閉。

5.2 單端輸出差動放大器架構比較表

差動放大器架構	轉導 $\lvert G_m\rvert$ 與阻抗 R_{out}	差動增益 $\lvert A_{DM}\rvert$	關鍵特性與限制
Passive Load (Fig. 5.23a)	$\lvert G_m\rvert = \frac{g_{m1}}{2}$ $R_{out} = (2r_{O2}) \parallel r_{O4}$	$\frac{g_{m1}}{2}[(2r_{O2}) \parallel r_{O4}]$	左支路 M_1 的小訊號電流直接流入 V_{DD} 被浪費掉，轉導減半。
5-T OTA (近似解) (Fig. 5.26b)	$\lvert G_m\rvert \approx g_{m1}$ $R_{out} \approx r_{O2} \parallel r_{O4}$	$g_{m1}(r_{O2} \parallel r_{O4})$	利用主動電流鏡回收 M_1 電流使轉導翻倍，但 R_{out} 降為 $r_{O2} \parallel r_{O4}$。
5-T OTA (精確解) (Fig. 5.34)	$\lvert G_m\rvert = g_{m1}r_{O1}\frac{g_{m4}r_d+1}{r_d+2r_{O1}}$ $R_{out} = \frac{(2r_{O1}+r_d)r_{O4}}{(1+g_{m4}r_d)r_{O4}+2r_{O1}+r_d}$	$g_{m1}(r_{O1} \parallel r_{O4}) \cdot \frac{2g_{m4}r_{O4}+1}{2(g_{m4}r_{O4}+1)}$	考慮尾節點 P 非虛擬地效應，增益乘上略小於 1 的修正因子；對稱下 CMRR $\approx (1+2g_{m1}R_{SS})g_{m3}(r_{O1} \parallel r_{O3})$。

6 課本精選範例與章末習題必考題型破題指南 (Problem Archetypes)

本節彙整 Razavi 第五章章末習題（Problems 5.1–5.26）與範例中最常改編為期中、期末考題的六大核心題型與秒殺步驟：

6.1 題型一：PVT 敏感度與偏壓誤差定量分析 (Problem 5.1)

- **考法**：給定電阻分壓偏壓電路（Fig. 5.2），要求計算 I_{out} 對 V_{DD} 的正規化敏感度 $\frac{\partial I_{out}}{\partial V_{DD}}\frac{V_{DD}}{I_{out}}$，以及當 $\Delta V_{TH} = 50$ mV、溫度由 300 K 升至 370 K（$\mu_n \propto T^{-3/2}$）時的最差情況電流誤差。
- **破題公式**：
  1. 先由標稱 I_{out} 算出標稱過驅動電壓 $V_{OV} = V_G - V_{TH} = \sqrt{\frac{2I_{out}}{\mu_n C_{ox}(W/L)}}$，進而決定 $V_G = \frac{R_2}{R_1+R_2}V_{DD}$。
  2. **對 V_{DD} 的正規化敏感度**：

$$S_{V_{DD}}^{I_{out}} = \frac{V_{DD}}{I_{out}}\frac{\partial I_{out}}{\partial V_{DD}} = \frac{V_{DD}}{I_{out}} \cdot \frac{2I_{out}}{V_G - V_{TH}} \cdot \frac{R_2}{R_1+R_2} = \boxed{\frac{2V_G}{V_{OV}} = 2\left(1+\frac{V_{TH}}{V_{OV}}\right)} \tag{35}$$

  （看出當 V_{OV} 越小，敏感度呈反比暴增！）
  3. **溫度效應**：若 $\mu_n(T) = \mu_n(T_0)\left(\frac{T}{T_0}\right)^{-3/2}$，則溫度上升至 370 K 時，僅遷移率項就會使電流變成 $(370/300)^{-1.5} \approx 0.73$ 倍（下降 27%）。

6.2 題型二：電流鏡作為小訊號放大器 (Example 5.2 & Problem 5.4)

- **考法**：如 Fig. 5.11，CS 電晶體 M_1 的汲極接至 PMOS 電流鏡 (M_2, M_3) 的輸入端，而 M_3 的汲極接負載電阻 R_L。求小訊號電壓增益 $A_v = V_{out}/V_{in}$，並繪製大訊號 V_{out} 隨 V_{DD} 從 0 到 3 V 的變化曲線。
- **破題步驟**：
  1. **小訊號增益**：M_1 將輸入電壓轉為小訊號電流 $i_{d1} = g_{m1}v_{in}$，流進 Diode-connected M_2，再由 M_3 放大 $\frac{(W/L)_3}{(W/L)_2}$ 倍灌入 R_L（注意極性：當 V_{in} 上升，i_{d1} 增加，$|i_{d3}|$ 增加，故 V_{out} **上升**，為同相放大！）：

$$\boxed{A_v = +g_{m1}R_L\frac{(W/L)_3}{(W/L)_2}} \tag{36}$$

2. **大訊號隨 V_{DD} 變化（Problem 5.4）**：當 $V_{DD} < |V_{THP}|$ 時，M_2, M_3 皆關閉，$V_{out} = 0$；當 V_{DD} 超過 $|V_{THP}|$（假設 V_{in} 固定使 M_1 導通），M_2, M_3 導通，I_{D3} 隨 V_{DD} 上升直到 M_1 進入飽和區，隨後 I_{D3} 固定為 $I_{D1}\frac{(W/L)_3}{(W/L)_2}$，$V_{out}$ 維持定值（但若 V_{DD} 尚不足以讓 M_3 脫離 Triode 區，則 $V_{out} \approx V_{DD}$ 先沿斜率 1 上升再趨於水平）。

6.3 題型三：Cascode 偏壓失準與寄生電阻造成的電流誤差 (Problems 5.5, 5.6, 5.20)

- **考法 1（Problem 5.5）**：在 Cascode 電流源（Fig. 5.12a）中，若偏壓 V_b 偏離理想值 $\Delta V_b = 100\ \text{mV}$，或輸出端 V_P 變動 $\Delta V_P = 1\ \text{V}$，求 I_{out} 與 I_{REF} 的失配量。
  - **秒殺法**：若 V_b 偏離 ΔV_b，由於上管 M_3 形同源極隨耦器（Source Follower），節點 Y 電壓直接偏移 $\Delta V_Y \approx \Delta V_b$！因此下管 M_2 承受 $\Delta V_{DS2} \approx \Delta V_b$，電流相對誤差為 $\boxed{\frac{\Delta I_{out}}{I_{REF}} \approx \lambda \Delta V_b}$。
  - 反之，若輸出端 V_P 變動 $\Delta V_P = 1\ \text{V}$，被 Cascode 電晶體 M_3 衰減 $(1 + g_{m3}r_{O3})$ 倍後，傳到 Y 點的變動僅有 $\boxed{\Delta V_Y = \frac{\Delta V_P}{1 + g_{m3}r_{O3}} \approx \frac{\Delta V_P}{g_{m3}r_{O3}}}$！
- **考法 2（Problem 5.20：五電晶體 OTA 出現製造缺陷寄生電阻 R_1，Fig. 5.63）**：
  - **Fig. 5.63(a) vs. Fig. 5.63(b)**：由於題目假設 R_1 為**極大寄生電阻（Large parasitic resistance）**，在 Fig. 5.63(b) 中，F 點為低阻抗 $1/g_{m3}$，R_1 跨接在 F 與輸出 X 之間，且 F 點小訊號電壓極小，故 R_1 等效於直接並聯在輸出端，使輸出阻抗變為 $r_{O2} \parallel r_{O4} \parallel R_1$，增益為 $\boxed{|A_v| \approx g_{m1}(r_{O2} \parallel r_{O4} \parallel R_1)}$。

6.4 題型四：大訊號雙節點軌跡繪圖 V_X, V_Y vs. V_{DD} / V_1 / I_{REF} (Problems 5.9–5.14)

這類題目（Fig. 5.52–5.57）是 Razavi 經典題型，解題口訣為「**先找對稱性，再找誰被 Diode-connected 鎖住，最後檢查誰進 Triode 區**」：

1. **對稱交叉或共閘極結構（Fig. 5.52a）**：M_1, M_2 完全對稱且閘極接 X，故無論 V_{DD} 為何，必有 $V_X = V_Y$。當 $V_{DD} < V_{TH}$ 時兩者皆不導通，$V_X = V_Y = V_{DD}$；當 $V_{DD} > V_{TH}$ 時，M_1 導通分流，斜率變為 $\frac{1/g_m}{R_1 + 1/g_m}$。
2. **閘極與汲極間串接電阻（Fig. 5.52b）**：在穩態下，MOSFET 閘極無直流電流（$I_G = 0$），故跨在閘極的電阻 R_2 上**完全沒有直流壓降**！直流穩態軌跡與 Fig. 5.52(a) 完全相同！
3. **源極退化不對稱（Fig. 5.52c vs. 5.52e）**：
   - 若 R_2 接在參考管 M_2 的源極（Fig. 5.52c）：$V_X = I_{D2}R_2 + V_{GS2} = V_{GS1} \implies V_{GS1} > V_{GS2} \implies I_{D1} > I_{D2}$，因此右支路壓降 $I_{D1}R_1$ 更大，導致當導通後 $\boxed{V_Y < V_X}$，且 M_1 會提早進入 Triode 區！
   - 若 R_2 接在複製管 M_1 的源極（Fig. 5.52e，Widlar 電流源概念）：$V_{GS2} = V_{GS1} + I_{D1}R_2 \implies I_{D1} < I_{D2}$，因此右支路壓降較小，導通後 $\boxed{V_Y > V_X}$。

6.5 題型五：含電容之暫態步階響應與小訊號時間常數 (Problems 5.16–5.18, 5.22, 5.23)

- **考法 1（Problem 5.23，Fig. 5.66：五電晶體 OTA 帶負載電容 C_L 的步階響應）**：當輸入施加微小步階 ΔV 且所有電晶體維持飽和時：
  - **初始值** $V_{out}(0^+)$：電容電壓瞬間不變，維持原直流偏壓值 $V_{out}(0^-) = V_{DD} - |V_{GS3}|$。
  - **終值** $V_{out}(\infty)$：由小訊號增益決定，$\Delta V_{out}(\infty) = -A_v \Delta V = -g_{m1}(r_{O2} \parallel r_{O4})\Delta V$。
  - **時間常數** τ：由輸出端總等效電阻與 C_L 決定（假設內部節點 F 的極點頻率 $\frac{g_{m3}}{C_F} \gg \frac{1}{R_{out}C_L}$），故 $\boxed{\tau = R_{out}C_L \approx (r_{O2} \parallel r_{O4})C_L}$。

- **考法 2（Problem 5.19，Fig. 5.62：主動電感 / Negative Input Inductance）**：在電流鏡參考端或源極隨耦器閘極接電容 C_1 時，利用 KCL 寫出 $Z_{in}(s)$，當阻抗形式呈現 $Z_{in}(s) = \frac{1+sRC_1}{g_m+sC_1}$ 時，透過分子分母比較可辨識出等效串聯電感（Active Inductance）或負電感成分。

6.6 題型六：次臨界區（Subthreshold Region）導通電阻與偏壓（Problem 5.24 & 5.25）

- **Problem 5.24（Subthreshold 區之 M_R 高阻值偏壓電阻）**：給定次臨界區電流公式 $I_D = \mu C_d \frac{W}{L} V_T^2 \left(\exp \frac{V_{GS}-V_{TH}}{V_T}\right)\left(1 - \exp \frac{-V_{DS}}{V_T}\right)$：

  1. **(a) Deep Triode 區（$V_{DS} \ll V_T$）導通電阻 R_{on}**：利用 $\exp(-V_{DS}/V_T) \approx 1 - \frac{V_{DS}}{V_T}$，得 $I_D \approx \mu C_d \frac{W}{L} V_T \exp\left(\frac{V_{GS}-V_{TH}}{V_T}\right) V_{DS}$，故：

$$\boxed{R_{on} = \left(\frac{\partial I_D}{\partial V_{DS}}\right)^{-1} = \frac{1}{\mu C_d \frac{W}{L} V_T \exp\left(\frac{V_{GS}-V_{TH}}{V_T}\right)}} \tag{37}$$

  2. **(b) Saturation 區（$V_{DS} \gg V_T$）轉導 g_m**：此時 $1 - \exp(-V_{DS}/V_T) \approx 1$，對 V_{GS} 微分得：

$$\boxed{g_m = \frac{\partial I_D}{\partial V_{GS}} = \frac{I_D}{V_T} = \mu C_d \frac{W}{L} V_T \exp\left(\frac{V_{GS} - V_{TH}}{V_T}\right)} \tag{38}$$

  3. **(c) Fig. 5.43(d) 中 $R_{on,R}$ 與 $g_{m,B}$ 的關係**：因為 M_R 與 M_B 具有相同的 V_{GS}，比較 (a) 與 (b) 兩式驚人地發現，兩者剛好互為倒數並只差尺寸比：

$$\boxed{R_{on,R} = \frac{(W/L)_B}{(W/L)_R} \frac{1}{g_{m,B}}} \tag{39}$$

- **Problem 5.25（Fig. 5.47d 互補式 CS 自偏壓放大器之輸入高通轉折頻率）**：由於回饋電阻 R_F 跨接在反相放大器（增益為 $A_{v0} = -(g_{m1} + g_{m2})(r_{O1} \parallel r_{O2})$）的輸入與輸出之間，由**密勒效應（Miller Effect）**可知，從輸入耦合電容 C_{in} 右側看進去的等效輸入電阻並非 R_F，而是被放大器增益縮小了 $(1 + |A_{v0}|)$ 倍：

$$R_{in,eq} = \frac{R_F}{1 - A_{v0}} = \frac{R_F}{1 + (g_{m1} + g_{m2})(r_{O1} \parallel r_{O2})}$$
$$\Longrightarrow \boxed{\omega_c = \frac{1}{R_{in,eq} C_{in}} = \frac{1 + (g_{m1} + g_{m2})(r_{O1} \parallel r_{O2})}{R_F C_{in}}} \tag{40}$$

（考點陷阱：千萬別直接寫 $\omega_c = \frac{1}{R_F C_{in}}$！因為密勒效應使輸入阻抗大幅降低，為了維持低頻響應，R_F 或 C_{in} 必須設計得比一般電阻偏壓大上 $(1 + |A_{v0}|)$ 倍！）