CMOS 超大型積體電路設計（VLSI Design）

Chapter 1: Introduction — 考前精華重點與題型全攻略

對應教材：Neil H. E. Weste & David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective** (4th Edition)

【高頻考點導覽（High-Yield Exam Roadmap）】 本章為整門 VLSI 課程的縮影，期中考與期末考最常出現以下 **5 大核心命題方向**：

1. **靜態 CMOS 複合閘（Compound Gates, AOI/OAI）設計與對偶推導**：利用下拉網路（PDN，nMOS 串聯代表 AND、並聯代表 OR）與上拉網路（PUN，pMOS 藉由傳導互補律 Conduction Complements 進行串並聯對調）在單一邏輯級合成任意反相布林函數，並計算最少電晶體數量（對比離散邏輯閘實作）。
2. **傳輸電晶體（Pass Transistors）與傳輸閘（Transmission Gates）之訊號退化分析**：區分 nMOS（傳遞強 0、退化 1）與 pMOS（傳遞強 1、退化 0）的物理特性，理解 Restoring（回復型，如三態反相器）與 Nonrestoring（非回復型，如傳輸閘 MUX）對雜訊邊界與串接延遲的影響，以及正反器（Master-Slave D Flip-Flop）與雙相不重疊時脈（ϕ_1, ϕ_2）消除 Hold-Time 違規的機制。
3. **CMOS 製程剖面（6 光罩流程）、λ 設計規則與棍狀圖（Stick Diagram）面積估算**：熟記 6 張基本光罩順序、自對準多晶矽閘極（Self-Aligned Gate）、Substrate/Well Taps（防止 p-n 順偏與消除蕭特基二極體之歐姆接觸），並以走線間距 Pitch $= 8\lambda$（線寬 4λ+ 間距 4λ）與 nMOS/pMOS 間距 12λ（額外加 1 條水平 Track）精確計算標準單元寬高（Width × Height）。
4. **電路延遲（$t = \frac{C}{I}V_{DD}$）與動態/靜態功耗（$P_{\text{dyn}} = CV_{DD}^2 f$、$P_{\text{stat}} = I_{\text{stat}}V_{DD}$）**：掌握摩爾定律（Moore's Law）與 Dennard 微縮定律的指數關係式、特徵尺寸（Feature Size $= 2\lambda$）微縮 30%（$\times 0.7 \approx 1/\sqrt{2}$）使面積密度翻倍之推導，以及奈米製程（$< 180$ nm）漏電流與功率牆（Power Wall）的成因。
5. **結構化設計（Y-Chart 四大原則）、8-bit 多週期 MIPS 微架構與實體規劃（Floorplanning）**：掌握指令集編碼（R/I/J 格式）、多週期控制器 FSM 狀態轉移、Wordslice/Bitslice 與 Zipper 佈局、Core-Limited vs. Pad-Limited 晶粒面積計算，以及 DRC / LVS / ERC 三大驗證工具之分工。

1 摩爾定律與 Dennard 微縮定律驅動指數級積體化，但受限於 3 GHz 功率牆與奈米漏電流（Sec. 1.1–1.2）

1.1 半導體發展關鍵里程碑與積體度分類（Integration Levels）

積體電路（IC）在過去半世紀維持年複合成長率（CAGR）約 53% 的電晶體數成長。理解各世代技術演進的關鍵瓶頸（特別是「靜態功耗」迫使技術轉移的歷史原因）是常見觀念題：

- **1947 年（點接觸電晶體，Point-Contact Transistor）**：Bell Labs 的 Bardeen 與 Brattain 發明，取代體積大、耗電且不可靠的真空管（Vacuum Tubes），隨後發展出雙極性接面電晶體（BJT）。
- **1958 年（第一顆積體電路，IC）**：Texas Instruments 的 Jack Kilby 在鍺（Germanium）切片上以金線製作包含兩顆電晶體的正反器。早期 IC 採用雙極性電晶體（Bipolar），但因基極（Base）在不切換時仍需持續抽取控制電流，產生龐大的**靜態功耗（Quiescent/Static Power）**，限制了單一晶片可容納的電晶體上限。
- **1963 年（CMOS 概念提出）**：Fairchild 的 Frank Wanlass 提出互補式金氧半（Complementary MOS, CMOS），結合 nMOS 與 pMOS，閒置時功耗僅數奈瓦（nW），比雙極性電路低 10^6 倍（六個數量級）。

- **1970 年代（nMOS 黃金期）**：早期商用製程僅用 pMOS（速度慢、良率低）；1970 年代 Intel 以 nMOS 製程推出 **1101**（256-bit SRAM）與 **4004**（4-bit 微處理器，1971 年，特徵尺寸 10 μm，約 2,300 顆電晶體）。雖然 nMOS 製程比 CMOS 便宜（光罩較少），但 nMOS 邏輯閘在閒置時仍會消耗靜態功率。
- **1980 年代至今（CMOS 全面主導）**：當單晶片積體度突破數十萬顆電晶體（VLSI 時代），nMOS 與 Bipolar 的靜態功耗導致晶片過熱，促使 CMOS 成為數位邏輯的絕對主流。

表 1: 積體電路規模分類（Integration Scale Taxonomy）與邏輯世代演進比較表

分類 / 技術名稱	數量級 / 指標	代表電路實例	核心特性、優勢與歷史限制
SSI (Small-Scale)	<10 個邏輯閘	7404 反相器（約 6T/閘）	早期離散邏輯封裝，每顆 IC 僅含數個基本邏輯閘。
MSI (Medium-Scale)	$\leq 1,000$ 個邏輯閘	74161 計數器（Counter）	整合算術與計數單元等中型數位模組。
LSI (Large-Scale)	$\leq 10,000$ 個邏輯閘	早期簡易 8-bit 微處理器	開始將完整小型處理器或記憶體陣列整合至單晶片。
VLSI (Very Large-Scale)	$>10,000$ 個閘（現達數十億顆）	Intel Core 2 Duo / 現代 SoC	自 1980 年代起統稱所有高密度 IC，不再每五年創造新名詞。
Bipolar (BJT)	高靜態基極電流	1960s TTL / ECL 邏輯	可靠度高、雜訊低，但導通需持續輸入 Base 電流，靜態功耗限制高密度整合。
Single-Channel nMOS	單極通道、面積小	Intel 1101 SRAM, 4004 CPU	製程比 CMOS 簡單便宜，但輸出為 0 時上下拉路徑同時導通，產生顯著靜態功耗。
Complementary MOS	閒置功耗 $\approx$ nW 等級	1980s 後所有現代微處理器	靜態時無 V_{DD} 至 GND 直流路徑；在奈米製程（<180 nm）始面臨次臨界漏電流挑戰。

1.2 摩爾定律（Moore’s Law）、Dennard 微縮定律與製程世代推導

- **摩爾定律（Moore’s Law, 1965）**：Gordon Moore 觀察到晶片上最符合經濟效益的電晶體數量在半對數座標（Semilogarithmic scale）上呈直線成長。最初預估每 18 個月翻倍；觀察 Intel 微處理器自 1971 年（4004）至 2008 年（Core 2 Quad）的數據（圖 1.4），電晶體數量約**每 26 個月翻倍一次**。
- **Dennard 微縮定律（Dennard’s Scaling Law, 1974）**：作為摩爾定律的推論，當電晶體尺寸微縮時，電晶體同時變得**更快（Faster）**、**更省電（Consume less power）**、**製造成本更低（Cheaper to manufacture）**。
- **時脈頻率倍增與功率牆（Power Wall）**：Intel 微處理器時脈頻率曾以約**每 34 個月翻倍**的速度成長（圖 1.5），但在 **2004 年左右撞上「功率牆」（Power Wall）**，時脈頻率停滯在約 3 GHz。此後電腦效能提升由單核高時脈轉向**多核心平行化（Multiple Cores）**。
- **特徵尺寸（Feature Size）與製程節點（Technology Node）**：定義為可穩定製造的最小電晶體尺寸（即最小通道長度 $L_{\min}$）。自 1971 年的 10 μm 至 2008 年的 45 nm，製造商每 **2～3 年**推出新製程世代，每次將特徵尺寸縮小 **30%**（即乘以 0.7）。標準節點序列為：10 μm $\to$ 6 μm $\to$ 3 μm $\to$ 1.5 μm $\to$ 1 μm $\to$ 0.8 μm $\to$ 0.6 μm $\to$ 0.35 μm $\to$ 0.25 μm $\to$ 180 nm $\to$ 130 nm $\to$ 90 nm $\to$ 65 nm $\to$ 45 nm $\to$ 32 nm $\to$ 22 nm。

【推導與證明專欄：摩爾定律指數預測模型與 30% 微縮面積翻倍證明】

1. 摩爾定律與時脈頻率之指數外插公式（對應習題 1.1、1.2）：

設基準年份 t_0 的電晶體數為 $N(t_0)$，翻倍週期（Doubling Period）為 T_d（單位：年或月，對 Intel CPU 而言 $T_d = 26\ \text{months} = \frac{26}{12}\ \text{years} \approx 2.167\ \text{years}$）。在半對數圖（縱軸 $\log_{10} N$，橫軸時間 t）上呈線性關係：

$$N(t) = N(t_0) \cdot 2^{\frac{t-t_0}{T_d}} \iff \log_{10} N(t) = \log_{10} N(t_0) + \left(\frac{\log_{10} 2}{T_d}\right)(t - t_0) \tag{1}$$

若已知兩時間點 (t_1, N_1) 與 (t_2, N_2)，則翻倍週期 T_d 由下式精確求得：

$$\frac{N_2}{N_1} = 2^{\frac{t_2-t_1}{T_d}} \implies \boxed{T_d = \frac{(t_2 - t_1)\ln 2}{\ln(N_2/N_1)} = \frac{(t_2 - t_1)\log_{10} 2}{\log_{10}(N_2/N_1)}} \tag{2}$$

2. 為何特徵尺寸縮小 30% 能使單位面積電晶體密度翻倍？

設原製程世代的特徵尺寸為 F_{old}，單顆電晶體（或邏輯單元）的長與寬均與特徵尺寸成正比，故單顆電晶體佔用面積 $A_{\text{old}} \propto F_{\text{old}}^2$。

下一代製程將線性特徵尺寸縮小 30%，即：

$$F_{\text{new}} = (1 - 0.30)F_{\text{old}} = 0.7F_{\text{old}} \approx \frac{1}{\sqrt{2}}F_{\text{old}} \quad (\text{因 } 1/\sqrt{2} \approx 0.7071) \tag{3}$$

新製程的單顆電晶體面積 A_{new} 為：

$$A_{\text{new}} \propto F_{\text{new}}^2 = (0.7F_{\text{old}})^2 = 0.49F_{\text{old}}^2 \approx 0.5A_{\text{old}} \tag{4}$$

因此在相同晶片面積 A_{chip} 內可容納的電晶體密度（Density $D = A_{\text{chip}}/A_{\text{transistor}}$）變為：

$$\boxed{\frac{D_{\text{new}}}{D_{\text{old}}} = \frac{A_{\text{old}}}{A_{\text{new}}} = \frac{1}{0.7^2} = \frac{1}{0.49} \approx 2.04 \approx 2\ \text{倍}} \tag{5}$$

【物理直覺與常考陷阱：次微米與奈米製程（< 180 nm 及 ≤ 45 nm）的非理想效應】 在微米級（Micron）製程中可忽略的三大物理效應，進入奈米製程（$< 0.25\ \mu$m / < 180 nm）後成為主導設計的關鍵瓶頸：(1) **電晶體漏電流（Transistor Leakage）**：電晶體在 OFF 狀態無法完全關斷，乘上數十億顆電晶體後造成嚴重的靜態功耗；(2) **製程變異（Process Variations）**：相鄰電晶體特性出現顯著偏差；(3) **導線電阻（Wire Resistance）**：金屬連線變細使 RC 延遲超越閘極延遲。此外，雖然單顆電晶體印刷成本隨微縮下降，但**一次性工程設計與光罩成本（NRE / One-time Design Cost）呈指數上升**。

2 矽晶格摻雜決定載子極性，而閘極電場誘導反轉通道形成電壓控制開關（Sec. 1.3）

2.1 半導體物理基礎：本質矽、n 型/p 型摻雜與 p-n 接面二極體

- **本質矽（Pure / Intrinsic Silicon）**：矽（Si）為週期表**第 IV 族（Group IV）**元素，具 4 個價電子，與鄰近 4 個矽原子形成共價鍵（立體晶格）。因所有價電子皆束縛於共價鍵中，純矽為不良導體。
- **n 型摻雜（n-type Semiconductor）**：加入**第 V 族（Group V）**雜質（Dopant），如**砷（Arsenic, As）**（5 個價電子）。第 5 個價電子束縛極弱，室溫熱振動即可使其脫離成為**自由電子（Free Electron，帶負電多數載子）**，原位置留下帶正電的固定 As^+ 離子。

- **p 型摻雜（p-type Semiconductor）**：加入**第 III 族（Group III）**雜質，如**硼（Boron, B）**（3 個價電子）。硼原子向鄰近矽原子借一個電子形成固定 B^- 離子，並在矽晶格留下可移動的空缺，稱為**電洞（Hole，可視為帶正電的多數載子）**。
- **p-n 接面二極體（Diode）**：p 型區稱為**陽極（Anode）**，n 型區稱為**陰極（Cathode）**。當 $V_{\text{Anode}} > V_{\text{Cathode}}$ 時為**順向偏壓（Forward Biased）**，大電流導通；當 $V_{\text{Anode}} \leq V_{\text{Cathode}}$ 時為**逆向偏壓（Reverse Biased）**，幾乎無電流通過（圖 1.8）。

2.2 MOSFET 結構與開關模型（Switch-Level Models）

MOS（Metal-Oxide-Semiconductor）由三明治結構組成：**導電閘極（Gate，1970s 起改用重摻雜多晶矽 Polysilicon，2007 年 45 nm 起重新引入金屬閘極）**、**二氧化矽絕緣層（SiO_2，Gate Oxide / 玻璃）**、以及**矽晶圓基底（Substrate / Body / Bulk）**。

- **nMOS 電晶體運作機制**：建立在接地（GND $= 0$ V）的 **p-type body** 上，兩側為重摻雜 n^+ **Source 與 Drain**（物理上對稱可互換）。
  - 當 $V_g = 0$（邏輯 0）：Source/Drain 與 p-body 間的 p-n 接面處於逆向偏壓，無電流流過 $\Longrightarrow$ **OFF（開路）**。
  - 當 $V_g = V_{DD}$（邏輯 1）：閘極正電壓在 Si-SiO_2 介面產生電場，吸引自由電子聚集於閘極下方；當電壓夠高時，電子濃度超過電洞，使閘極下方薄層由 p 型**反轉（Inverted）**為 n 型通道（Channel），連接 Source 與 Drain 導通電流 $\Longrightarrow$ **ON（閉路）**。
- **pMOS 電晶體運作機制**：建立在接高電位（V_{DD}）的 **n-type body（n-well）**上，兩側為重摻雜 p^+ **Source 與 Drain**（電路符號閘極帶有小圓圈 Bubble）。
  - 當 $V_g = V_{DD}$（邏輯 1）：Source/Drain 與 n-well 接面逆偏 $\Longrightarrow$ **OFF（開路）**。
  - 當 $V_g = 0$（邏輯 0）：低閘極電壓吸引正電荷（電洞）至 Si-SiO_2 介面形成 p 型反轉通道 $\Longrightarrow$ **ON（閉路）**。
- **電源電壓（V_{DD}）演進**：1970s–1980s 標準為 5 V；隨電晶體微縮、閘極氧化層變薄無法承受高壓，依序降至 3.3 V $\rightarrow$ 2.5 V $\rightarrow$ 1.8 V $\rightarrow$ 1.5 V $\rightarrow$ 1.2 V $\rightarrow$ 1.0 V。低電位稱為 GND 或 V_{SS}（0 V）。

3 靜態 CMOS 藉由上下拉網路對偶性消除靜態功耗，並以傳輸閘與拴鎖器建構完整數位系統（Sec. 1.4）

3.1 互補式靜態 CMOS 邏輯閘架構與四種輸出狀態

一般靜態 CMOS 邏輯閘（Static / Complementary CMOS Gate，圖 1.14）由兩大部分構成：

1. **nMOS 下拉網路（Pull-Down Network, PDN）**：連接輸出端 Y 與 GND（邏輯 0）。nMOS 僅負責拉低電位（傳遞強 0）。
2. **pMOS 上拉網路（Pull-Up Network, PUN）**：連接輸出端 Y 與 V_{DD}（邏輯 1）。pMOS 僅負責拉高電位（傳遞強 1）。

3.2 基本邏輯閘（INV, NAND, NOR）與複合閘（Compound Gates）合成法則

- **串聯與並聯開關法則（圖 1.15）**：
  - **串聯（Series）**：所有串聯電晶體皆 ON 時路徑才導通（對應邏輯 **AND**）。
  - **並聯（Parallel）**：任一並聯電晶體 ON 時路徑即導通（對應邏輯 **OR**）。

表 2: CMOS 邏輯閘上下拉網路狀態與四種輸出位準對照表（Table 1.3）

PDN (下拉網路)	PUN (上拉網路)	輸出狀態 Y	物理意義與電路應用場景
OFF	ON	**1** (V_{DD})	正常靜態邏輯高電位輸出，無直流路徑，靜態功耗為零（除漏電流外）。
ON	OFF	**0** (GND)	正常靜態邏輯低電位輸出，輸出被強驅動至接地。
OFF	OFF	**Z** (High-Z)	**高阻抗 / 浮接狀態（Floating）**：應用於三態匯流排（Tristates）、多工器與動態記憶體元件。
ON	ON	**X** (Crowbarred)	**競爭 / 短路狀態（Contention）**：V_{DD} 與 GND 直接導通，產生不定電位並消耗大量靜態功率（通常為設計錯誤）。

- **k 輸入 NAND 閘**（$Y = \overline{A_1 \cdot A_2 \cdots A_k}$）：PDN 為 k **顆串聯 nMOS**（全為 1 時拉至 0）；PUN 為 k **顆並聯 pMOS**（任一為 0 時拉至 1）。總電晶體數 $= 2k$。
- **k 輸入 NOR 閘**（$Y = \overline{A_1 + A_2 + \cdots + A_k}$）：PDN 為 k **顆並聯 nMOS**（任一為 1 時拉至 0）；PUN 為 k **顆串聯 pMOS**（全為 0 時拉至 1）。總電晶體數 $= 2k$。
- **傳導互補原則（Conduction Complements）**：根據笛摩根定律（DeMorgan's Law）：

$$\overline{A \cdot B} = \overline{A} + \overline{B}, \qquad \overline{A + B} = \overline{A} \cdot \overline{B} \tag{6}$$

  當使用極性相反的開關（pMOS 在輸入 0 導通）實現互補函數時，**PDN 中串聯的電晶體在 PUN 中必為並聯；PDN 中並聯的電晶體在 PUN 中必為串聯**。

【推導與證明專欄：單級靜態 CMOS 複合閘（AOI / OAI）完整推導步驟與電晶體數比較】

【系統化四步驟合成法】給定任意反相布林函數 $Y = \overline{F(A, B, C, \dots)}$：

1. **步驟 1（萃取下拉條件 F）**：將 Y 寫為 $Y = \overline{F}$，其中無反相號的 F 即為「使輸出 Y 拉低至 0 的條件」。
2. **步驟 2（建構 nMOS PDN）**：根據 F 的結構，遇乘號（$\cdot$, AND）將 nMOS **串聯**，遇加號（$+$, OR）將 nMOS **並聯**。
3. **步驟 3（建構 pMOS PUN — 對偶轉換）**：利用傳導互補律（Conduction Complements），將 PDN 的結構樹中所有「串聯改並聯、並聯改串聯」，每個輸入對應一顆 pMOS。
4. **步驟 4（驗證電晶體總數與無隱藏反相）**：若 F 中有 N 個文字（Literals），則標準靜態 CMOS 複合閘需恰好 $2N$ 顆電晶體。若某變數在 F 中以反相形式（如 $\overline{A}$）出現，則需額外加一顆反相器（2 顆電晶體）產生 $\overline{A}$。

【實例 1：AOI22（AND-OR-INVERT-22）複合閘（圖 1.18）】

$$Y = \overline{(A \cdot B) + (C \cdot D)} \implies F_{\text{PDN}} = (A \cdot B) + (C \cdot D) \tag{7}$$

- **PDN (nMOS)**：(A 與 B 串聯) 並聯 (C 與 D 串聯)，共 4 顆 nMOS。
- **PUN (pMOS)**：(A 與 B 並聯) 串聯 (C 與 D 並聯)，共 4 顆 pMOS。
- **面積與速度優勢（對比圖 1.24 離散閘實作）**：單級 AOI22 複合閘僅需 **8 顆電晶體、1 級邏輯延遲**；若改用兩個 2-input AND（各由 NAND4 + INV2 = 6 顆組成，共 12 顆）加上一個 2-input OR（NOR4 + INV2 = 6 顆）再加一個 INV（2 顆），總共需 **20 顆電晶體、3～4 級延遲**！

【實例 2：OAI31（OR-AND-INVERT-3-1）複合閘（Example 1.2，圖 1.19）】

$$Y = \overline{(A + B + C) \cdot D} \implies \begin{cases} \text{PDN (nMOS): } (A \parallel B \parallel C) \text{ 與 } D \text{ 串聯} \\ \text{PUN (pMOS): } (A\text{–}B\text{–}C \text{ 串聯}) \text{ 與 } D \text{ 並聯} \end{cases} \quad (\text{共 } 8 \text{ 顆電晶體}) \tag{8}$$

3.3 訊號強度（Signal Strength）、傳輸電晶體與傳輸閘（Sec. 1.4.6）

- **訊號強度定義**：衡量訊號接近理想電壓源（Ideal Voltage Source）的程度。電源軌（V_{DD} 與 GND）為最強的 `1` 與 `0` 來源。
- **單一電晶體的傳遞限制（圖 1.20）**：
  - **nMOS**：傳遞 **強 0（Strong 0）**，但傳遞 **退化 1 / 弱 1（Degraded / Weak 1）**（輸出最高電位比 V_{DD} 低一個臨界電壓 V_t，即 $V_{DD} - V_{tn}$，詳見第 2 章）。
  - **pMOS**：傳遞 **強 1（Strong 1）**，但傳遞 **退化 0 / 弱 0（Degraded / Weak 0）**（輸出最低電位無法完全降到 0 V，約為 $|V_{tp}|$）。
- **傳輸閘（Transmission Gate / Pass Gate，圖 1.21）**：將一顆 nMOS 與一顆 pMOS **並聯**，nMOS 閘極接正相控制訊號 g，pMOS 閘極接反相控制訊號 gb（$\overline{g}$，稱為雙軌邏輯 Double Rail Logic）。當 $g = 1, gb = 0$ 時兩顆同時導通，無論輸入是 `0`（由 nMOS 傳遞）或 `1`（由 pMOS 傳遞），皆能輸出完整的 **Strong 0 與 Strong 1**！
- **為何靜態 CMOS 邏輯閘必然是反相（Inverting）的？（圖 1.22 錯誤示範）**：若試圖將反相器的 pMOS 與 nMOS 上下對調（上拉用 nMOS 接 V_{DD}、下拉用 pMOS 接 GND）來做「單級非反相緩衝器（Noninverting Buffer）」，當輸入 $A = 1$ 時上方 nMOS 輸出 **Degraded 1**；當輸入 $A = 0$ 時下方 pMOS 輸出 **Degraded 0**。為避免訊號退化，所有靜態 CMOS 單級閘必為反相邏輯，非反相函數（如 AND, OR, Buffer）必須透過**串接偶數級反相邏輯閘**實現（如圖 1.23 的 4-input AND 可由 `NAND4 + INV` 或 `2x NAND2 + NOR2` 實現）。

【物理直覺與常考陷阱：全回復邏輯（Fully Restored Logic）與非比值邏輯（Ratioless Logic）】 靜態互補式 CMOS 具有兩大核心優勢：(1) **Fully Restored（全回復型）**：因 PUN 只用 pMOS 連 V_{DD}、PDN 只用 nMOS 連 GND，輸出永遠為強 `1` 或強 `0`，電位絕不退化；(2) **Ratioless（無須比值設計）**：不同於單通道 nMOS、GaAs 或雙極性邏輯必須嚴格設計上下拉電阻/電晶體尺寸比例才能決定輸出高低電位，靜態 CMOS 在穩態下必有一側完全 OFF，故**邏輯正確性與電晶體物理尺寸（Width/Length）無關**！

3.4 三態電路（Tristates）與多工器（Multiplexers）（Sec. 1.4.7–1.4.8）

表 3: 三態電路與多工器各類實作架構之電晶體數、回復性與特性比較表

電路架構名稱	電晶體數	輸出極性	訊號回復性	電路結構與設計權衡（Trade-offs）
傳輸閘三態緩衝器 (Fig. 1.26)	2	非反相 ($Y = A$)	**Nonrestoring**	僅由單一傳輸閘構成；若輸入帶雜訊或退化，輸出原封不動傳遞，多級串接延遲呈二次方暴增。
三態反相器 (Tristate INV, Fig. 1.27)	4	反相 ($Y = \overline{A}$)	**Restoring**	違反傳導互補律（允許 $EN = 0$ 時上下拉皆 OFF 呈 `Z`）；輸出直接由 V_{DD} 或 GND 驅動。
回復型三態緩衝器 (Restoring Buffer)	6	非反相 ($Y = A$)	**Restoring**	由「一般反相器（2T）+ 三態反相器（4T）」串接而成。
傳輸閘 2:1 MUX (Fig. 1.28)	4	非反相	**Nonrestoring**	兩組傳輸閘並聯（$Y = \overline{S} \cdot D0 + S \cdot D1$），面積最小但無驅動回復能力（若需自產 $\overline{S}$ 則 +2T）。
AOI22 複合閘反相 MUX (Fig. 1.29a)	8	反相	**Restoring**	將 AOI22 閘連接為 $Y = \overline{\overline{S} \cdot D0 + S \cdot D1}$，具備全回復驅動能力。
三態反相器並聯 MUX (Fig. 1.29b)	8	反相	**Restoring**	兩顆三態反相器輸出並接；與 AOI22 結構幾乎相同，但上拉網路共用節點使內部連線更少、速度略快。

【物理直覺與常考陷阱：為何現代晶片設計偏好使用多工器（MUX）取代三態匯流排（Tristate Bus）？】 過去常將多個三態單元接在同一條共用匯流排（Common Bus）上，但現代大型晶片幾乎全面改用多工器，原因有三：(1) 若多個三態驅動器因控制訊號延遲（Skew）同時開啟，會發生 **Contention（短路競爭）**並燒毀或浪費大量功率；(2) 若所有驅動器同時關閉，匯流排浮接（Floating）至不合法的中間電位，導致接收端邏輯閘上下拉同時微導通而浪費靜態功率；(3) 在大晶片上要讓分散各處的 Enable 訊號「完全同時切換」極為困難。

3.5 循序電路（Sequential Circuits）：D 拴鎖器、主從正反器與雙相時脈（Sec. 1.4.9）

- **組合邏輯 vs. 循序邏輯**：組合電路（Combinational）輸出僅取決於當前輸入；循序電路（Sequential）具記憶性，輸出取決於當前與過去輸入。
- **正位準觸發 D 拴鎖器（Positive-Level-Sensitive D Latch，圖 1.31）**：
  - **結構**：由 1 個傳輸閘 2:1 MUX（4T）與 2 個反相器（各 2T，負責回復訊號並構成回授迴路）組成，加上產生 $\overline{CLK}$ 的反相器（若外部未提供則 +2T），核心共 **8 顆電晶體**（若含時脈反相器為 10 顆）。
  - **運作機制**：當 $CLK = 1$ 時，輸入傳輸閘 ON、回授傳輸閘 OFF，Latch 處於**透明狀態（Transparent）**，D 直接流向 Q（經兩級反相器回復強訊號，同時提供 $\overline{Q}$）；當 $CLK = 0$ 時，輸入傳輸閘 OFF、回授傳輸閘 ON，Latch 處於**不透明 / 鎖定狀態（Opaque）**，雙反相器構成雙穩態回授環路（Feedback Loop）無限期保持 Q 值。
- **正緣觸發主從 D 正反器（Positive-Edge-Triggered Master-Slave D Flip-Flop，圖 1.32）**：
  - **結構**：串聯兩級位準觸發 Latch——第一級為**負位準敏感 Master Latch**（$CLK = 0$ 透明），第二級為**正位準敏感 Slave Latch**（$CLK = 1$ 透明）。為了保持模組化（Modularity）並隔離外部雜訊，實務設計（圖 1.32e）會在輸入端 D 與輸出端 Q 各加一顆反相緩衝器（此時內部節點極性反轉為 $\overline{QM}$）。
  - **運作時序**：
    1. 當 $CLK = 0$ 時：Master 透明（$\overline{QM}$ 跟隨 $\overline{D}$），Slave 不透明（保持舊的 Q 值）。
    2. 當 CLK 由 $0 \to 1$（上升緣 Rising Edge）：Master 瞬間變為不透明，鎖住在時脈轉換瞬間的 D 值並阻斷後續 D 的變化；同時 Slave 變為透明，將 Master 鎖住的 $\overline{QM}$ 傳遞至輸出 Q。
    3. 當 CLK 由 $1 \to 0$（下降緣）：Slave 變為不透明繼續保持 Q 值，Master 重新變為透明取樣下一筆 D。
- **時脈偏移（Clock Skew）、Hold-Time 失敗與雙相不重疊時脈（Two-Phase Nonoverlapping Clocks，圖 1.33）**：若系統存在過大的 Clock Skew（例如前一級 Flip-Flop 因時脈早到先觸發，後一級因時脈晚到才觸發），新資料會在同一時脈緣直接穿透兩級 Latch 造成 **Hold-time failure（保持時間違規）**。在教學專案或設計時間優先於極限效能的場合，可改用兩組**永不同時為高電位的雙相不重疊時脈** ϕ_1, ϕ_2 分別控制 Master（ϕ_2）與 Slave（ϕ_1）。只要 ϕ_1 與 ϕ_2 之間存在不重疊死區（Nonoverlapping gap），任一時刻至少有一級 Latch 處於 Opaque 狀態，**絕對不會發生 Hold-time 問題**。

4 CMOS 製造仰賴 6 張基本光罩與自對準多晶矽閘極，並以 λ 規則與 8λ 走線間距估算面積（Sec. 1.5）

4.1 CMOS 反相器剖面圖（Cross-Section）與基底/井區接觸（Taps）（Sec. 1.5.1）

在 p-type 基底（p-substrate）製程中（圖 1.34）：

- **nMOS** 直接製作於 p-substrate 上（Source/Drain 為 n^+ 擴散區）；**pMOS** 則必須製作於額外擴散出的 **n-well** 內（Source/Drain 為 p^+ 擴散區）。

- **閘極氧化層（Gate Oxide）vs. 場氧化層（Field Oxide）**：閘極下方為極薄的二氧化矽（Thin Gate Oxide）以利電場控制通道；元件與金屬線之間則以厚層二氧化矽（Thick Field Oxide）隔絕，僅在蝕刻出接觸孔（Contact Cuts）處導通。
- **為何必須加設 p^+ Substrate Tap 與 n^+ Well Tap？**
  1. **防止 p-n 接面順向偏壓**：p-substrate 與 nMOS 的 n^+ Source/Drain 形成 p-n 接面，因此 **p-substrate 必須接低電位（GND）**；同理，n-well 與 pMOS 的 p^+ Source/Drain 形成 p-n 接面，因此 **n-well 必須接高電位（V_{DD}）**，確保所有寄生二極體永遠處於逆向偏壓。
  2. **消除蕭特基二極體（Schottky Diode）、形成歐姆接觸（Ohmic Contact）**：若將金屬直接連到輕摻雜（Lightly Doped）的 p-substrate 或 n-well，金屬與輕摻雜半導體接面會形成**單向導通的蕭特基二極體（Schottky Diode）**！唯有在接觸點下方加入**重摻雜（Heavily Doped）的 p^+（於 p-substrate 內）與 n^+（於 n-well 內）**，才能與金屬形成低電阻、雙向導通的**良好歐姆接觸（Ohmic Contact）**，分別稱為 **Substrate Tap** 與 **Well Tap**。

4.2 六光罩微影製程（6-Mask Photolithography Process）與自對準閘極（Sec. 1.5.2）

晶片成本取決於**晶片面積（Chip Area）**而非電晶體數量，因為整片矽晶圓（直徑 150–300 mm）上的所有電晶體皆透過微影（Photolithography）同步印刷。標準簡化 CMOS 反相器使用以下 **6 張光罩（Masks）依序製造**（圖 1.35～1.38）：

1. **Mask 1 — n-well（n 型井區）**：在裸 p-substrate 上高溫（900–1200°C）氧化長出保護層 SiO_2 → 旋轉塗佈光阻（Photoresist）→ 經 `n-well` 光罩曝光並顯影去除軟化光阻 → 以**氫氟酸（HF）**蝕刻無光阻保護的 SiO_2 → 以**食人魚洗液（Piranha etch，強酸混合液）**去除剩餘光阻 → 透過**熱擴散（Diffusion，會產生橫向擴散 Lateral Diffusion 使井區略寬於開孔）**或**離子佈植（Ion Implantation，電場加速離子垂直射入）**植入第 V 族雜質形成 n-well → HF 剝除剩餘氧化層。
2. **Mask 2 — Polysilicon（多晶矽閘極）**：先在爐管成長一層**極薄閘極氧化層（Thin Gate Oxide）**，再通入**矽烷氣體（Silane gas, SiH_4）**加熱進行**化學氣相沉積（CVD, Chemical Vapor Deposition）**長出重摻雜多晶矽層，最後以 `polysilicon` 光罩蝕刻定義出閘極與走線。
3. **Mask 3 — n^+ Diffusion（n 型重摻雜主動區與 Well Tap）**：成長保護氧化層並以 `n-diffusion` 光罩開孔（包含 nMOS 的 Source/Drain 以及 n-well 內的 Well Contact）。
   - **自對準製程（Self-Aligned Process）考點**：為何 `polysilicon` 必須在 `n+ / p+ diffusion` 之前製作？因為在植入 n^+ 摻雜時，**位於薄氧化層上方的 Polysilicon 閘極會自動阻擋雜質進入下方的通道區**！這使得 Source 與 Drain 自動緊貼於閘極兩側邊緣，無須依賴極高精度的光罩對準即可避免閘極與汲極/源極產生空隙或過度重疊。
4. **Mask 4 — p^+ Diffusion（p 型重摻雜主動區與 Substrate Tap）**：重複遮罩與離子佈植步驟，以 `p-diffusion` 光罩形成 pMOS 的 Source/Drain（同樣受 Polysilicon 自對準保護）與 p-substrate 內的 Substrate Contact。
5. **Mask 5 — Contact（接觸孔）**：在整片晶圓成長**厚場氧化層（Thick Field Oxide）**作為絕緣，再以 `contact` 光罩蝕刻出需要讓金屬連接至 Diffusion 或 Polysilicon 的接觸窗。
6. **Mask 6 — Metal（金屬連線）**：以**濺鍍（Sputtering）**方式將鋁（Aluminum）氣化均勻覆蓋整片晶圓並填滿接觸孔，最後以 `metal` 光罩與**電漿蝕刻（Plasma Etching）**去除多餘金屬，留下導線。

4.3 Mead & Conway 可微縮 λ 設計規則（Scalable λ-Based Design Rules）（Sec. 1.5.3）

- **λ 的物理定義**：λ 為最小繪製電晶體通道長度（Minimum Drawn Channel Length，即特徵尺寸 Feature Size F）的**一半**：

$$\boxed{\text{Feature Size } F = L_{\min} = 2\lambda \iff \lambda = \frac{F}{2}} \tag{9}$$

例如：在 180 nm（0.18 μm）製程中，$\lambda = 0.09\ \mu\text{m} = 90\ \text{nm}$；在 0.6 μm 製程中，$\lambda = 0.3\ \mu\text{m}$；在 65 nm 製程中，$\lambda \approx 0.03\ \mu\text{m}$（30 nm）。

- **MOSIS 簡化保守 λ 設計規則（圖 1.39，必背數值表）**：

表 4: MOSIS 雙層金屬 n-well 製程之簡化 λ 設計規則總整理（Sec. 1.5.3 & Fig. 1.39）

佈局層別 / 結構項目	最小寬度 (Width)	最小間距 (Spacing)	重疊（Overlap）/ 延伸與特殊限制規則
Metal 1 / Metal 2	4λ	4λ	若為三層金屬製程，Metal 3 通常較厚較寬：寬度 6λ、間距 4λ。
Diffusion (n^+ / p^+)	4λ	4λ	決定最小接觸電晶體（Unit Transistor）的寬度 $W_{\text{unit}} = 4\lambda$。
Polysilicon (閘極/走線)	2λ	3λ	決定最小通道長度 $L_{\min} = 2\lambda$；Poly 對其他 Poly 間距為 3λ。
Poly 與 Diffusion 交界	—	1λ (無電晶體處)	形成電晶體時，**Poly 必須超出（Overlap/Extend）Diffusion 邊緣至少** 2λ（Gate cap）；不形成電晶體處，Poly 與 Diffusion 至少保持 1λ 間距。
Contacts / Vias (接觸孔)	$2\lambda \times 2\lambda$	3λ (對 Poly/Contact)	Contact 固定為 $2\lambda \times 2\lambda$ 正方形，且**上下層（Metal 與 Diffusion 或 Poly）必須各往外包覆（Surround/Overlap）**1λ，故含包覆的接觸區總寬度為 $1\lambda + 2\lambda + 1\lambda = 4\lambda$。
n-well (井區邊界)	—	6λ (避開 nMOS)	**n-well 必須包覆內部 p^+ Diffusion（pMOS）至少** 6λ，且距離外部 n^+ Diffusion（nMOS）至少 6λ $\Longrightarrow$ **nMOS 與 pMOS 主動區之間總間距至少為** $6\lambda + 6\lambda = 12\lambda$！

- **單位電晶體（Unit Transistor）與寬長比（W/L）標記法（圖 1.40）**：最小可打 Contact 的電晶體寬度為 $W = 4\lambda$，最小長度為 $L = 2\lambda$，故單位電晶體記為 $W/L = 4/2$（在 0.6 μm 製程下，$\lambda = 0.3\ \mu\text{m}$，實際尺寸為 $W = 1.2\ \mu\text{m}, L = 0.6\ \mu\text{m}$）。因為**電洞（Holes）在矽中的移動率（Mobility）低於電子**，pMOS 的寬度通常設計為 nMOS 的 2 倍（如單位反相器中 nMOS 為 $4/2$ 或簡記為 **1**，pMOS 為 $8/2$ 或簡記為 **2**）以提供相等的驅動電流。

4.4 標準單元佈局（Gate Layouts）與棍狀圖面積估算（Stick Diagrams）（Sec. 1.5.4–1.5.5）

【推導與證明專欄：棍狀圖（Stick Diagram）走線間距（Routing Track Pitch = 8λ）與面積估算公式】

1. 為什麼一條走線通道（Routing Track）的 Pitch 為 8λ？（圖 1.44）

在佈局中，面積主要由金屬走線（Metal Wires）而非電晶體本身決定。一條金屬線最小寬度為 4λ，與相鄰下一條金屬線的最小間距為 4λ，因此每條走線通道（Routing Track）佔用的總寬度（Pitch）為：

$$\boxed{\text{Track Pitch} = W_{\text{metal}} + S_{\text{metal}} = 4\lambda + 4\lambda = 8\lambda \,/\, \text{track}} \tag{10}$$

且一個含 Metal/Diffusion 包覆的 Contact 寬度恰為 $2\lambda + 2 \times 1\lambda = 4\lambda$，剛好可塞入 4λ 的金屬線寬內，並允許在兩條走線之間放置電晶體閘極（圖 1.44b）。

2. 為何 nMOS 與 pMOS 之間必須額外加上 1 條水平 Track？（圖 1.45）

由於 n-well 規則要求 n-well 包覆 p^+ 至少 6λ，且距離 n^+ 至少 6λ，因此 pMOS 與 nMOS 的 Diffusion 邊緣最小距離為 $6\lambda + 6\lambda = 12\lambda$。而一般相鄰兩條水平 Track 的邊緣間距僅為 4λ（中心距 8λ），缺少的 $12\lambda - 4\lambda = 8\lambda$ 恰好等於 **1 條額外的水平走線通道（Extra Routing Track）**！無論該中間通道是否有實際走線通過，計算單元高度（Cell Height）時都必須加上這 **1 條分隔 Track**。

3. 標準單元寬度與高度之通用計算公式（對應 Example 1.3 與習題 1.10–1.18）：

$$\boxed{\text{Cell Width } W_{\text{cell}} = N_{\text{vertical tracks}} \times 8\lambda} \tag{11}$$

$$\boxed{\text{Cell Height } H_{\text{cell}} = \left(N_{\text{horizontal wire tracks}} + 1_{\text{well gap track}}\right) \times 8\lambda} \tag{12}$$

- **實例 A — 3-Input NAND 閘（圖 1.42, 1.46）：**
  - 垂直方向：3 個輸入（A, B, C）與 1 個輸出端延伸，共 $N_v = 4$ 條垂直 tracks $\Longrightarrow$ Width $= 4 \times 8\lambda =$ **32λ**。
  - 水平方向：頂部 V_{DD} 軌（1）、pMOS 區水平連線（1）、nMOS/pMOS 間距保留通道（1）、nMOS 區訊號線（1）、底部 GND 軌（1），共 $N_h = 5$ 條水平 tracks $\Longrightarrow$ Height $= 5 \times 8\lambda =$ **40λ**（若不計頂底與外部走線間距 4λ，純單元本體高為 36λ）。
- **實例 B — OAI31 複合閘 $Y = \overline{(A + B + C) \cdot D}$（Example 1.3，圖 1.47）：**
  - 垂直方向：4 個輸入（A, B, C, D）加 1 條輸出垂直 track，共 $N_v = 5$ 條 tracks $\Longrightarrow$ Width $= 5 \times 8\lambda =$ **40λ**。
  - 水平方向：因 pMOS 有 3 顆串聯且與 D 並聯、nMOS 有 3 顆並聯與 D 串聯，含 V_{DD}、GND 與中間分隔通道共佔用 $N_h = 6$ 條水平 tracks $\Longrightarrow$ Height $= 6 \times 8\lambda =$ **48λ**。

5 大型系統透過五大抽象層次、四大結構化原則與 Gajski-Kuhn Y-Chart 控制複雜度（Sec. 1.6–1.8）

5.1 五大設計抽象層次（Design Abstractions）與結構化設計四大原則（Sec. 1.6.1–1.6.2）

- **「高瘦型工程師（Tall, Skinny Engineer）」vs.「矮胖型工程師（Short, Fat Engineer）」：** 數位 VLSI 各抽象層次高度互賴（例如快取電路從 2 週期縮為 1 週期會直接改變微架構選擇），因此數位 VLSI 特別青睞「**Tall, Skinny Engineer**」——能跨越多個抽象層次、評估某一層的設計決策對系統其他層次衝擊的通才工程師。

表 5: 數位 VLSI 五大設計抽象層次與結構化設計四大核心原則對照表

層次 / 原則名稱	核心定義與處理對象	課本經典實例（x86 與加法器對應）
1. Architecture (架構設計)	定義系統由程式設計師視角所見的功能、指令集（ISA）、暫存器集與記憶體模型。	x86 架構（定義指令集與暫存器規格）；8-bit MIPS 指令集子集。
2. Microarchitecture (微架構)	定義如何將架構切分為暫存器與功能單元（Functional Units），決定管線深度與面積/功耗權衡。	Intel 80386, 80486, Pentium, Core 2, Atom, AMD Phenom 皆為 x86 的不同微架構；Multicycle MIPS 資料路徑與 FSM。
3. Logic Design (邏輯設計)	定義功能單元內部的布林邏輯結構與時序合成（RTL / Gate-level）。	32-bit 加法器可選用 Ripple Carry（漣波進位）、Carry Lookahead（前瞻進位）或 Carry Select 架構。
4. Circuit Design (電路設計)	定義如何以電晶體實作邏輯閘，調整電晶體寬長比以優化速度或低功耗。	選擇靜態 CMOS、Domino 動態電路或 Pass-transistor 邏輯；12T 進位電路優化。
5. Physical Design (實體設計)	定義晶片幾何佈局（Floorplan、標準單元擺放、金屬繞線與光罩圖形）。	Custom layout（手工全客製化，密度高速度快但工時長）vs. CAD 自動 Place & Route。
Hierarchy (階層性)	將系統由上而下遞迴分解為 Core → Unit → Functional Block → Cell → Transistor。	如樹狀結構（Tree）：晶片為 Root，基本邏輯閘（Leaf Cells）為 Leaves；邏輯、電路與實體視角應保持相同階層以便驗證（LVS）。
Regularity (規則性)	最小化不同模組的種類數量，透過重複排列相同單元降低設計與驗證複雜度。	Datapath 採用 8 個相同的 Bitslice 堆疊；SRAM/ROM 記憶體陣列二維重複。
Modularity (模組化)	每個區塊具備明確定義的介面（Well-defined interfaces），避免模組間產生非預期交互作用。	主從正反器在輸入與輸出端加上反相緩衝器（圖 1.32e），隔離內部傳輸閘節點與外部負載。
Locality (局部性)	將相關資訊在空間（Physically）與時間（Temporally）上集中配置，縮短全域連線。	將 Data Cache 緊鄰 Datapath 執行單元擺放，使快取存取延遲由 2 個週期縮短為 1 個週期。

- **Gajski-Kuhn Y-Chart（Y 圖，圖 1.48）**：以三條放射軸代表三大設計領域（Domains），同心圓由外而內代表由高階抽象至低階細節的層次演進，設計流程即為在三軸間不斷轉換並維持等效性（外圈往內圈螺旋收斂）：
  1. **Behavioral Domain（行為領域）**：描述系統「做什麼」（Algorithm → Finite State Machine → Module Description → Boolean Equation）。
  2. **Structural Domain（結構領域）**：描述系統「如何由子模組互連構成」（Processor → Register/ALU → Leaf Cell → Transistor）。
  3. **Geometrical / Physical Domain（幾何/實體領域）**：描述「如何在晶片上實體建造」（Chip Floorplan → Module Placement → Cell Placement → Mask）。

5.2 案例研究：8-bit 多週期 MIPS 微處理器（Sec. 1.7–1.8）

課本以 8-bit 資料路徑的 MIPS32 子集貫穿全章：指令長度仍為 **32-bit**，但僅有 8 個 **8-bit 通用暫存器（$0–$7）**與 **8-bit PC**，其中 **$0 硬體固定為 0**。

- **三種 32-bit 指令編碼格式（圖 1.49，Table 1.7）**：
  - **R-type（Register）**：[31:26] op (6b, 全為 000000) | [25:21] ra (5b) | [20:16] rb (5b) | [15:11] rd (5b) | [10:6] 0 (5b) | [5:0] funct (6b)。包含 add (100000), sub (100010), and (100100), or (100101), slt (101010)。
  - **I-type（Immediate）**：[31:26] op (6b) | [25:21] ra (5b) | [20:16] rb (5b) | [15:0] imm (16b)。包含 addi (001000), beq (000100, PC $\leftarrow$ PC + 4 + imm $\times$ 4), lb (100000), sb (101000)。注意：在 I-type 寫入指令（addi, lb）中，**目的暫存器位於 rb（bits 20:16）**，而非 R-type 的 rd（bits 15:11），故需 RegDst 多工器選擇！
  - **J-type（Jump）**：[31:26] op (6b, j 為 000010) | [25:0] dest (26b word address)。實際跳躍位址需將 dest 左移 2 bits（乘以 4）轉為 byte address。

【推導與證明專欄：多週期 MIPS 指令擷取與執行狀態機（FSM）完整追蹤（Example 1.5：SUB 指令）】

由於晶片外部記憶體介面僅有 **8-bit 寬**（`MemData[7:0]`），而每道 MIPS 指令為 **32-bit（4 Bytes）**，因此每道指令都必須先經歷 **4 個週期（States 0–3）的指令擷取（Instruction Fetch）**：

1. **States 0, 1, 2, 3（Instruction Fetch，共 4 週期）**：
   - **記憶體讀取**：`IorD = 0`（選擇 PC 作為記憶體位址 `Adr`），依序發出 `IRWrite0`, `IRWrite1`, `IRWrite2`, `IRWrite3`，將讀入的 4 個 Bytes 分別寫入 32-bit 指令暫存器 `IR` 的第 0, 1, 2, 3 個 Byte。
   - **PC 自增（PC $\leftarrow$ PC $+ 1$）**：在同一週期利用閒置的 ALU 計算 PC $+ 1$：設 `ALUSrcA = 0`（選 PC）、`ALUSrcB = 01`（選常數 1）、`ALUOp = 00`（執行加法 ADD）、`PCSrc = 00`（直接選 ALU 輸出 `ALUResult`），並設 `PCWrite = 1`（使 `PCEn = 1`）在時脈緣寫回 PC。經過 4 個週期後，PC 總共加了 4（指向下一道 32-bit 指令）。
2. **State 4（Instruction Decode / Register Fetch，第 5 週期）**：
   - 暫存器檔（Register File）根據 `IR[25:21]`（ra）與 `IR[20:16]`（rb）讀出兩個來源暫存器值，並在時脈緣存入非架構暫存器 `A` 與 `B`。
   - 同時 ALU 預先計算分支目標位址（備用於 BEQ）：`ALUSrcA = 0`（選 PC）、`ALUSrcB = 11`（選左移 2 bits 後的常數 `ImmX4`）、`ALUOp = 00`（加法），結果存入 `ALUOut`。
3. **State 9（R-Type Execution，第 6 週期）**：
   - 控制 FSM 讀取 `Op = 000000` 跳至 State 9：設 `ALUSrcA = 1`（選暫存器 A）、`ALUSrcB = 00`（選暫存器 B）、`ALUOp = 10`（指示 `aludec` 根據 `Funct = 100010` 查表輸出 `ALUControl = 110` 執行減法），結果在時脈緣鎖入 `ALUOut` 暫存器。
4. **State 10（R-Type Completion / Write-back，第 7 週期）**：
   - 將 `ALUOut` 寫回目的暫存器：設 `MemtoReg = 0`（選 `ALUOut`）、`RegDst = 1`（選 `IR[15:11]` 即 `rd` 作為寫入位址 `A3`），並發出 `RegWrite = 1`。完成後返回 State 0。

【常考延伸：各類指令所需的總週期數】

$$\text{Cycles} = \begin{cases} \textbf{6} \text{ cycles}: & \texttt{BEQ} \text{ (States } 0\text{–}4 \rightarrow 11\text{)},\ \texttt{J} \text{ (States } 0\text{–}4 \rightarrow 12\text{)} \\ \textbf{7} \text{ cycles}: & \text{R-type } (0\text{–}4 \rightarrow 9 \rightarrow 10),\ \texttt{ADDI},\ \texttt{SB } (0\text{–}4 \rightarrow 5 \rightarrow 8) \\ \textbf{8} \text{ cycles}: & \texttt{LB} \text{ (States } 0\text{–}4 \rightarrow 5 \rightarrow 6 \rightarrow 7\text{，最長指令路徑)} \end{cases} \tag{13}$$

5.3 硬體描述語言（HDL）與 Wordslice / Bitslice / Zipper 架構（Sec. 1.8.2–1.8.4）

- **Wordslice（字元切片）vs. Bitslice（位元切片）與 Zipper（拉鍊結構，圖 1.57）**：8-bit Datapath 由多個垂直排列的 **Wordslices**（每一欄為一個 8-bit 功能單元，如 8-bit MUX、8-bit Register、8-bit Adder）與 8 橫列的 **Bitslices**（每一列處理 1 個 bit 的資料並水平連線）正交構成。在 8-bit 2:1 MUX Wordslice 中，若每個 1-bit MUX 內部都放一顆反相器產生 $\overline{S}$ 會浪費面積；因此將緩衝器與反相器提煉至頂部（或中央）的 **Zipper（拉鍊單元）**，統一產生強驅動的 S 與 $\overline{S}$ 垂直廣播給全部 8 個 bitslices。
- **Verilog vs. VHDL 與兩種編碼風格（Coding Styles）**：
  - **Verilog（1984 開發，1991 IEEE 標準，2005 SystemVerilog）**：語法接近 C 語言、精簡緊湊，為矽谷與商業 IC 主流；**VHDL（VHSIC HDL，美國國防部推動）**：語法嚴謹冗長，常見於國防與電信業。
  - **Structural HDL（結構化描述）**：描述模組如何由子模組、標準邏輯閘或開關互連而成（如以 8 個 `fulladder` 串成 8-bit Ripple Carry Adder）。

- **Behavioral HDL（行為級描述）**：描述模組的布林方程式或狀態機行為（如 `assign cout = (a&b) | (a&c) | (b&c);`），再交由**邏輯合成工具（Logic Synthesis Tool）**映射至標準元件庫（Standard Cell Library）。注意：硬體是**平行運作（Parallel）**而非依序執行，且僅有 **可合成子集（Synthesizable Subset）** 能轉為硬體（Testbench 中的檔案 I/O 等不可合成）。

6 電路延遲與動態/靜態功耗決定效能邊界，而實體設計與驗證確保晶片一次投片成功（Sec. 1.9–1.12）

6.1 電路延遲（Delay）、動態功耗（Dynamic Power）與靜態功耗（Static Power）（Sec. 1.9）

【推導與證明專欄：電容充放電延遲公式與動態/靜態功耗完整推導】

1. 閘極延遲（Gate Delay）推導（圖 1.60a,b）：
由於 MOS 閘極氧化層為優良絕緣體，每個電晶體閘極與導線皆可等效為負載電容 C（電容值 C 與驅動電流 I 皆正比於電晶體寬度 W）。根據電容的本構方程式（Constitutive Equation）：

$$I = C\frac{dV}{dt} \tag{14}$$

若前級邏輯閘導通時提供平均充放電電流 I，將負載電容 C 的電位由 0 充電至 V_{DD}（或由 V_{DD} 放電至 0），即 $\Delta V = V_{DD}$，則切換延遲時間 t 為：

$$\boxed{t = \frac{C}{I}V_{DD}} \tag{15}$$

物理意義：延遲 t 與負載電容 C 及電源電壓 V_{DD} 成正比，與驅動電流 I 成反比。
2. 動態功耗（Dynamic Power）推導：
當負載電容 C 以頻率 f（每秒充放電週期數）在 0 與 V_{DD} 之間切換時，每個週期由電源抽取電荷 $Q = CV_{DD}$，每秒抽取的平均動態電流為 $I_{\text{avg}} = Q \cdot f = CV_{DD}f$，因此動態消耗功率為：

$$\boxed{P_{\text{dynamic}} = I_{\text{avg}} \cdot V_{DD} = CV_{DD}^2 f} \tag{16}$$

3. 靜態功耗（Static Power）推導（圖 1.60c）：
即使邏輯閘未切換（Quiescent / Idle），處於 OFF 狀態的電晶體仍存在次臨界漏電流與閘極漏電流 I_{static} 從 V_{DD} 流向 GND，造成靜態功率消耗：

$$\boxed{P_{\text{static}} = I_{\text{static}}V_{DD}} \tag{17}$$

晶片總功耗為兩者之和：$P_{\text{total}} = P_{\text{dynamic}} + P_{\text{static}} = CV_{DD}^2 f + I_{\text{static}}V_{DD}$。

【物理直覺與常考陷阱：全加器進位電路（Carry Subcircuit）之 Gate-Level vs. Transistor-Level 優化比較（圖 1.61）】 多數決邏輯方程式 $c_{\text{out}} = ab + ac + bc$ 若直接以標準 AND/OR 閘實作（圖 1.61a：3 個 AND2 + 1 個 OR3），因為在 CMOS 中每個 AND 需由 `NAND + INV`（$4 + 2 = 6$T）構成、OR3 需由 `NOR3 + INV`（$6 + 2 = 8$T）構成，總共需要 $3 \times 6 + 8 = 26$ **顆電晶體，且路徑長達 4 級邏輯閘延遲**！
若改用電晶體級（Transistor-Level）複合閘設計（圖 1.61b）：先以單級複合閘產生反相進位 $\overline{c_n} = \overline{(a+b)\cdot c + a\cdot b}$（僅需 5 顆 nMOS + 5 顆 pMOS = 10T），再接一顆輸出反相器（2T）得到 c_{out}，總共僅需 **12 顆電晶體、2 級邏輯閘延遲**！電晶體數減少超過一半，速度提升一倍。

6.2 開關級 Verilog 與 SPICE 電路模擬網表（Netlist）語法比較（Sec. 1.9）

- **Verilog 開關級原語（Switch-Level Primitives）**：僅為三端元件（省去 Body 端），無法表達電晶體尺寸與寄生電容，僅用於**功能驗證（Functional Verification）**：

```
tranif1 n1(drain, source, gate); // nMOS: turns ON when gate == 1
tranif0 p1(drain, source, gate); // pMOS: turns ON when gate == 0
```

- **SPICE 電晶體級網表（四端元件 + 物理幾何參數）**：用於精確的**延遲與功耗模擬（Delay & Power Simulation）**，必須明確指定四個端點（Drain, Gate, Source, Body）與寬度 W、長度 L、汲極面積 AD、源極面積 AS（單位：U $= 10^{-6}$, P $= 10^{-12}$, F $= 10^{-15}$）：

```
* SPICE MOSFET syntax: Mname drain gate source body type W=width L=length AD=drain_area AS=source_area
MN1 I1 A GND GND NMOS W=2U L=0.6U AD=1.8P AS=3P
MP1 I3 A VDD VDD PMOS W=4U L=0.6U AD=3.6P AS=6P
CA  A  GND 12FF
```

6.3 實體設計：Floorplanning、Standard Cells、Pitch Matching 與 PLA（Sec. 1.10）

1. **晶片平面規劃（Floorplanning）：Pad-Limited vs. Core-Limited（圖 1.62）**
   - **Pad-Limited（焊墊受限）**：I/O Pads 數量多而內部邏輯小，晶片總面積由外圍 Pad Frame 決定（如課本 8-bit MIPS 範例）。
   - **Core-Limited（核心受限）**：絕大多數商用晶片的面積由內部核心邏輯（Core Logic）決定。
   - **金屬層走線方向慣例**：相鄰金屬層採**正交交替方向（Alternating Orthogonal Directions）**以利跨線（例如 MIPS 採用：Metal 1 水平、Metal 2 垂直、Metal 3 水平）。
2. **標準單元庫（Standard Cells，Sec. 1.10.2）**：
   - 課本標準單元庫規格：水平 Metal 1 的 V_{DD} 與 GND 電源軌寬度為 8λ，中心距為 90λ（底部 40λ 放 nMOS，頂部 50λ 放 pMOS），單元寬度必為 8λ 的整數倍以對齊垂直 Metal 2 通道，使相鄰單元可直接**無縫拼接（Abutment）**並共用電源軌與 n-well。
   - 在雙層金屬製程中，每一列（Row）間隔至少 110λ，列與列之間留出**走線通道（Routing Channels）**；若製程具有 3 層以上金屬（如 Metal 3 以 10λ pitch 水平跨過單元上方，每列可容納 11 條水平走線），則可實現 **Over-the-Cell Routing（單元上方繞線）**，完全消除列間走線通道！
3. **間距匹配（Pitch Matching / Snap-Together Cells，圖 1.66）與切片規劃（Slice Plans，圖 1.68）**：
   - 在高規律性的 Datapath 中，相鄰拼接的單元在接合邊緣必須具有完全相同的尺寸（Pitch-matched）。例如在圖 1.66 中，若單獨縮小單元 D 的高度並無法減少整體面積（因為高度受限於同列的 C）；反之，若放大 D 的尺寸，則會連帶迫使同欄的 B 或同列的 C 面積一起膨脹！
   - **Slice Plan（圖 1.68）** 標示每個 Wordslice 的寬度（以 tracks 計）與水平匯流排走線數。例如 8-bit MIPS Datapath 總寬度為 319 tracks $\approx 2552\lambda$，總高度為 12 rows（8 個 bitslices + 1 列 zipper + 3 列暫存器解碼器）$\times 110\lambda$/row $= 1320\lambda$。
4. **可程式邏輯陣列（PLA, Programmable Logic Array，圖 1.69）**：用於實作總和積（Sum-of-Products, SOP）形式的控制 FSM：左側為 **AND Plane**（產生積項 Product terms / Minterms），右側為 **OR Plane**（產生輸出）。

【推導與證明專欄：Floorplan 晶粒面積、PLA 面積與典型佈局密度估算（Sec. 1.10.1–1.10.6）】

1. 課本 MIPS 晶片晶粒與核心面積計算（圖 1.62）：
製程為 0.6 μm 製程（$\lambda = 0.3\ \mu$m），裸晶（Die）尺寸為 1.5 mm × 1.5 mm：

$$\text{Die Side in } \lambda = \frac{1500\ \mu\text{m}}{0.3\ \mu\text{m}/\lambda} = 5000\lambda \implies A_{\text{die}} = 5000\lambda \times 5000\lambda = 25\ \text{M}\lambda^2 \tag{18}$$

外圍 Pad Frame 共 40 個 I/O Pads（每邊 10 個，其中 29 個訊號腳、其餘為 V_{DD} 與 GND），每個 Pad 尺寸為 750λ (深) × 350λ (寬)。扣除兩側各深 750λ 的 Pad Frame 後，最大可用核心邊長為：

$$W_{\text{core,max}} = 5000\lambda - 2 \times 750\lambda = 3500\lambda \implies \boxed{A_{\text{core,max}} = 3500\lambda \times 3500\lambda = 12.25\ \text{M}\lambda^2} \tag{19}$$

實際 MIPS 核心內含：Control（$2550\lambda \times 380\lambda \approx 1.0\ \text{M}\lambda^2$）、Wiring Channel（25 tracks = 200λ 高）、Datapath（$2550\lambda \times 1320\lambda \approx 3.4\ \text{M}\lambda^2$），總高 $380 + 200 + 1320 = 1900\lambda$，實際核心面積為 $2550\lambda \times 1900\lambda \approx \mathbf{4.8}\ \text{M}\lambda^2 < 12.25\ \text{M}\lambda^2$（故屬於 **Pad-Limited**）。

2. PLA 面積計算公式（Sec. 1.10.5）：
設 PLA 有 N_{in} 個輸入、N_{out} 個輸出、N_p 個積項（Product terms / Minterms）：

- 每個輸入佔 2 條垂直 tracks，每個輸出佔 3 條垂直 tracks，外加約 6 條垂直 tracks 的周邊開銷（Overhead）。
- 每個積項佔 1.5 條水平 tracks，外加約 14 條水平 tracks 的開銷（每條 track 為 8λ）。
- 課本 MIPS 控制 PLA 面積為 500λ × 350λ（外加 4 顆外部正反器佔 336λ × 220λ），遠小於標準單元自動合成控制器的 1500λ × 400λ。

3. 典型佈局面積密度基準（Table 1.10，面積估算必背）：

$$\text{Area} = \begin{cases} \text{Random Logic (2-metal):} & 1000\text{–}1500\ \lambda^2/\text{transistor} \\ \text{Datapath:} & 250\text{–}750\ \lambda^2/\text{transistor or } (6WL + 360)\ \lambda^2 \\ \text{SRAM / DRAM / ROM:} & 1000\ \lambda^2/\text{bit (SRAM)},\ 100\ \lambda^2/\text{bit (DRAM, ROM)} \end{cases} \tag{20}$$

（註：商用單元庫常以 kgates/mm^2 表示密度，其中 1 gate 定義為 1 個 3-input NAND/NOR 即 **6 顆電晶體**；65 nm 八層金屬製程可達 160–500 kgates/mm^2，約合 370–1160 λ^2/transistor。）

6.4 設計驗證（Design Verification）與投片、封裝及測試（Sec. 1.11–1.12）

驗證通常佔去晶片研發總工時的 **50% 以上**。圖 1.70 展示了由高階規格一路向下比對的驗證鏈：

7 章末習題經典題型分類與考場快速解題策略（Exercises 1.1–1.20）

本節提煉課本章末習題（pp. 57–59）最常改編為期中考題的 **4 大標準題型**，並提供可直接套用的秒殺公式與解題模板：

7.1 題型一：摩爾定律外插預測與翻倍週期計算（Exercises 1.1, 1.2）

- **識別特徵**：題目給定圖 1.4（1971 年 Intel 4004 為 2,300 顆，或 2000 年 Pentium 4 為 4.2×10^7 顆，或 2008 年 Core 2 Quad 約 8×10^8 顆，翻倍週期 $T_d = 26$ months），要求預測特定年份（如 2016 年）的電晶體數。
- **考場秒殺步驟（Exercise 1.1 詳解）**：
  1. 取 2008 年為基準點：$N(2008) \approx 8 \times 10^8$（或取 2008 年 Intel Itanium 20 億顆 2×10^9）。

表 6: VLSI 設計驗證工具（DRC / LVS / ERC）與投片封裝術語總整理

驗證 / 製程階段	工具或格式名稱	核心檢查內容與工程實務重點
架構與邏輯驗證	Testbench & Test Vectors	讀取輸入向量並比對 RTL 輸出與 C 模型預期結果；亦可透過 **Formal Verification（形式驗證）**以數學方法證明電路與 RTL 布林等價。
實體對電路比對	**LVS** (Layout vs. Schematic)	驗證佈局（Layout）萃取出的電晶體與連線拓撲是否與電路圖（Schematic）完全一致。
幾何規則驗證	**DRC** (Design Rule Checker)	檢查佈局上所有多邊形的寬度、間距、重疊是否符合晶圓廠（或 λ）設計規則。
電氣規則驗證	**ERC** (Electrical Rule Checker)	掃描潛在電氣問題，如浮接節點（Floating nodes）、V_{DD}/GND 短路、雜訊或提早老化（Premature wearout）。
投片格式 (Tapeout)	**CIF** vs. **GDSII**	**CIF**（Caltech Interchange Format）常用於學術界；**GDSII**（Calma GDS II Stream Format）為工業界標準光罩描述檔。
光罩成本與共乘	Mask Cost & **MOSIS** MPW	光罩以電子束（E-beam）蝕刻玻璃上的鉻層；180 nm 光罩約 $25萬，65 **nm 光罩高達** $300**萬**。學術與小量設計透過 **MOSIS / EUROPRACTICE / VDEC** 將多個設計合併於同一套光罩（Multi-Project Wafer）分攤 NRE 成本。
晶片封裝與測試	Wire-Bond vs. Flip-Chip, BIST	**Wire-bonded（打金線，如 DIP）**成本低但金線具寄生電感且僅能置於晶片邊緣；**Flip-chip（覆晶封裝）**以錫球（Solder balls）直接陣列貼合於整個晶粒表面，消除金線電感並大幅增加腳位數。為降低昂貴測試機（Tester）測試時間，晶片內建 **BIST（Built-In Self-Test，自我測試電路）**。

2. 計算經過時間 $\Delta t = 2016 - 2008 = 8$ years $= 96$ months。
3. 計算翻倍次數 $k = \frac{96 \text{ months}}{26 \text{ months}} \approx 3.692$ 次。
4. 代入公式：$N(2016) = N(2008) \times 2^{3.692} \approx N(2008) \times 12.93$。若以 Core 2 Quad ($8 \times 10^8$) 為基準，預測值約為 $\mathbf{1.03 \times 10^{10}}$（約 100 億顆）；若以 Itanium ($2 \times 10^9$) 為基準，約為 $\mathbf{2.6 \times 10^{10}}$（260 億顆）。

7.2 題型二：複雜 CMOS 複合閘、多數決/少數決閘與前瞻進位閘合成（Exercises 1.5–1.9, 1.16–1.20）

【推導與證明專欄：習題 1.6, 1.7, 1.8, 1.18, 1.19, 1.20 核心複合閘合成詳解】

1. 習題 1.6 — 三種典型複合閘之 PDN 與 PUN 結構：

- **(a)** $Y = \overline{ABC + D}$（**AOI31，8T**）：PDN 為 $(A$–B–C 串聯$) \parallel D$；PUN 為 $(A \parallel B \parallel C)$ 串聯 D。
- **(b)** $Y = \overline{(AB + C) \cdot D}$（**8T**）：PDN 為 $\left[(A$–B 串聯$) \parallel C\right]$ 串聯 D；PUN 為 $\left[(A \parallel B)$ 串聯 $C\right] \parallel D$。
- **(c)** $Y = \overline{AB + C \cdot (A + B)}$（**10T**）：PDN 為 $(A$–B 串聯$) \parallel \left[C$ 串聯 $(A \parallel B)\right]$；PUN 為 $(A \parallel B)$ 串聯 $\left[C \parallel (A$–B 串聯$)\right]$。

2. 習題 1.18 & 1.19 — 3 輸入少數決閘（3-Input Minority Gate）單級 vs. 多級比較：
3 輸入多數決（Majority）在至少兩個輸入為 1 時輸出 1：$M = AB + BC + AC$。少數決（Minority）為其反相：

$$Y_{\text{minority}} = \overline{AB + BC + AC} = \overline{AB + C(A + B)} \tag{21}$$

- **化簡技巧（關鍵得分點！）**：若直接展開 $AB + BC + AC$，共有 6 個文字，需 $2 \times 6 = 12$ 顆電晶體；但提出公因式寫成 $AB + C(A + B)$（同習題 1.6c），文字數降為 5 個，單級複合閘僅需 **10 顆電晶體**！
- **對比離散邏輯閘（習題 1.19）**：若用 3 個 2-input NAND（各 4T，共 12T）加 1 個 3-input NAND（6T）實作 Majority 再加 1 個 INV（2T）得到 Minority，共需 $12 + 6 + 2 = \mathbf{20}$ 顆電晶體（或用 NOR/NAND 組合需 18～20 顆），比單級複合閘（10T）多出一倍面積！

3. 習題 1.20 — 前瞻進位加法器（Carry Lookahead Adder）反相群組進位 $\overline{G}$ 複合閘：

$$\boxed{\overline{G} = \overline{G_3 + P_3\,(G_2 + P_2(G_1 + P_1 G_0))}} \tag{22}$$

此式共有 7 個文字（$G_3, P_3, G_2, P_2, G_1, P_1, G_0$），故單級靜態 CMOS 複合閘僅需 $2 \times 7 = 14$ **顆電晶體**：

- **PDN (7 nMOS)**：$G_3 \parallel \{P_3$–$[G_2 \parallel (P_2$–$(G_1 \parallel (P_1$–$G_0)))]\}$（由內而外交替串並聯）。
- **PUN (7 pMOS)**：G_3–$\{P_3 \parallel [G_2$–$(P_2 \parallel (G_1$–$(P_1 \parallel G_0)))]\}$。

7.3 題型三：棍狀圖（Stick Diagram）繪製、共源/共汲極面積估算與剖面圖還原（Exercises 1.10–1.17）

- **考場解題 SOP**：
  1. **檢查是否可共用 Diffusion 區（Line of Diffusion）**：若所有輸入的多晶矽閘極能以相同順序排成一排且在 PDN 與 PUN 中皆找到不中斷的串並聯路徑，則只需一條連續的 n^+ 條帶與 p^+ 條帶，無須斷開 Diffusion。
  2. **點算垂直 Tracks（N_v）**：若有 k 個輸入閘極，通常需要 k 條垂直 Poly tracks 加上 1 條右側輸出垂直 track，故 $N_v = k + 1 \implies W_{\text{cell}} = (k + 1) \times 8\lambda$。
  3. **點算水平 Tracks（N_h）**：基本單純並聯/串聯閘（如 k-input NAND/NOR）通常佔用 **5 條水平 tracks**（V_{DD} 軌 + pMOS 內部連線 + well 間距額外 track + nMOS 內部連線 + GND 軌）$\implies H_{\text{cell}} = 5 \times 8\lambda = 40\lambda$；若為兩層巢狀複合閘（如 OAI21、OAI22、OAI31），因內部節點需要多一條水平金屬線跨接，通常佔用 **6 條水平 tracks** $\implies H_{\text{cell}} = 6 \times 8\lambda = 48\lambda$。

表 7: 章末習題常見邏輯閘之 Stick Diagram 通道數與預估面積速查表

目標邏輯閘 (習題編號)	電晶體	垂直 (N_v)	水平 (N_h)	預估面積 ($W \times H$)	佈局結構關鍵說明
INV (Fig. 1.43a)	2T	2 tracks	5 tracks	$16\lambda \times 40\lambda$	1 條輸入 Poly track + 1 條輸出 track。
2-input NAND (Fig. 1.74)	4T	3 tracks	5 tracks	$24\lambda \times 40\lambda$	習題 1.13 切面 X–X' 穿過 V_{DD}、p^+、 n-well、 Poly 閘極、n^+ 與 GND。
3-input NAND (Fig. 1.46)	6T	4 tracks	5 tracks	$32\lambda \times 40\lambda$	3 條輸入 Poly + 1 條輸出 track。
4-input NOR (Ex. 1.10–1.11)	8T	5 tracks	5 tracks	$40\lambda \times 40\lambda$	4 顆串聯 pMOS 與 4 顆並聯 nMOS，共 5 條垂直 tracks。
OAI21: $\overline{(A+B)\cdot C}$ (Ex. 1.16)	6T	4 tracks	6 tracks	$32\lambda \times 48\lambda$	3 個輸入 + 1 輸出（4 垂直）；複合閘內部跨接需 6 水平 tracks。
OAI22: $\overline{(A+B)(C+D)}$ (Ex. 1.17)	8T	5 tracks	6 tracks	$40\lambda \times 48\lambda$	4 個輸入 + 1 輸出（5 垂直）；6 水平 tracks。
OAI31: $\overline{(A+B+C)D}$ (Ex. 1.3)	8T	5 tracks	6 tracks	$40\lambda \times 48\lambda$	課本 Example 1.3 標準範例（圖 1.47）。
Level-Sensitive Latch (Ex. 1.14)	8T	7 tracks	6 tracks	$56\lambda \times 48\lambda$	圖 1.75：注意其電路圖將回授控制改以三態反相器實作（Ex. 1.15）。

7.4 題型四：MIPS 組合語言轉機器碼（Hex Encoding）與負數二補數陷阱（Example 1.4）

- **考場常考陷阱：**
  1. **R-type 欄位順序陷阱**：組合語言寫法是 `sub $rd, $ra, $rb`（目的暫存器 `$rd` 在最前面），但在機器碼二進位編碼中，**`ra`（bits 25:21）與 `rb`（bits 20:16）在前面，`rd`（bits 15:11）在第三個暫存器欄位**！例如 `sub $5, $4, $5` 中，`ra = $4 (00100)`、`rb = $5 (00101)`、`rd = $5 (00101)`，故編碼為 `000000_00100_00101_00101_00000_100010` = `0x00852822`。
  2. **I-type 負立即值（Negative Immediate）與分支偏移量（Branch Offset）**：`addi $3, $3, -1` 中的 `-1` 以 16-bit 二補數表示為 `1111_1111_1111_1111`（`0xffff`），且 `ra = $3`、`rb = $3`，故編碼為 `001000_00011_00011_1111111111111111` = `0x2063ffff`。
  3. **`beq` 相對指令距離計算**：`beq $ra, $rb, label` 的 `imm` 是從 **下一道指令（PC + 4）起算到目標 `label` 所跨越的指令數（Word Offset）**。

參考資料

[1] Neil H. E. Weste and David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective**, 4th ed., Boston, MA: Addison-Wesley (Pearson), 2011, Chapter 1: "Introduction," pp. 1–60.