CMOS 超大型積體電路設計（VLSI Design）

Chapter 2: MOS Transistor Theory — 考前精華重點與題型全攻略

對應教材：Neil H. E. Weste & David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective** (4th Edition)

【高頻考點導覽（High-Yield Exam Roadmap）】 本章為整門課最核心的元件物理與電路定量分析基礎，期中考與期末考必考以下 **5 大核心命題方向**：

1. **長通道 Shockley I-V 模型完整推導與串聯等效證明**：從平均通道電位 $V_{gc} = V_{gs} - V_{ds}/2$、通道電荷 Q_{channel} 與漂移速度 $v = \mu E$ 推導出線性區與飽和區平方律電流公式，並證明兩顆串聯電晶體在忽略基底效應時等效於單顆兩倍通道長度（$2L$）之電晶體（習題 2.2–2.3）。
2. **MOS 電容特性（C-V）：本質閘極電容三區變化與非線性擴散電容計算**：熟記 Cutoff / Linear / Saturation 三區的 C_{gb}, C_{gs}, C_{gd} 分佈（特別是飽和區夾止使 $C_{gs} = \frac{2}{3}C_0$），並掌握擴散區面積（$AS = WD$）與周長（$PS = 2W + 2D$）在零偏壓與逆偏壓下的寄生電容計算（Example 2.2、習題 2.4–2.5）。
3. **高電場非理想效應：移動率退化、速度飽和推導（習題 2.6）與 α-Power Law**：區分垂直電場導致之移動率退化（μ_{eff}）與水平電場導致之速度飽和（v_{sat}），完整證明速度飽和電壓 $V_{dsat} = \frac{V_{GT}V_c}{V_{GT}+V_c}$ 與線性飽和電流 $I_{dsat} \approx WC_{\text{ox}}v_{\text{sat}}V_{GT}$，並理解為何奈米製程中兩顆串聯 nMOS 的電流**大於**單顆電晶體的一半。
4. **臨界電壓偏移（Body Effect、DIBL、SCE）與次臨界漏電流堆疊效應（Stack Effect）**：利用次臨界斜率 $S = nv_T \ln 10$（室溫約 $60n$ mV/decade）計算 V_t 微縮與溫升對 I_{off} 的指數衝擊（習題 2.10），並推導兩顆串聯關斷電晶體（NAND 閘）如何使漏電流減半甚至在 DIBL 下大幅降低（習題 2.11–2.13）。
5. **CMOS 反相器直流轉移曲線（VTC）五區解析推導、Beta Ratio 偏移與雜訊邊界**：完整推導反相器在 Region B/D 的解析方程式與切換臨界點 V_{inv}（習題 2.16–2.19），計算 Unity Gain Point（斜率 $= -1$）之 NM_L, NM_H，以及傳輸電晶體多重臨界電壓降（Threshold Drop，$V_{DD} - V_{tn}$ 與 $V_{DD} - 2V_{tn}$，習題 2.14, 2.20–2.21）。

1 MOS 電容隨閘極偏壓經歷累積、空乏與反轉三態，並由長通道 Shockley 模型描述平方律電流（Sec. 2.1–2.2）

1.1 MOS 電容三種工作模式與電晶體三種操作區（Sec. 2.1）

MOSFET 為**多數載子元件（Majority-carrier device）**：nMOS 以電子導電，pMOS 以電洞導電。先考慮無 Source/Drain、基底接地（p-type body tied to GND）的單純 MOS 電容結構（圖 2.2）：

1. **累積模式（Accumulation Mode，$V_g < 0$）**：閘極帶負電，吸引 p-type body 內帶正電的移動電洞聚集於閘極氧化層（SiO_2）下方介面。
2. **空乏模式（Depletion Mode，$0 < V_g < V_t$）**：閘極帶小量正電，將氧化層下方的電洞排斥開，留下一層沒有自由載子的負電受體離子區，稱為**空乏區（Depletion Region）**。
3. **反轉模式（Inversion Mode，$V_g > V_t$）**：閘極正電位超過臨界電壓（Threshold Voltage, V_t），排斥更多電洞並吸引自由電子聚集於氧化層下方表面，在 p-type body 表面形成導電的 n 型**反轉層（Inversion Layer / Channel）**。V_t 取決於基底摻雜濃度 N_A 與氧化層厚度 t_{ox}。

當兩側加入 n^+ Source 與 Drain 後（圖 2.3），依慣例將**多數載子流出的端點定義為 Source，流入的端點定義為 Drain**。因此：**nMOS 的 Source 為電位較低的一端**（在靜態 CMOS 中靠近 GND）；**pMOS 的 Source 為電位較高的一端**（靠近 V_{DD}）。定義過驅動電壓（Overdrive Voltage）$V_{GT} \equiv V_{gs} - V_t$，nMOS 與 pMOS 的三個操作區整理如表 2.1：

表 1: nMOS 與 pMOS 電晶體三種操作區（Cutoff, Linear, Saturation）之偏壓條件與物理機制對照表

操作區名稱	nMOS 偏壓條件	pMOS 偏壓條件 ($V_{tp}<0$)	通道物理狀態與等效電路模型
1. 截止區 (Cutoff / Subthreshold)	$V_{gs} < V_{tn}$	$V_{gs} > V_{tp}$ （即 $\lvert V_{gs}\rvert < \lvert V_{tp}\rvert$）	閘極未形成反轉通道，Source/Drain 與 Body 接面逆偏，$I_{ds} \approx 0$（實際上存在指數衰減之次臨界漏電流）。等效為**開路開關**。
2. 線性區 (Linear / Triode / Resistive)	$V_{gs} > V_{tn}$ 且 $0 \le V_{ds} < V_{gs} - V_{tn}$ （即 $V_{gd} > V_{tn}$）	$V_{gs} < V_{tp}$ 且 $0 \ge V_{ds} > V_{gs} - V_{tp}$ （即 $V_{gd} < V_{tp}$）	通道自 Source 連續延伸至 Drain；I_{ds} 隨 V_{gs} 與 V_{ds} 同步增加。當 $V_{ds} \ll V_{GT}$ 時，I_{ds} 與 V_{ds} 成正比，等效為**電壓控制線性電阻**。
3. 飽和區 (Saturation / Active)	$V_{gs} > V_{tn}$ 且 $V_{ds} \ge V_{gs} - V_{tn} \equiv V_{dsat}$ （即 $V_{gd} \le V_{tn}$）	$V_{gs} < V_{tp}$ 且 $V_{ds} \le V_{gs} - V_{tp}$ （即 $V_{gd} \ge V_{tp}$）	因靠近 Drain 端的閘極對通道電位差 $V_{gd} < V_{tn}$，通道在 Drain 端發生**夾止 (Pinched off)**。電子到達夾止點後被汲極空乏區強電場加速掃入 Drain，長通道下 I_{ds} 與 V_{ds} 無關，等效為**壓控電流源**。

1.2 長通道（Shockley 一階模型）I-V 方程式完整推導（Sec. 2.2）

【推導與證明專欄：長通道 Shockley I-V 模型（パート I：通道電荷與線性區電流推導）】

【基本假設】通道長度 L 夠長，使源極與汲極間的水平電場夠低，載子漂移速度與電場呈線性正比，且關斷時 $I_{\text{off}} = 0$。

步驟 1：計算平均閘極對通道電位差 V_{gc} 與通道反轉電荷 Q_{channel}（圖 2.5）

設源極電位為 V_s、汲極電位為 $V_d = V_s + V_{ds}$，則通道沿線的平均電位為 $V_c = \frac{V_s+V_d}{2} = V_s + \frac{V_{ds}}{2}$。閘極相對於通道的平均電位差 V_{gc} 與有效通道電荷 Q_{channel} 為：

$$V_{gc} = V_g - V_c = V_g - \left(V_s + \frac{V_{ds}}{2}\right) = V_{gs} - \frac{V_{ds}}{2} \tag{1}$$

$$Q_{\text{channel}} = C_g(V_{gc} - V_t) = C_g\left(V_{gs} - V_t - \frac{V_{ds}}{2}\right) \tag{2}$$

步驟 2：建立平行板閘極電容 C_g 與單位面積氧化層電容 C_{ox}（圖 2.6）

閘極面積為 $W \times L$，氧化層厚度為 t_{ox}，介電常數 $\varepsilon_{\text{ox}} = k_{\text{ox}}\varepsilon_0$（其中 $\varepsilon_0 = 8.85 \times 10^{-14}$ F/cm，SiO_2 之 $k_{\text{ox}} = 3.9 \implies \varepsilon_{\text{ox}} \approx 3.45 \times 10^{-13}$ F/cm）：

$$C_g = k_{\text{ox}}\varepsilon_0 \frac{WL}{t_{\text{ox}}} = \varepsilon_{\text{ox}} \frac{WL}{t_{\text{ox}}} = C_{\text{ox}} WL, \qquad \text{where } C_{\text{ox}} \equiv \frac{\varepsilon_{\text{ox}}}{t_{\text{ox}}} \tag{3}$$

步驟 3：計算載子漂移速度 v、渡越時間 t_{tr} 與線性區電流 $I_{ds,\text{linear}}$

通道內的水平電場強度為 $E = \frac{V_{ds}}{L}$，載子漂移速度 $v = \mu E = \mu \frac{V_{ds}}{L}$，穿越通道時間 $t_{\text{tr}} = \frac{L}{v} = \frac{L^2}{\mu V_{ds}}$。因此源汲極電流 I_{ds} 為通道電荷除以渡越時間：

$$I_{ds,\text{linear}} = \frac{Q_{\text{channel}}}{L/v} = \mu C_{\text{ox}} \frac{W}{L}\left(V_{gs} - V_t - \frac{V_{ds}}{2}\right) V_{ds} = \beta\left(V_{GT} - \frac{V_{ds}}{2}\right) V_{ds} \tag{4}$$

其中定義增益因子 $\beta \equiv \mu C_{\text{ox}} \frac{W}{L} = k' \frac{W}{L}$，製程轉導參數 $k' \equiv \mu C_{\text{ox}}$，過驅動電壓 $V_{GT} \equiv V_{gs} - V_t$。

【推導與證明專欄：長通道 Shockley I-V 模型（Part II：飽和區夾止與三區總公式）】

步驟 4：飽和區夾止（Pinch-off）與平方律（Square-Law）電流公式

當 V_{ds} 增大至 $V_{ds} \geq V_{dsat} \equiv V_{GT} = V_{gs} - V_t$ 時，汲極端發生通道夾止（$\frac{\partial I_{ds}}{\partial V_{ds}} = 0$），再提高 V_{ds} 不再增加電流。將 $V_{ds} = V_{dsat} = V_{GT}$ 代入線性區公式，即得飽和區平方律電流：

$$I_{ds,\text{sat}} = \beta\left(V_{GT} - \frac{V_{GT}}{2}\right)V_{GT} = \frac{\beta}{2}V_{GT}^2 = \frac{1}{2}\mu C_{\text{ox}}\frac{W}{L}(V_{gs} - V_t)^2 \tag{5}$$

彙整長通道 Shockley 模型三區完整公式（Eq. 2.10）與全導通電流 I_{on}（$V_{gs} = V_{ds} = V_{DD}$）：

$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t \quad \text{(Cutoff)} \\ \beta\left(V_{GT} - \dfrac{V_{ds}}{2}\right)V_{ds} & V_{gs} > V_t,\ V_{ds} < V_{dsat} = V_{GT} \quad \text{(Linear)} \\ \dfrac{\beta}{2}V_{GT}^2 & V_{gs} > V_t,\ V_{ds} \geq V_{dsat} = V_{GT} \quad \text{(Saturation)} \end{cases}, \qquad I_{\text{on}} = \frac{\beta}{2}(V_{DD} - V_t)^2 \tag{6}$$

- **nMOS 與 pMOS 移動率差異與尺寸補償**：低電場下 nMOS 電子移動率約 $\mu_n \approx 500$–$700\ \text{cm}^2/\text{V}\cdot\text{s}$（高電場下退化至約 80–100 $\text{cm}^2/\text{V}\cdot\text{s}$），而 pMOS 電洞移動率 μ_p 較低，典型移動率比值為 $\mu_n/\mu_p \approx 2$–3（課本例題預設取 $\mu_n/\mu_p = 2$）。因此相同尺寸下 pMOS 電流僅約 nMOS 的一半；若要達成對稱驅動能力（$\beta_p = \beta_n$），必須將 pMOS 寬度設為 $W_p = 2W_n \sim 3W_n$。
- **高介電常數（High-k）介電質與等效氧化層厚度（EOT）**：奈米製程為抑制閘極穿隧漏電流，改用介電常數高於 SiO_2（$k > 3.9$）的絕緣層。此時將產生相同單位面積電容 C_{ox} 所需的等效 SiO_2 厚度定義為 EOT：$t_{\text{ox,EOT}} = \frac{3.9}{k_{\text{high-}k}} t_{\text{phys}} < t_{\text{phys}}$。
- **Example 2.1 單位換算必考範例**：65 nm 製程中 $L = 50\ \text{nm}$，$t_{\text{ox}} = 10.5\ \text{Å} = 10.5 \times 10^{-8}\ \text{cm}$，$\mu_n = 80\ \text{cm}^2/\text{V}\cdot\text{s}$，則：

$$\beta = \mu_n \frac{3.9\varepsilon_0}{t_{\text{ox}}}\frac{W}{L} = \left(80\ \frac{\text{cm}^2}{\text{V}\cdot\text{s}}\right)\left(\frac{3.9 \times 8.85 \times 10^{-14}\ \text{F/cm}}{10.5 \times 10^{-8}\ \text{cm}}\right)\frac{W}{L} = 262\frac{W}{L}\ \frac{\mu\text{A}}{\text{V}^2} \tag{7}$$

當 $W/L = 4/2 = 2$、$V_{DD} = 1.0\ \text{V}$、$V_t = 0.3\ \text{V}$ 時，$\beta = 524\ \mu\text{A/V}^2$，理想飽和電流 $I_{\text{on}} = \frac{524}{2}(1.0 - 0.3)^2 = 128.4\ \mu\text{A}$。

【推導與證明專欄：兩顆串聯電晶體等效於單顆兩倍長（$2L$）電晶體之嚴謹證明（習題 2.2 & 2.3）】

【題目（圖 2.32）】比較電路 (a)：單顆寬長比為 $W/(2L)$ 的電晶體（閘極接 V_{DD}、源極接地、汲極接 V_{DS}，電流 I_{DS1}）；與電路 (b)：兩顆寬長比皆為 W/L 的串聯電晶體（閘極皆接 V_{DD}、中間節點電位為 V_1，電流 I_{DS2}）。假設 $V_{DS} < V_{DD} - V_t \equiv V_{GT}$（線性區），證明在 Shockley 模型下 $I_{DS1} = I_{DS2}$。

【證明（習題 2.2 — 忽略基底效應）】

1. 對單顆長通道電晶體 (a)，其增益因子為 $\beta_1 = \mu C_{\text{ox}} \frac{W}{2L} = \frac{\beta}{2}$，處於線性區：

$$I_{DS1} = \frac{\beta}{2}\left(V_{GT} - \frac{V_{DS}}{2}\right) V_{DS} \tag{8}$$

2. 對串聯電路 (b)，底部電晶體（M_{bot}）源極為 0、汲極為 V_1，其 $V_{GT,\text{bot}} = V_{GT}$、$V_{ds,\text{bot}} = V_1$；頂部電晶體（$M_{\text{top}}$）源極為 V_1、汲極為 V_{DS}，其過驅動電壓為 $V_{GT,\text{top}} = (V_{DD} - V_1) - V_t = V_{GT} - V_1$，汲源電壓為 $V_{ds,\text{top}} = V_{DS} - V_1$。由 KCL 流經兩顆串聯電晶體的電流必相等（$I_{DS2} = I_{\text{bot}} = I_{\text{top}}$）：

$$I_{\text{bot}} = \beta\left(V_{GT} - \frac{V_1}{2}\right) V_1 = \beta\left(V_{GT}V_1 - \frac{1}{2}V_1^2\right) \tag{9}$$

$$I_{\text{top}} = \beta\left[(V_{GT} - V_1) - \frac{V_{DS} - V_1}{2}\right](V_{DS} - V_1) = \beta\left(V_{GT}V_{DS} - V_{GT}V_1 - \frac{1}{2}V_{DS}^2 + \frac{1}{2}V_1^2\right) \tag{10}$$

3. 將 I_{bot} 與 I_{top} 兩式相加，中間節點電壓 V_1 的一次項與平方項完全抵消：

$$2I_{DS2} = I_{\text{bot}} + I_{\text{top}} = \beta\left(V_{GT}V_{DS} - \frac{1}{2}V_{DS}^2\right) \implies \boxed{I_{DS2} = \frac{\beta}{2}\left(V_{GT} - \frac{V_{DS}}{2}\right) V_{DS} = I_{DS1}} \tag{11}$$

【延伸討論（習題 2.3 — 若考慮基底效應 Body Effect）】因電路 (b) 頂部電晶體的源極電位 $V_{sb,\text{top}} = V_1 > 0$，基底效應使頂部電晶體的臨界電壓升高（$V_{t,\text{top}} > V_{t0}$），有效過驅動電壓降低，故 $\boxed{I_{DS2} < I_{DS1}}$。

2 MOS 電容由本質通道電容、交疊電容與非線性 p-n 接面擴散電容共同構成（Sec. 2.3）

2.1 簡化電容模型與製程微縮不變性（Sec. 2.3.1）

- **每微米閘極電容（$C_{\text{permicron}}$）**：數位邏輯中的電晶體絕大多數採用最小通道長度 L_{min}。因此將 L 視為特定製程常數時，閘極電容僅與寬度 W 成正比：

$$\boxed{C_g = C_{\text{ox}} W L = C_{\text{permicron}} \times W, \qquad \text{where } C_{\text{permicron}} \equiv C_{\text{ox}} L = \frac{\varepsilon_{\text{ox}}}{t_{\text{ox}}} L} \tag{12}$$

  微縮直覺（考點！）：當製程演進至下一世代時，若通道長度 L 與氧化層厚度 t_{ox} 按相同比例縮小，L/t_{ox} 比值保持不變，因此 $C_{\text{permicron}}$ **跨製程世代幾乎維持常數**（在舊製程約 2 fF/μm，在 90 nm 與 65 nm 製程約為 **1** fF/μm）。

- **三種擴散區佈局幾何（Diffusion Geometries，圖 2.8）**：因為擴散區同時具有高寄生電容（C_{sb}, C_{db}）與高串聯電阻，佈局時應盡可能縮小擴散區面積（禁止拿擴散區當作走線 Runners）。對於兩顆串聯電晶體（閘極寬度 $W \geq 4\lambda$）：

  1. **Isolated Diffusion（獨立打孔擴散區，圖 2.8a）**：每個 Source/Drain 各自打 Contact，每個擴散區長為 5λ，面積與電容最大。

2. **Shared Diffusion（共用打孔擴散區，圖 2.8b）**：兩顆電晶體中間需打 Contact 連接金屬線時，共用同一個接觸孔，中間擴散區總長為 6λ。
3. **Merged Diffusion（合併無打孔擴散區，圖 2.8c）**：串聯電晶體中間節點不需接出金屬線時，省去 Contact，兩條 Poly 閘極僅需保持最小間距 **3**λ，寄生電容最小！

- **手算快速估算基準**：在手算延遲與功耗時，通常將有打孔的源極/汲極擴散電容近似為與閘極電容相等：$\boxed{C_g \approx C_{sb} \approx C_{db} \approx 1\ \text{fF}/\mu\text{m} \times W}$。

2.2 精細本質閘極電容模型（Intrinsic + Overlap Gate Capacitance）（Sec. 2.3.2）

總閘極電容由**本質通道電容（Intrinsic Capacitance,** $C_{gc} = C_{gb} + C_{gs} + C_{gd}$**）**與**源汲極交疊/邊緣電容（Overlap Capacitance,** C_{gol}**）**相加而成。令理想平行板電容基準為 $C_0 \equiv WLC_{\text{ox}}$：

表 2: 本質 MOS 閘極電容在三個工作區之分佈近似表（Table 2.1 與圖 2.9 物理機制解析）

電容分量	**Cutoff** ($V_{gs} < V_t$)	**Linear** (V_{ds} **小**)	**Saturation** ($V_{ds} > V_{dsat}$)	**物理成因與電壓依賴性說明**
C_{gb} **(Gate-to-Body)**	$\le C_0$	0	0	截止區無通道，閘極電場直接終止於 Body（累積區為 C_0，空乏區因等效下極板下移而略小於 C_0）；導通後通道屏蔽基底故降為 0。
C_{gs} **(Gate-to-Source)**	0	$\frac{1}{2}C_0$	$\frac{2}{3}C_0$	線性區低 V_{ds} 時通道電荷由 Source 與 Drain 均分；飽和區通道在 Drain 端夾止，全部通道電荷由 Source 供應，積分得 $\frac{2}{3}C_0$。
C_{gd} **(Gate-to-Drain)**	0	$\frac{1}{2}C_0$	0	飽和區因汲極端夾止，提高 V_{ds} 不再改變通道電荷，故本質 C_{gd} 降為 0（僅剩交疊電容 C_{gdol}）。
總本質電容 C_{gc}	$\le C_0$	C_0	$\frac{2}{3}C_0$	加上交疊電容後，數位延遲計算常近似為 $C_g \approx C_0 + 2C_{\text{gol}}W$（其中 $C_{gsol} = C_{gdol} \approx$ 0.2–0.4 fF/μm）。

2.3 精細非線性擴散電容模型（Detailed Diffusion Capacitance Model）（Sec. 2.3.3）

【推導與證明專欄：p-n 接面空乏區擴散電容公式與 Example 2.2 完整演練】

1. 底部面積（Bottom Area）與側壁周長（Sidewall Perimeter）幾何分解（圖 2.12）：
設源極（或汲極）擴散區寬度為 W、長度為 D，總源極擴散電容為底部面積項與側壁周長項之和：

$$AS = W \times D, \qquad PS = 2W + 2D = \underbrace{W}_{\text{面對通道側 (Channel-facing)}} + \underbrace{(W + 2D)}_{\text{非通道側 (Field / STI trench)}} \tag{13}$$

$$C_{sb} = AS \cdot C_{jbs} + PS \cdot C_{jbssw} \quad (\text{或區分通道側壁：} AS \cdot C_{jbs} + (W + 2D)C_{jbssw} + WC_{jbsswg}) \tag{14}$$

2. 逆向偏壓對空乏區厚度的非線性調變公式（Eq. 2.17–2.20）：
當源極對基底逆偏電壓 V_{sb} 增加時，空乏區變寬，使單位面積與單位周長電容下降：

$$\boxed{C_{jbs}(V_{sb}) = C_J \left(1 + \frac{V_{sb}}{\psi_0}\right)^{-M_J}, \qquad C_{jbssw}(V_{sb}) = C_{JSW} \left(1 + \frac{V_{sb}}{\psi_{SW}}\right)^{-M_{JSW}}} \tag{15}$$

其中 C_J, C_{JSW}, C_{JSWG} 為零偏壓下的單位面積電容、非通道側壁與面對通道側壁單位長度電容；$M_J, M_{JSW} \in [0.33, 0.5]$ 為接面梯度係數；內建電位 $\boxed{\psi_0 = v_T \ln\left(\frac{N_A N_D}{n_i^2}\right)}$（室溫 300 K 下熱電壓 $v_T = \frac{kT}{q} \approx \mathbf{26}$ mV，本質載子濃度 $n_i = 1.45 \times 10^{10}\ \text{cm}^{-3}$）。

3. Example 2.2 數值計算示範（對應習題 2.5 模板）：
65 nm 製程（$\lambda = 0.025\ \mu$m）單位打孔 nMOS（$W = 4\lambda = 0.1\ \mu$m，$D = 5\lambda = 0.125\ \mu$m）：$AD = 0.0125\ \mu\text{m}^2$，非通道側周長 $PD_{\text{non-ch}} = W + 2D = 0.35\ \mu$m，通道側周長 $PD_{\text{ch}} = W = 0.1\ \mu$m。

- $V_{db} = 0$ V：$C_{db}(0\text{ V}) = (0.0125)(1.2) + (0.35)(0.1) + (0.1)(0.36) = 0.015 + 0.035 + 0.036 = \mathbf{0.086}$ fF。
- $V_{db} = 1.0$ V：$C_{db}(1\text{ V}) = 0.015\left(1 + \frac{1.0}{0.7}\right)^{-0.33} + (0.035 + 0.036)\left(1 + \frac{1.0}{0.7}\right)^{-0.10} \approx \mathbf{0.076}$ fF（平均 0.081 fF）。

3 奈米元件受高電場影響產生移動率退化、速度飽和與通道長度調變（Sec. 2.4.1–2.4.2）

3.1 移動率退化（Mobility Degradation）與速度飽和（Velocity Saturation）（Sec. 2.4.1）

在通道長度 $< 1\ \mu$m 的現代製程中，電晶體內部存在極強的**垂直電場**與**水平電場**，導致飽和電流遠低於理想平方律預測（圖 2.14）：

1. **移動率退化（Mobility Degradation — 由垂直電場 $E_{\text{vert}} \propto \frac{V_{gs}}{t_{\text{ox}}}$ 引起）**：高閘極電壓將通道載子強烈吸往 Si-SiO_2 介面，造成載子與氧化層介面頻繁碰撞散射（Interface scattering），使有效移動率 μ_{eff} 隨 V_{gs} 增加而下降（Eq. 2.23 經驗公式）：

$$\mu_{\text{eff-n}} = \frac{540\ \frac{\text{cm}^2}{\text{V·s}}}{1 + \left(\dfrac{V_{gs} + V_t}{0.54\ \frac{\text{V}}{\text{nm}} \cdot t_{\text{ox}}}\right)^{1.85}}, \qquad \mu_{\text{eff-p}} = \frac{185\ \frac{\text{cm}^2}{\text{V·s}}}{1 + \dfrac{|V_{gs}| + 1.5|V_t|}{0.338\ \frac{\text{V}}{\text{nm}} \cdot t_{\text{ox}}}} \tag{16}$$

2. **速度飽和（Velocity Saturation — 由水平電場 $E_{\text{lat}} = \frac{V_{ds}}{L}$ 引起）**：當源汲極間水平電場超過臨界電場 E_c 時，載子與矽晶格光學聲子（Optical phonons）頻繁碰撞，使載子漂移速度達到極限

飽和速度 v_{sat}（矽中電子約 $\mathbf{v_{sat\text{-}n} = 10^7}$ cm/s，電洞約 $\mathbf{v_{sat\text{-}p} = 8 \times 10^6}$ cm/s，圖 2.15）。載子速度分段模型（Eq. 2.24）為：

$$v(E) = \begin{cases} \dfrac{\mu_{\text{eff}} E}{1 + E/E_c} & E < E_c \\ v_{\text{sat}} & E \geq E_c \end{cases} \xrightarrow{E=E_c \text{ 連續性}} \boxed{E_c = \frac{2v_{\text{sat}}}{\mu_{\text{eff}}}, \quad V_c \equiv E_c L = \frac{2v_{\text{sat}} L}{\mu_{\text{eff}}}} \tag{17}$$

其中 V_c 稱為**臨界電壓（Critical Voltage）**。因為電洞移動率 $\mu_{\text{eff-p}}$ 遠低於電子 $\mu_{\text{eff-n}}$，故 $V_{c\text{-p}} > V_{c\text{-n}}$（例如在 65 nm 製程中 $V_{c\text{-n}} \approx 1.04\,\text{V} \approx V_{DD}$，而 $V_{c\text{-p}} \approx 2.22\,\text{V} > V_{DD}$），這代表 **nMOS 比 pMOS 更容易發生嚴重速度飽和**！

【推導與證明專欄：速度飽和下之飽和電壓 V_{dsat} 與電流 I_{dsat} 完整推導（必考習題 2.6 證明）】

【題目（Eq. 2.26–2.29 及習題 2.6）】證明考慮速度飽和時，汲極飽和電壓為 $V_{dsat} = \frac{V_{GT} V_c}{V_{GT} + V_c}$，並推導飽和電流 I_{dsat} 及其在強速度飽和極限（$V_{GT} \gg V_c$）下的漸近式。

【完整證明】

1. **線性區與飽和區電流表達式（Eq. 2.26）**：在線性區（$V_{ds} < V_{dsat}$），將 μ 替換為 $\frac{v}{E} = \frac{\mu_{\text{eff}}}{1 + V_{ds}/V_c}$；在飽和區（$V_{ds} \geq V_{dsat}$），汲極端載子達飽和速度 v_{sat}，單位長度電荷為 $C_{\text{ox}} W (V_{GT} - V_{dsat})$：

$$I_{ds} = \begin{cases} \dfrac{\mu_{\text{eff}}}{1 + V_{ds}/V_c} C_{\text{ox}} \dfrac{W}{L} \left(V_{GT} - \dfrac{V_{ds}}{2} \right) V_{ds} & V_{ds} < V_{dsat} \quad \text{(Linear)} \\ C_{\text{ox}} W (V_{GT} - V_{dsat}) v_{\text{sat}} & V_{ds} \geq V_{dsat} \quad \text{(Saturation)} \end{cases} \tag{18}$$

2. **由邊界電流連續性求解 V_{dsat}（習題 2.6 核心步驟）**：在 $V_{ds} = V_{dsat}$ 處令兩式相等，並代入 $\frac{\mu_{\text{eff}}}{L} = \frac{2v_{\text{sat}}}{V_c}$ 約去 $C_{\text{ox}} W v_{\text{sat}}$：

$$\frac{(2V_{GT} - V_{dsat}) V_{dsat}}{V_c + V_{dsat}} = V_{GT} - V_{dsat} \implies 2V_{GT}V_{dsat} - V_{dsat}^2 = V_{GT}V_c + V_{GT}V_{dsat} - V_c V_{dsat} - V_{dsat}^2 \tag{19}$$

消去兩邊的 $-V_{dsat}^2$ 並移項整理，立即得證：

$$(V_{GT} + V_c) V_{dsat} = V_{GT} V_c \implies \boxed{V_{dsat} = \frac{V_{GT} V_c}{V_{GT} + V_c} = V_{GT} \parallel V_c} \tag{20}$$

3. **代入求得一般速度飽和電流 I_{dsat}（Eq. 2.28）與兩大極限（Eq. 2.29）**：

$$I_{dsat} = C_{\text{ox}} W v_{\text{sat}} \left(V_{GT} - \frac{V_{GT} V_c}{V_{GT} + V_c} \right) = \boxed{W C_{\text{ox}} v_{\text{sat}} \frac{V_{GT}^2}{V_{GT} + V_c}} \tag{21}$$

   - **長通道極限（$V_{GT} \ll V_c$）**：$V_{GT} + V_c \approx V_c = \frac{2v_{\text{sat}} L}{\mu_{\text{eff}}} \implies I_{dsat} \approx \frac{1}{2} \mu_{\text{eff}} C_{\text{ox}} \frac{W}{L} V_{GT}^2$（回歸平方律）。
   - **完全速度飽和極限（$V_{GT} \gg V_c$）**：$V_{GT} + V_c \approx V_{GT} \implies \boxed{I_{dsat} \approx W C_{\text{ox}} v_{\text{sat}} V_{GT} = W C_{\text{ox}} v_{\text{sat}} (V_{gs} - V_t)}$（電流與 V_{GT} 呈**一次方線性正比**，且**與通道長度 L 無關**！）。

3.2 α-Power Law 模型、強導通線性近似與通道長度調變（CLM）（Sec. 2.4.1–2.4.2）

- **Sakurai α-Power Law 模型（Eq. 2.30–2.31）**：真實奈米電晶體介於平方律（$\alpha = 2$）與完全速度飽和（$\alpha = 1$）之間（在 65 nm 製程中典型值約 $\alpha \approx 1.3$，且 pMOS 的 α 大於 nMOS）：

$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t \quad \text{(Cutoff)} \\ I_{dsat}\dfrac{V_{ds}}{V_{dsat}} & V_{ds} < V_{dsat} \quad \text{(Linear — 以直線近似)} \\ I_{dsat} = P_c\dfrac{\beta}{2}V_{GT}^{\alpha} & V_{ds} \geq V_{dsat} = P_v V_{GT}^{\alpha/2} \quad \text{(Saturation)} \end{cases} \tag{22}$$

  或在強導通區直接以直線近似：$I_{ds} = k(V_{gs} - V_t^*)$（Eq. 2.32，圖 2.17）。
- **為何奈米製程中「兩顆串聯 nMOS」的電流大於「單顆 nMOS 電流的一半」？（Sec. 2.4.7 & 2.6 必考觀念）** 在一階長通道模型中，兩顆串聯電晶體等效長度為 $2L$，電流恰為單顆的 $\frac{1}{2}$。但在奈米製程中，兩顆串聯電晶體各自僅分攤約一半的汲源電壓（$V_{ds}/2$），因此每顆電晶體承受的水平電場較小、**速度飽和程度比單顆電晶體輕微**！結果兩顆串聯電晶體能提供**大於單顆電晶體一半**（$> 0.5I_{ds1}$）的驅動電流（此效應在移動率高、原本更容易速度飽和的 nMOS 與 NAND 閘中特別顯著）。
- **通道長度調變效應（Channel Length Modulation, CLM，圖 2.18）**：在飽和區，當汲極對基底逆偏電壓 $V_{db} \approx V_{ds}$ 升高時，汲極端的 p-n 接面空乏區寬度 L_d 隨之擴大，使有效通道長度縮短為 $L_{\text{eff}} = L - L_d$，導致飽和電流隨 V_{ds} 線性微幅上升（不再是理想電流源，在類比放大器中會降低輸出阻抗與增益）：

$$\boxed{I_{ds,\text{sat}} = \frac{\beta}{2}V_{GT}^2\left(1 + \frac{V_{ds}}{V_A}\right)} \tag{23}$$

  其中 V_A 稱為 **Early Voltage（厄利電壓）**，且 $V_A \propto L$（通道越短，V_A 越小，CLM 越明顯）。

4 臨界電壓受基底偏壓、汲極電場與短通道調變，並決定次臨界漏電流與溫度特性（Sec. 2.4.3–2.4.6）

4.1 三大臨界電壓調變效應：Body Effect、DIBL 與 Short-Channel Effect（Sec. 2.4.3）

表 3: 影響臨界電壓 V_t 之三大物理效應、控制公式與設計影響對照表

效應名稱	數學模型與關鍵參數公式	物理機制與電路設計影響（Sensitivity）
1. 基底效應 (Body Effect / Substrate Bias)	$V_t = V_{t0} + \gamma\left(\sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s}\right)$ 小訊號線性化：$V_t \approx V_{t0} + k_\gamma V_{sb}$ $\phi_s = 2v_T \ln\frac{N_A}{n_i}$, $\gamma = \frac{\sqrt{2q\varepsilon_{\text{si}}N_A}}{C_{\text{ox}}}$ $k_\gamma = \frac{\gamma}{2\sqrt{\phi_s}}$（典型 $\gamma \approx 0.4$–$1.0\ \text{V}^{1/2}$）	當源極對基底電位差 $V_{sb} > 0$（即源極電位上升，或對 nMOS 基底施加**負偏壓 Negative substrate bias** — 習題 2.9）時，空乏區電荷增加，需要更高的閘極電壓才能反轉通道 $\Longrightarrow$ $\mathbf{V_t}$ 升高。會惡化 Pass transistor 傳遞弱值時的壓降；亦可主動施加逆向基底偏壓（Reverse Body Bias）提高 V_t 以降低待機漏電流。
2. 汲極誘導能障降低 (DIBL)	$\boxed{V_t = V_{t0} - \eta V_{ds}}$ DIBL 係數 $\eta \approx 0.1$（即 100 mV/V）	在短通道元件中，高汲極電壓 V_{ds} 的電場穿透至源極端並降低電位能障，幫助閘極吸引載子 $\Longrightarrow$ $\mathbf{V_t}$ 隨 $\mathbf{V_{ds}}$ 升高而降低。導致高 V_{ds} 時次臨界漏電流暴增一個數量級！
3. 短通道效應 (Short-Channel Effect / V_t Rolloff)	$L \downarrow \Longrightarrow V_t \downarrow$（即 V_t 隨通道長度 L 增加而上升）	當 L 極短時，源極與汲極的空乏區佔據通道顯著比例，已先幫閘極空乏了部分通道電荷，故只需較小 V_g 即可反轉（少數製程因 Halo 摻雜出現反向短通道效應）。若需高 V_t 低漏電元件，可將 L 稍微畫長 5–10% 而免去額外光罩。

4.2 三大漏電流機制（Subthreshold, Gate, Junction Leakage）與串聯堆疊效應（Sec. 2.4.4）

【推導與證明專欄：次臨界漏電流（Subthreshold Leakage）與次臨界斜率 S 推導（Eq. 2.42–2.45）】

1. 弱反轉區（Weak Inversion, $V_{gs} < V_t$）指數漏電流公式：

當 $V_{gs} < V_t$ 時，少數熱激發載子越過源極能障形成擴散電流，在半對數圖上呈直線下降（圖 2.20）：

$$\boxed{I_{ds} = I_{ds0} \exp\left(\frac{V_{gs} - V_{t0} + \eta V_{ds} - k_\gamma V_{sb}}{n v_T}\right)\left(1 - e^{-V_{ds}/v_T}\right), \qquad \text{where } I_{ds0} = \beta v_T^2 e^{1.8}} \tag{24}$$

其中 $n \in [1.3, 1.7]$ 為空乏區電容分壓因子（SOI 製程具有更小的 $n \approx 1.3$）。當 $V_{ds} > 50\,\text{mV} \approx 2v_T$ 時，$\left(1 - e^{-V_{ds}/v_T}\right) \approx 1$。

2. 次臨界斜率（Subthreshold Slope, S）定義與換底推導：

定義 S 為「使次臨界漏電流降低 10 倍（一個數量級 / decade）所需降低的閘極電壓 V_{gs}」：

$$S \equiv \left[\frac{d(\log_{10} I_{ds})}{dV_{gs}}\right]^{-1} = \left[\frac{d}{dV_{gs}}\left(\frac{V_{gs}}{\ln 10 \cdot n v_T}\right)\right]^{-1} = \boxed{n v_T \ln 10} \tag{25}$$

室溫（300 K, $v_T = 26\,\text{mV}$）下 $v_T \ln 10 \approx$ **60** mV/decade（理想下限 $n = 1$；若 $n = 1.5$ 則 $S =$ **90** mV/decade，典型值 90–100 mV/decade）。以 $I_{\text{off}} \equiv I_{ds}(V_{gs} = 0, V_{ds} = V_{DD}, V_{sb} = 0)$ 為基準，可改寫為以 10 為底的形式：

$$\boxed{I_{ds} = I_{\text{off}} \cdot 10^{\frac{V_{gs} + \eta(V_{ds} - V_{DD}) - k_\gamma V_{sb}}{S}} \left(1 - e^{-V_{ds}/v_T}\right)} \tag{26}$$

【推導與證明專欄：串聯關斷電晶體之堆疊效應（Stack Effect）嚴謹證明（習題 2.11, 2.12, 2.13 必考題）】

考慮 2-input NAND 閘在輸入 $A = B = 0$ 時，下拉網路為兩顆串聯的 OFF nMOS（底部 M_1 源極接地、汲極為中間節點電壓 V_1；頂部 M_2 源極為 V_1、汲極接輸出 V_{DD}）。

- **情況 A：忽略 DIBL 與基底效應（$\eta = \gamma = 0$，習題 2.11 & 2.12）**
  單顆反相器漏電流為 $I_{\text{inv}} = I_{ds0}e^{-V_{t0}/(nv_T)}$。對串聯雙電晶體，底部 M_1 有 $V_{gs1} = 0, V_{ds1} = V_1$；頂部 M_2 有 $V_{gs2} = -V_1 < 0, V_{ds2} = V_{DD} - V_1 \gg v_T$（故 $1 - e^{-V_{ds2}/v_T} \approx 1$）。由穩態電流相等 $I_{ds1} = I_{ds2}$：

$$I_{ds0}e^{\frac{-V_{t0}}{nv_T}}\left(1 - e^{-V_1/v_T}\right) = I_{ds0}e^{\frac{-V_1-V_{t0}}{nv_T}}(1) \implies 1 - e^{-V_1/v_T} = e^{-V_1/(nv_T)} \tag{27}$$

  當 $n = 1$ 時，$1 - e^{-V_1/v_T} = e^{-V_1/v_T} \implies \boxed{e^{-V_1/v_T} = \frac{1}{2}}$（即 $V_1 = v_T \ln 2 \approx 18\ \text{mV}$）。代回 I_{ds2} 即證得：

$$\boxed{I_{\text{NAND}} = I_{ds2} = I_{ds0}e^{-V_{t0}/v_T}e^{-V_1/v_T} = \frac{1}{2}I_{\text{inv}}} \tag{28}$$

- **情況 B：考慮真實 DIBL 效應（$\eta > 0$，如 $\eta = 0.04, V_{DD} = 1.8\,\text{V}$，習題 2.13）**
  當 $\eta > 0$ 時，單顆反相器承受完整的 $V_{ds} = V_{DD}$，漏電流上升為 $I_{\text{inv,DIBL}} = I_{ds0}e^{(-V_{t0}+\eta V_{DD})/(nv_T)}$。但在串聯 NAND 中，中間節點呈現正電位 $V_1 > 0$，同時帶來三**重抑制漏電效應**：(1) 頂部 M_2 的 $V_{gs2} = -V_1 < 0$；(2) 底部 M_1 的汲源電壓大幅降至 $V_{ds1} = V_1 \ll V_{DD}$，幾乎完全消除了 M_1 的 DIBL 效應（$\eta V_1 \approx 0$ vs. ηV_{DD}）；(3) 若 $\gamma > 0$，頂部 M_2 還受基底效應使 V_{t2} 升高。因此在真實奈米電晶體中，**兩顆串聯電晶體的次臨界漏電流遠小於單顆反相器的一半（Less than half，$I_{\text{NAND}} < \frac{1}{2}I_{\text{inv}}$）**！

- **閘極穿隧漏電流（Gate Tunneling Leakage，Sec. 2.4.4.2）**：當閘極氧化層厚度 $t_{\text{ox}} < 15$–20 Å（僅約 4～6 層 SiO_2 原子層，每層約 3 Å）時，電子雲以量子穿隧效應直接穿過氧化層。分為兩種機制：(1) **Fowler-Nordheim (FN) Tunneling**（高電壓、中等氧化層厚度，用於寫入 EEPROM）；(2) **Direct Tunneling（直接穿隧）**（低電壓、極薄氧化層，為現代 CMOS 閘極漏電主因，Eq. 2.47：$I_{\text{gate}} = WA(V_{DD}/t_{\text{ox}})^2 e^{-Bt_{\text{ox}}/V_{DD}}$，$t_{\text{ox}}$ 每減少 1 Å 漏電流暴增 2.7 倍以上）。注意：在 SiO_2 中，**nMOS 的閘極穿隧電流比 pMOS 大一個數量級**，因為電子從導帶（Conduction band）穿隧所見能障低於電洞從價帶（Valence band）穿隧的能障。
- **接面漏電流（Junction Leakage，Sec. 2.4.4.3）**：包含逆偏 p-n 二極體飽和電流 $I_D = I_S(e^{V_D/v_T} - 1)$、重摻雜 Halo 區的**能帶對能帶穿隧（BTBT, Band-to-Band Tunneling）**，以及閘極與汲極交疊區在高 V_{dg} 下的**閘極誘導汲極漏電流（GIDL, Gate-Induced Drain Leakage）**。

4.3 溫度相依性（Temperature Dependence）與幾何尺寸修正式（Sec. 2.4.5–2.4.6）

- **溫度升高（$T \uparrow$）的雙重效應（圖 2.23, 2.24）**：

$$\mu(T) = \mu(T_r)\left(\frac{T}{T_r}\right)^{-k_\mu} \quad (k_\mu \approx 1.5), \qquad V_t(T) = V_t(T_r) - k_{vt}(T - T_r) \quad (k_{vt} \approx 1\text{–}2\ \text{mV/K}) \tag{29}$$

  當溫度升高時，**移動率 μ 下降**（且 v_{sat} 下降），同時**臨界電壓 $|V_t|$ 亦下降**：
  - **在強導通區（高 $V_{gs} = V_{DD}$）**：移動率下降的效果主導，呈現**負溫度係數（Negative Temperature Coefficient）**，故高溫時 I_{on} 變小、電路速度最慢（但若工作於極低電壓 $V_{DD} < 0.7$–1.1 V，則 V_t 下降的效果可能反超，使 I_{dsat} 隨溫度上升）。

  - **在截止區（低 $V_{gs}=0$）**：V_t 下降與熱電壓 $v_T=kT/q$ 上升的效果主導，呈現**正溫度係數（Positive Temperature Coefficient）**，使高溫時次臨界漏電流 I_{off} 呈指數暴增！

- **有效通道長寬與匹配原則（Geometry Dependence，Eq. 2.53）**：因光罩蝕刻偏差（X_L, X_W）與源汲極在閘極下方的雙側橫向擴散（Lateral Diffusion, $2L_D$）及寬度縮減（$2W_D$）：

$$\boxed{L_{\text{eff}}=L_{\text{drawn}}+X_L-2L_D, \qquad W_{\text{eff}}=W_{\text{drawn}}+X_W-2W_D} \tag{30}$$

常考陷阱（Sec. 2.6）：由於通常 $L_{\text{eff}}<L_{\text{drawn}}$（例如 $2L_D-X_L>0$），若將繪製長度 L_{drawn} 加倍為 $2L_{\text{drawn}}$，其有效長度 L_{eff} 會變成**超過原本的兩倍大**，加上短通道效應使長通道的 V_t 更高，導致電流**小於原本的一半**！因此在類比電路（如感測放大器、A/D 轉換器）需要精確電流比時，**絕對不可改變** L，而應將多顆具有**完全相同** W、**相同** L、**相同方向（Orientation）且旁置虛擬多晶矽（Dummy Polysilicon）**的單位電晶體並聯！

5 CMOS 反相器直流轉移特性（VTC）由五個工作區構成，並決定切換臨界點與雜訊邊界（Sec. 2.5–2.6）

5.1 靜態 CMOS 反相器直流轉移曲線（VTC）五區分析與解析推導（Sec. 2.5.1）

對標準 CMOS 反相器（圖 2.25），nMOS 源極接地（$V_{gsn}=V_{\text{in}}, V_{dsn}=V_{\text{out}}$），pMOS 源極接 V_{DD}（$V_{gsp}=V_{\text{in}}-V_{DD}, V_{dsp}=V_{\text{out}}-V_{DD}$）。隨著 V_{in} 由 0 掃描至 V_{DD}，根據 $I_{dsn}=|I_{dsp}|$ 可將 VTC 劃分為 **A, B, C, D, E 五個區域**（圖 2.26，Table 2.2 & 2.3）：

表 4: 靜態 CMOS 反相器直流轉移曲線（VTC）五個工作區之電晶體狀態與輸出特性總表

區域	輸入電壓範圍 (V_{in})	pMOS 狀態	nMOS 狀態	輸出電壓 V_{out} 與電源電流 I_{DD} 行為
Region A	$0\le V_{\text{in}}<V_{tn}$	**Linear**	**Cutoff**	$V_{\text{out}}=V_{DD}$，$I_{DD}=0$（nMOS 完全關斷）。
Region B	$V_{tn}\le V_{\text{in}}<V_{\text{inv}}$（且 $V_{\text{out}}>V_{\text{in}}-V_{tp}$）	**Linear**	**Saturated**	$V_{\text{out}}>V_{DD}/2$，nMOS 開始導通並進入飽和區，將 V_{out} 緩慢往下拉（包含 V_{IL} 單位增益點）。
Region C	$V_{\text{in}}=V_{\text{inv}}$（對稱時為 $V_{DD}/2$） $V_{\text{in}}-V_{tn}\le V_{\text{out}}\le V_{\text{in}}-V_{tp}$	**Saturated**	**Saturated**	兩顆電晶體同時飽和！理想長通道下轉移斜率為 $-\infty$，V_{out} 垂直陡降，同時短路電流 I_{DD} 達峰值。
Region D	$V_{\text{inv}}<V_{\text{in}}\le V_{DD}-\lvert V_{tp}\rvert$（且 $V_{\text{out}}<V_{\text{in}}-V_{tn}$）	**Saturated**	**Linear**	$V_{\text{out}}<V_{DD}/2$，pMOS 處於飽和區、nMOS 進入線性區強拉低輸出（包含 V_{IH} 單位增益點）。
Region E	$V_{DD}-\lvert V_{tp}\rvert<V_{\text{in}}\le V_{DD}$	**Cutoff**	**Linear**	$V_{\text{out}}=0$，$I_{DD}=0$（pMOS 完全關斷）。

【推導與證明專欄：CMOS 反相器切換臨界點 V_{inv} 與偏斜反相器（Skewed Inverters）推導（Sec. 2.5.2）】

在 Region C（包含 $V_{\text{out}} = V_{\text{in}} \equiv V_{\text{inv}}$ 交點），nMOS 與 pMOS 皆處於**飽和區**。令 Beta Ratio 為 $r \equiv \frac{\beta_p}{\beta_n}$：

$$I_{dsn,\text{sat}} = |I_{dsp,\text{sat}}| \implies \frac{\beta_n}{2}(V_{\text{inv}} - V_{tn})^2 = \frac{\beta_p}{2}(V_{\text{inv}} - V_{DD} - V_{tp})^2 = \frac{\beta_p}{2}(V_{DD} + V_{tp} - V_{\text{inv}})^2 \tag{31}$$

兩邊同除以 $\frac{\beta_p}{2}$ 並開平方根（因 $V_{tn} < V_{\text{inv}} < V_{DD} + V_{tp}$，其中 $V_{tp} < 0$，取正根）：

$$\sqrt{\frac{1}{r}}(V_{\text{inv}} - V_{tn}) = V_{DD} + V_{tp} - V_{\text{inv}} \implies \boxed{V_{\text{inv}} = \frac{V_{DD} + V_{tp} + V_{tn}\sqrt{1/r}}{1 + \sqrt{1/r}}} \quad \text{(Long-Channel)} \tag{32}$$

- 若電晶體處於**完全速度飽和極限**（Eq. 2.56–2.57），定義 $r \equiv \frac{W_p v_{\text{sat-p}}}{W_n v_{\text{sat-n}}}$，則平方根消失：$\boxed{V_{\text{inv,vel-sat}} = \frac{V_{DD} + V_{tp} + V_{tn}(1/r)}{1 + 1/r}}$。
- **Skewed Inverters 三種偏斜特性**：(1) **Unskewed**（$r = 1, V_{tp} = -V_{tn}$）：$V_{\text{inv}} = \frac{V_{DD}}{2}$；(2) **HI-skewed**（$r = \beta_p/\beta_n > 1$）：pMOS 較強，切換門檻升高（$\mathbf{V_{\text{inv}} > V_{DD}/2}$）；(3) **LO-skewed**（$r = \beta_p/\beta_n < 1$）：nMOS 較強，切換門檻降低（$\mathbf{V_{\text{inv}} < V_{DD}/2}$）。

【推導與證明專欄：Region B/D 之 $V_{\text{out}}(V_{\text{in}})$ 解析方程式與雜訊邊界推導（習題 2.16–2.19）】

1. Region B（nMOS 飽和、pMOS 線性）與 Region D（pMOS 飽和、nMOS 線性）方程式：

- **Region B**：令 $\frac{\beta_n}{2}(V_{\text{in}} - V_{tn})^2 = \beta_p\left[(V_{\text{in}} - V_{DD} - V_{tp}) - \frac{V_{\text{out}} - V_{DD}}{2}\right](V_{\text{out}} - V_{DD})$，配方求解 V_{out}（取正根）：

$$\boxed{V_{\text{out,B}}(V_{\text{in}}) = (V_{\text{in}} - V_{tp}) + \sqrt{(V_{\text{in}} - V_{tp} - V_{DD})^2 - \frac{1}{r}(V_{\text{in}} - V_{tn})^2}} \tag{33}$$

  當 $r = 1, V_{tp} = -V_{tn}$ 時（習題 2.16）：$V_{\text{out,B}} = (V_{\text{in}} + V_{tn}) + \sqrt{(V_{\text{in}} + V_{tn} - V_{DD})^2 - (V_{\text{in}} - V_{tn})^2}$。
- **Region D**：令 $\beta_n\left[(V_{\text{in}} - V_{tn}) - \frac{V_{\text{out}}}{2}\right]V_{\text{out}} = \frac{\beta_p}{2}(V_{\text{in}} - V_{DD} - V_{tp})^2$，配方求解 V_{out}（取負根）：

$$\boxed{V_{\text{out,D}}(V_{\text{in}}) = (V_{\text{in}} - V_{tn}) - \sqrt{(V_{\text{in}} - V_{tn})^2 - r(V_{\text{in}} - V_{DD} - V_{tp})^2}} \tag{34}$$

2. 單位增益點（斜率 $\frac{dV_{\text{out}}}{dV_{\text{in}}} = -1$）與雜訊邊界計算（習題 2.17）：

對對稱反相器（$r = 1, |V_{tp}| = V_{tn} = V_t$），分別在 Region B 與 D 令 $\frac{dV_{\text{out}}}{dV_{\text{in}}} = -1$ 可得解析解：

$$\boxed{V_{IL} = \frac{3V_{DD} + 2V_t}{8}, \quad V_{IH} = \frac{5V_{DD} - 2V_t}{8}, \quad V_{OH} = \frac{7V_{DD} + 2V_t}{8}, \quad V_{OL} = \frac{V_{DD} - 2V_t}{8}} \tag{35}$$

代入習題 2.17（$V_{DD} = 1.0\,\text{V}, V_t = 0.35\,\text{V}, r = 1$）：$V_{IL} = 0.4625\,\text{V}$，$V_{OH} = 0.9625\,\text{V}$，$V_{IH} = 0.5375\,\text{V}$，$V_{OL} = 0.0375\,\text{V}$；因此高低態雜訊邊界為：

$$\boxed{NM_L = V_{IL} - V_{OL} = 0.4625 - 0.0375 = \mathbf{0.425}\,\text{V}, \qquad NM_H = V_{OH} - V_{IH} = 0.9625 - 0.5375 = \mathbf{0.425}\,\text{V}} \tag{36}$$

5.2 雜訊邊界（Noise Margins）與傳輸電晶體臨界電壓降（Pass Transistor Threshold Drops）（Sec. 2.5.3–2.5.4）

- **高低態雜訊邊界定義（Eq. 2.58–2.59，圖 2.29–2.30）：**

$$\boxed{NM_L = V_{IL} - V_{OL}, \qquad NM_H = V_{OH} - V_{IH}} \tag{37}$$

其中 V_{IL}, V_{IH} 與 V_{OL}, V_{OH} 定義於 VTC 上**斜率為 -1 的單位增益點（Unity Gain Points，$\frac{dV_{\text{out}}}{dV_{\text{in}}} = -1$）**。位於 V_{IL} 與 V_{IH} 之間的輸入區間稱為**不定區或禁制區（Indeterminate Region / Forbidden Zone）**。當輸入處於最差合法邊界（V_{IL} 或 V_{IH}）時，輸出相較於理想電源軌的微幅偏移稱為**雜訊饋通（Noise Feedthrough / Propagated Noise）**。

- **傳輸電晶體臨界電壓降（Threshold Drop）之定量分析（圖 2.31，習題 2.20–2.21）：**

1. **nMOS 傳遞高電位時的截斷上限**：設 nMOS 閘極接 V_G、汲極接輸入電壓 V_{in}。只要源極輸出電位 V_{out} 上升至 $V_G - V_{tn}$，閘源電壓 $V_{gs} = V_G - V_{\text{out}}$ 即降至 V_{tn} 使 nMOS 自行關斷（Cutoff）！因此，單顆 nMOS 輸出電位絕對無法超過 $V_G - V_{tn}$：

$$\boxed{V_{\text{out,nMOS}} = \min\left(V_{\text{in}},\ V_G - V_{tn}\right)} \tag{38}$$

特別地，當 $V_G = V_{DD}$ 且輸入為 **1**（$V_{\text{in}} = V_{DD}$）時，輸出最高僅達 $\mathbf{V_{DD} - V_{tn}}$（且因 $V_{sb} = V_{\text{out}} > 0$，基底效應使 V_{tn} 進一步升高，壓降更嚴重！）。

2. **pMOS 傳遞低電位時的截斷下限**：設 pMOS 閘極接 V_G（通常為 0）、源極輸出在下降至 $V_G + |V_{tp}|$ 時即自行關斷：

$$\boxed{V_{\text{out,pMOS}} = \max\left(V_{\text{in}},\ V_G + |V_{tp}|\right)} \tag{39}$$

當 $V_G = 0$ 且輸入為 **0**（$V_{\text{in}} = 0$）時，輸出最低僅能拉至 $|\mathbf{V_{tp}}|$。

3. **多級串聯（Source-to-Drain）vs. 閘極串接（Drain-to-Gate）的巨大差異（圖 2.31c vs. 2.31d，必考！）：**
   - **圖 2.31(c)（源極與汲極直接串聯，閘極皆接 V_{DD}）**：所有串聯 nMOS 的閘極電位都是 V_{DD}，只要源極低於 $V_{DD} - V_{tn}$ 就會導通，因此無論串聯幾顆 nMOS，最終輸出依然是 $\mathbf{V_{DD} - V_{tn}}$（不會累加壓降）！
   - **圖 2.31(d)（前一級 nMOS 的退化輸出拿去推下一級 nMOS 的閘極 Gate）**：第一級輸出為 $V_1 = V_{DD} - V_{tn}$ 接至第二級的閘極 V_{G2}，則第二級的源極最高只能升到 $V_{G2} - V_{tn} = (V_{DD} - V_{tn}) - V_{tn} = \mathbf{V_{DD} - 2V_{tn}}$（壓降累加為兩倍）！

【物理直覺與常考陷阱：Peter Pitfall 的錯誤非反相緩衝器（習題 2.14，圖 2.33）為何絕對不能用？】 將標準反相器的 nMOS 放在上方（接 V_{DD}）、pMOS 放在下方（接 GND）構成所謂「單級非反相緩衝器」（圖 2.33）：

- 當 $V_{\text{in}} = 0$ 時：上方 nMOS 關斷，下方 pMOS 導通但屬於傳遞弱 **0**，輸出僅能降至 $V_{OL} = |V_{tp}| = V_t$；
- 當 $0 \le V_{\text{in}} \le V_{DD}$ 中間區間時：當 $V_{tn} < V_{\text{in}} < V_{DD} - |V_{tp}|$ 時，兩顆電晶體甚至同時飽和導通分壓（在對稱條件 $\beta_n = \beta_p, V_{tn} = |V_{tp}| = V_t$ 下，$V_{\text{out}} = V_{\text{in}} - V_t$ 或隨 V_{in} 線性跟隨，斜率 ≤ 1，毫無放大增益！）；
- 當 $V_{\text{in}} = V_{DD}$ 時：下方 pMOS 關斷，上方 nMOS 導通但傳遞弱 **1**，輸出最高僅達 $V_{OH} = V_{DD} - V_{tn} = V_{DD} - V_t$。

由於輸出擺幅嚴重萎縮為 $[V_t,\ V_{DD} - V_t]$，且轉移曲線斜率處處 ≤ 1，不具備再生回復能力，串接兩級後訊號即完全崩潰！

6 章末習題經典題型分類與考場快速解題策略（Exercises 2.1–2.21）

本節完整整理第 2 章章末習題（pp. 95–97）的計算題解題模板與標準答案速查：

6.1 題型一：閘極與擴散電容計算、速度飽和及基底效應定量題（Exercises 2.1, 2.4, 2.5, 2.7–2.10）

表 5: 習題 2.1, 2.4, 2.5, 2.7, 2.8, 2.9, 2.10 解題公式與標準計算結果總整理

習題	題目條件與核心公式	完整計算步驟與最終答案
Ex. 2.1	0.6 μm 製程，$W/L = 4/2$，$t_{ox} = 100\ \text{Å} = 10^{-6}\ \text{cm}$，$\mu_n = 350\ \text{cm}^2/\text{V}\cdot\text{s}$，$V_t = 0.7\ \text{V}$。	$C_{ox} = \dfrac{3.9 \times 8.85 \times 10^{-14}}{10^{-6}} = 3.45 \times 10^{-7}\ \text{F/cm}^2$；$\beta = 350 \times 3.45 \times 10^{-7} \times \dfrac{4}{2} \approx \mathbf{241.6}\ \mu\text{A/V}^2$。代入 Eq. (2.10) 即可繪出 $V_{gs} = 0 \ldots 5\ \text{V}$ 之曲線（如 $V_{gs} = 5\ \text{V}$ 時 $I_{dsat} = \frac{241.6}{2}(4.3)^2 = \mathbf{2.23}\ \text{mA}$）。
Ex. 2.4	$L = 90\ \text{nm} = 0.09\ \mu\text{m}$，$t_{ox} = 16\ \text{Å} = 1.6\ \text{nm}$。求 $C_{permicron}$。	$C_{permicron} = \dfrac{\varepsilon_{ox}}{t_{ox}} L = \dfrac{3.9 \times 8.85 \times 10^{-14}\ \text{F/cm}}{1.6 \times 10^{-7}\ \text{cm}} \times (0.09 \times 10^{-4}\ \text{cm}) \approx \mathbf{1.94}\ \text{fF}/\mu\text{m}$。
Ex. 2.5	0.6 μm 製程（$\lambda = 0.3\ \mu\text{m}$），單位打孔 nMOS（$4\lambda \times 5\lambda = 1.2 \times 1.5\ \mu\text{m}$），$C_J = 0.42\ \text{fF}/\mu\text{m}^2, M_J = 0.44, C_{JSW} = 0.33\ \text{fF}/\mu\text{m}, M_{JSW} = 0.12, \psi_0 = 0.98\ \text{V}$。	$AD = 1.2 \times 1.5 = 1.8\ \mu\text{m}^2$，$PD = 2(1.2 + 1.5) = 5.4\ \mu\text{m}$（或扣除通道側 W 為 4.2 μm）： • $V_{db} = 0\ \text{V}$ 時：$C_{db}(0) = 1.8(0.42) + 5.4(0.33) = 0.756 + 1.782 = \mathbf{2.54}\ \text{fF}$（若僅計三邊周長 4.2 μm 則為 $0.756 + 1.386 = \mathbf{2.14}\ \text{fF}$）。 • $V_{db} = 5\ \text{V}$ 時：$1 + \frac{5}{0.98} = 6.102$，故 $C_{db}(5\ \text{V}) = 0.756(6.102)^{-0.44} + 1.782(6.102)^{-0.12} = 0.341 + 1.434 = \mathbf{1.78}\ \text{fF}$（三邊周長計法為 **1.46** fF）。
Ex. 2.7	$t_{ox} = 100\ \text{Å}$，$N_A = 2 \times 10^{17}\ \text{cm}^{-3}$，$V_{t0} = 0.7\ \text{V}$，$V_{sb}$ 由 0 升至 4 V。求 ΔV_t。	$\phi_s = 2(0.026) \ln\left(\dfrac{2 \times 10^{17}}{1.45 \times 10^{10}}\right) \approx \mathbf{0.854}\ \text{V}$； $\gamma = \dfrac{\sqrt{2(1.6 \times 10^{-19})(11.7 \times 8.85 \times 10^{-14})(2 \times 10^{17})}}{3.45 \times 10^{-7}} \approx \mathbf{0.746}\ \text{V}^{1/2}$； $\Delta V_t = \gamma(\sqrt{0.854 + 4} - \sqrt{0.854}) = 0.746(2.203 - 0.924) \approx +\mathbf{0.954}\ \text{V}$（即 V_t 升至 1.65 V）。
Ex. 2.8	基底效應是否會限制低頻下 CMOS 邏輯閘串聯電晶體的數量？	**不會（No）**！因為在靜態 CMOS 下拉網路（nMOS 串聯）中，當輸入全為 V_{DD} 要將輸出拉至 GND 時，所有串聯 nMOS 的源極最終都會放電至 0 V（$V_{sb} \to 0$），只是放電過程較慢；而在上拉網路中 pMOS 僅傳遞強 1。故低頻下只影響延遲，不限制串聯級數。
Ex. 2.10	$V_{DD} = 1.2\ \text{V}$，V_t 由 0.4 V 降至 0.3 V（$\Delta V_t = -100\ \text{mV}$），$n = 1.4$。	**(a) 理想飽和電流比**：$\dfrac{I_{on,new}}{I_{on,old}} = \left(\dfrac{1.2 - 0.3}{1.2 - 0.4}\right)^2 = \left(\dfrac{0.9}{0.8}\right)^2 = \mathbf{1.266}$ 倍（僅增加 26.6%）。 **(b) 室溫**（$300\ \text{K}, v_T = 26\ \text{mV}$）**漏電流比**：$\exp\left(\dfrac{100\ \text{mV}}{1.4 \times 26\ \text{mV}}\right) = e^{2.747} \approx \mathbf{15.6}$ 倍！ **(c) 120°C**（$T = 393\ \text{K}, v_T = 34.06\ \text{mV}$）**相對室溫原漏電流比**：因 $I_{ds0} \propto v_T^2$，故為 $\left(\dfrac{393}{300}\right)^2 \dfrac{\exp(-300\ \text{mV}/(1.4 \times 34.06\ \text{mV}))}{\exp(-400\ \text{mV}/(1.4 \times 26\ \text{mV}))} = 1.716 \times \dfrac{e^{-6.29}}{e^{-10.99}} \approx \mathbf{189}$ 倍（若單純比較同在 120°C 下調降 100 mV 的倍數則為 $e^{100/(1.4 \times 34.06)} = \mathbf{8.14}$ 倍）。

6.2 題型二：折線型 VTC 雜訊邊界與複雜傳輸電晶體網路求解（Exercises 2.15, 2.20, 2.21）

【推導與證明專欄：習題 2.15、2.20、2.21 完整解答與秒殺技巧】

1. 習題 2.15（分段線性 VTC 圖 2.34 之最佳雜訊邊界）：
觀察圖 2.34：當 $0 \le V_{\text{in}} \le 0.3\ \text{V}$ 時，$V_{\text{out}} = 1.2\ \text{V}$（斜率為 0）；當 $0.3\ \text{V} \le V_{\text{in}} \le 0.9\ \text{V}$ 時，V_{out} 由 $1.2\ \text{V}$ 線性降至 $0.3\ \text{V}$，斜率為 $\frac{0.3-1.2}{0.9-0.3} = -\mathbf{1.5} < -\mathbf{1}$；當 $0.9\ \text{V} \le V_{\text{in}} \le 1.2\ \text{V}$ 時，$V_{\text{out}} = 0.3\ \text{V}$（斜率為 0）。轉折點即為單位增益點：

$$\boxed{V_{IL} = 0.3\ \text{V},\ V_{OH} = 1.2\ \text{V}, \qquad V_{IH} = 0.9\ \text{V},\ V_{OL} = 0.3\ \text{V}} \tag{40}$$

$$\boxed{NM_L = V_{IL} - V_{OL} = 0.3 - 0.3 = \mathbf{0}\ \text{V}, \qquad NM_H = V_{OH} - V_{IH} = 1.2 - 0.9 = \mathbf{0.3}\ \text{V}} \tag{41}$$

2. 習題 2.20（圖 2.35 四種傳輸電晶體網路之輸出電壓公式，忽略基底效應）：

- **(a) 兩顆 nMOS 源汲極串聯（輸入為 V_{DD}，閘極皆為 V_{DD}）**：第一顆輸出為 $V_{DD} - V_{tn}$，第二顆閘極仍為 V_{DD}，故最終輸出為 $\boxed{V_{\text{out,(a)}} = V_{DD} - V_{tn}}$。
- **(b) 兩顆 pMOS 源汲極串聯（輸入為 GND $= 0$，閘極皆為 GND $= 0$）**：同理，pMOS 拉低至 $|V_{tp}|$ 即截斷，串聯不累加，故 $\boxed{V_{\text{out,(b)}} = |V_{tp}|}$。
- **(c) pMOS（輸入 GND $= 0$、閘極 GND）串聯驅動 nMOS（閘極接 V_{DD}）**：左方 pMOS 欲將中間節點拉低至 0，但只能拉低到 $|V_{tp}|$；右方 nMOS 閘極為 V_{DD}，完全導通傳遞小電壓，故輸出為 $\boxed{V_{\text{out,(c)}} = |V_{tp}|}$。
- **(d) pMOS（汲極接 V_{DD}、閘極接 GND）之輸出接至 nMOS 的閘極（nMOS 汲極接 V_{DD}）**：左方 pMOS 傳遞強 1，將 nMOS 的閘極完整拉至 V_{DD}！接著右方 nMOS 閘極與汲極皆為 V_{DD}，故輸出為 $\boxed{V_{\text{out,(d)}} = V_{DD} - V_{tn}}$。

3. 習題 2.21（圖 2.36 單一 nMOS 傳輸電晶體：$V_{DD} = 1.2\ \text{V}, V_t = 0.4\ \text{V}, V_G = V_{DD} = 1.2\ \text{V}$）：
直接套用截斷公式 $V_{\text{out}} = \min(V_{\text{in}},\ V_{DD} - V_t) = \min(V_{\text{in}},\ \mathbf{0.8}\ \text{V})$：

$$\boxed{\text{(a) } V_{\text{in}} = 0\ \text{V} \implies V_{\text{out}} = \mathbf{0}\ \text{V}; \qquad \text{(b) } V_{\text{in}} = 0.6\ \text{V} \implies V_{\text{out}} = \mathbf{0.6}\ \text{V}} \tag{42}$$

$$\boxed{\text{(c) } V_{\text{in}} = 0.9\ \text{V} \implies V_{\text{out}} = \mathbf{0.8}\ \text{V}; \qquad \text{(d) } V_{\text{in}} = 1.2\ \text{V} \implies V_{\text{out}} = \mathbf{0.8}\ \text{V}} \tag{43}$$

參考資料

[1] Neil H. E. Weste and David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective**, 4th ed., Boston, MA: Addison-Wesley (Pearson), 2011, Chapter 2: "MOS Transistor Theory," pp. 61–98.