CMOS 超大型積體電路設計（VLSI Design）

Chapter 3: CMOS Processing Technology — 考前精華重點與題型全攻略

對應教材：Neil H. E. Weste & David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective** (4th Edition)

【高頻考點導覽（High-Yield Exam Roadmap）】 本章連結半導體物理製程與實體佈局規則，期中考與期末考最常出現以下 **5 大核心命題方向**：

1. **微影光學解析度（Rayleigh 方程式）、浸潤式微影與解析度強化技術（RETs）**：熟記最小間距 $2b = k_1\frac{\lambda}{\mathrm{NA}}$、數值孔徑 $\mathrm{NA} = n\sin\alpha$ 與焦深 $\mathrm{DOF} = k_2\frac{\lambda}{\mathrm{NA}^2}$，理解為何大型 NA 會使 DOF 急遽縮小而必須依賴 CMP 平坦化，並區分正光阻 vs. 負光阻、OPC、PSM、OAI 與 Double-Patterning，以及曝光機折舊成本模型（習題 3.1）。
2. **前段製程（FEOL）：井區架構、LOCOS vs. STI 隔離、LDD、Salicide 與 Halo 摻雜**：比較 n-well / p-well / Twin-well / Triple-well（含高能離子佈植之 Retrograde Well 與 Well-edge proximity effect）、乾式 vs. 濕式氧化、LOCOS（鳥嘴效應 Bird's Beak）vs. STI（淺溝槽隔離），以及 LDD（抑制熱電子效應）、Si_3N_4 側壁間隔層（Spacer）、Polycide vs. Salicide（習題 3.3）與 Halo Doping 的權衡。
3. **先進製程強化（Process Enhancements）：SOI、High-k 金屬閘極（RMG）、應變矽與銅雙大馬士革製程**：掌握 HfO_2 等效氧化層厚度換算（習題 3.2）、多晶矽閘極與 High-k 不相容之三大原因及 Gate-Last（Replacement Metal Gate）製程、應變矽（nMOS 拉伸應變 vs. pMOS SiGe 壓縮應變）、以及為何採用銅雙大馬士革（Dual Damascene + Ta/TaN 阻障層）與 Low-k 介電質（習題 3.5）。
4. **佈局設計規則（Design Rules）、布林光罩運算與極限 Pitch 推導**：掌握 `active`、`n-select`、`p- select`、`nwell`、`poly` 的布林交集/差集定義（習題 3.4 及 DRACULA DRC/Extraction 語法），並能精確推導 SUBM 規則下的最小金屬接觸間距（$8\lambda \to 7\lambda \to 6.5\lambda$ 交錯接觸孔，習題 3.6）、有無接觸孔之電晶體間距（習題 3.7）及反相器最小高度（習題 3.8）。
5. **可製造性設計（DFM）：天線效應（Antenna Effect）、金屬密度填充（CMP Dishing）與限制性設計規則（RDR）**：熟記電漿蝕刻引發之天線效應機制與 **3 種標準修正法**（跳線 Jumper、反偏二極體、加大閘極面積），以及金屬密度規則（30%–70%）、寬金屬開槽（Slotting）與良率提升準則。

1 晶圓製造始於柴氏拉晶法，並透過浸潤式微影與解析度強化技術突破光波繞射極限（Sec. 3.1–3.2.2）

1.1 FEOL vs. BEOL、柴氏拉晶法（Czochralski Method）與正/負光阻比較

現代 CMOS 製造分為兩大階段：**前段製程（Front-End-of-Line, FEOL）**負責在矽晶圓上製作電晶體，**後段製程（Back-End-of-Line, BEOL）**負責建造多層金屬連線與絕緣層。一座 45 nm 的 300 mm（12 吋）晶圓廠造價約 $30 億（外加 $24 億 技術研發成本），促使產業走向**晶圓代工模式（Foundry model，如 TSMC、UMC）**與無廠設計公司（Fabless）。

- **柴氏單晶拉晶法（Czochralski Method, CZ 法，圖 3.2）**：將高純度多晶矽置於石英坩堝（Quartz crucible）中，以射頻感應加熱石墨輻射器維持在矽熔點（**1425**°C）略高之溫度，並通入氦（He）或氬（Ar）惰性氣體防止氧化。將單晶矽晶種（Seed crystal）浸入熔融矽中並**邊旋轉邊垂直向上拉起**（拉速約 30–180 mm/hour，拉速與轉速決定晶柱直徑），長成直徑 75–300 mm 的單晶矽晶棒（Boule / Ingot），再切片拋光為厚度 < 1 mm 的晶圓（Wafer）。
- **光微影（Photolithography）與正光阻 vs. 負光阻（圖 3.3）**：光罩（Photomask / Reticle）由石英玻璃（Quartz glass）覆蓋不透光的鉻（Chromium, Chrome）圖案構成。步進曝光機

（Stepper，常採 2.5× 或 5× 光學縮小投影印刷 Projection printing）以紫外光（UV）透過光罩照射晶圓上的有機光阻（Photoresist, PR）：

- **負光阻（Negative Photoresist）**：原本可溶於顯影液，照光（UV）後聚合硬化變為**不可溶**；顯影後留下被光照到的區域。缺點為容易膨脹變形、解析度較低。
- **正光阻（Positive Photoresist）**：原本不可溶，照光（UV）後化學鍵斷裂變為**可溶**；顯影後移除曝光區、留下未曝光區。**正光阻解析度明顯高於負光阻**，為現代微影主流，但對光較不敏感（需較高曝光劑量）。特徵尺寸微縮時光阻必須塗得更薄，使其更脆弱而影響良率。

1.2 微影光學解析度（Resolution）、焦深（DOF）與解析度強化技術（RETs）（Sec. 3.2.2）

【推導與證明專欄：微影最小間距（Rayleigh 公式）、焦深（DOF）與曝光機每晶片折舊成本推導（習題 3.1）】

1. 最小可印刷間距（Minimum Pitch $2b$）與數值孔徑（Numerical Aperture, NA）（Eq. 3.1–3.2）：

定義製程最小間距（Pitch = 線寬 Width + 間距 Spacing）為 $2b$（其中 b 稱為 Half-pitch），則透鏡系統的光學解析度為：

$$\boxed{2b = k_1 \frac{\lambda}{\mathrm{NA}}, \qquad \text{where NA} = n \sin\alpha} \tag{1}$$

- λ：曝光光源波長。演進歷程：436 nm / 365 nm（1980s 水銀燈）→ 248 nm（KrF 準分子雷射，0.25 μm–180 nm 節點）→ **193** nm（ArF 氟化氬雷射，用於 130 nm 至 45 nm 以下之關鍵層 Critical layers）→ 157 nm（失敗放棄）→ **13.5** nm（EUV 極紫外光，需昂貴真空與反射式光學鏡片）。
- n：透鏡與晶圓間介質的折射率（空氣 $n = 1.0$、**純水** $n = 1.33$、油可達 1.5）；α 為透鏡最大收光半角。Nikon 與 ASML 導入**浸潤式微影（Immersion Lithography）**，在鏡頭與晶圓間注入純水（$n = 1.33$），突破空氣 NA < 1.0 的物理極限，在 2008 年達到 NA = **1.35**！
- k_1：製程因子（取決於光源同調性、抗反射塗層與 RET 技術；$k_1 = 0.8$ 容易達成，$k_1 = 0.5$ 極為困難）。
- **數值實例**：以 $\lambda = 193$ nm、浸潤式 NA $= 1.35$、$k_1 = 0.5$ 計算，最佳可達成間距為 $2b = 0.5 \times \frac{193\ \mathrm{nm}}{1.35} \approx$ **72** nm（對應多晶矽 Half-pitch $b =$ **36** nm）。

2. 焦深（Depth of Focus, DOF）與平坦化需求（Eq. 3.3）：

$$\boxed{\mathrm{DOF} = k_2 \frac{\lambda}{\mathrm{NA}^2} \qquad (k_2 \in [0.5, 1.0])} \tag{2}$$

關鍵權衡（Trade-off）：為了縮小特徵尺寸 $2b$，我們必須縮短波長 λ 並加大 NA；但 **DOF 與 NA^2 成反比**！當 NA 變大時，焦深 DOF 變得極為淺薄，因此晶圓表面在每一層製程都必須透過**化學機械研磨（CMP）**維持極度平坦，否則高低起伏會立刻超出焦深導致曝光模糊。

3. 習題 3.1 — 曝光機資本折舊與每顆晶片微影成本計算模型：

題目：248 nm 曝光機造價 \$10M，每小時可曝光 80 片 300 mm 晶圓；193 nm 曝光機造價 \$40M，每小時僅能曝光 20 片 300 mm 晶圓。折舊期皆為 4 年，每批製程需使用曝光機 10 次（10 層關鍵光罩），晶粒面積為 $A_{\mathrm{die}} = 50\ \mathrm{mm}^2$，求兩種機器在每顆晶片上的成本差異。

1. **每片 300 mm 晶圓可切割之晶粒數 N_{dies}**：晶圓半徑 $R = 150$ mm，總面積 $A_{\mathrm{wafer}} = \pi R^2 = \pi(150)^2 \approx 70{,}686\ \mathrm{mm}^2$。故每片晶圓約含 $N_{\mathrm{dies}} \approx \frac{70{,}686}{50} \approx$ **1,413** 顆晶片（若計入邊緣耗損約 1,300 顆，此處以面積比計算）。
2. **4 年總運轉時數**：$T_{\mathrm{hours}} = 4 \times 365 \times 24 =$ **35,040** hours。
3. **248 nm 機器成本**：每小時折舊 \$10M/35,040 = \$285.39/hr；每次曝光每片晶圓成本 = $\frac{\$285.39}{80} =$ \$3.567/wafer-pass；10 次曝光共 \$35.67/wafer；分攤至每顆晶片為 $\frac{\$35.67}{1413} \approx$ **\$0.025**/chip（2.5 美分）。
4. **193 nm 機器成本**：每小時折舊 \$40M/35,040 = \$1,141.55/hr；因吞吐量降為 1/4（20 wafers/hr），每次曝光每片晶圓成本暴增 16 倍為 $\frac{\$1{,}141.55}{20} =$ \$57.08/wafer-pass；10 次曝光共 \$570.78/wafer；分攤至每顆晶片為 $\frac{\$570.78}{1413} \approx$ **\$0.404**/chip（40.4 美分）。
5. **每顆晶片成本差額**：$\boxed{\Delta\mathrm{Cost} = \$0.404 - \$0.025 \approx \mathbf{\$0.38}/\mathrm{chip}}$（單是關鍵層曝光機折舊成本就相差 16 倍！）。

表 1: 四大次波長解析度強化技術（Resolution Enhancement Techniques, RETs）比較表

RET 技術名稱	物理補償機制	解決之微影失真問題與佈局影響
1. 光學鄰近校正 (OPC, Optical Proximity Correction)	修改光罩多邊形幾何（如在轉角加錨狀凸起、線端加長，圖 3.4）。	補償次波長繞射造成的**轉角圓化（Corner rounding）**與**線端縮短（Line-end shortening）**；自 180 nm 起成為必備步驟。
2. 相移光罩 (PSM, Phase Shift Masks)	改變光罩石英局部厚度，使相鄰平行線透射光產生 180° 相位差。	利用相鄰光波在暗區產生**破壞性干涉（Destructive interference）**抵消光強，大幅提升邊緣對比度。
3. 離軸照明 (OAI, Off-Axis Illumination)	以傾斜角度入射曝光光束而非垂直入射。	針對高密度、週期性重複排列的平行線條提升繞射階收集效率與影像對比度。
4. 雙重曝光 (Double-Patterning)	將同一層高密度圖案拆成兩張光罩，進行兩次精密對準曝光。	使 193 nm 微影能突破單次曝光極限（用於 45 nm/32 nm 以下），但光罩成本翻倍且需搭配單一方向/固定間距之限制性設計規則（RDR）。

2 FEOL 與 BEOL 製程整合多重井區、淺溝槽隔離（STI）、自對準矽化物（Salicide）與多層金屬（Sec. 3.2.3–3.2.10）

2.1 井區技術（Well Formation）、逆行井（Retrograde Well）與井邊緣鄰近效應（Sec. 3.2.3）

- **四大 CMOS 井區架構演進**：
  1. **p-well 製程**：最早期製程（在 n-substrate 上做 p-well 放 nMOS），優化 pMOS。
  2. **n-well 製程**：在 p-substrate 上做 n-well 放 pMOS；所有 nMOS 共用同一個 p-substrate body，數位電路切換注入基底的雜訊容易干擾敏感的類比或記憶體電路。
  3. **Twin-well（雙井製程）**：可分別獨立優化 nMOS 與 pMOS 的摻雜濃度；**只需定義 1 張井區光罩**（因 p-well 即為 n-well 的邏輯 NOT 補集）。
  4. **Triple-well（三井製程，圖 3.5）**：在 p-substrate 中先打入一層**深層 n-well（Deep n-well）**，再於其內部植入局部的 **p-well** 來放置需要隔離的 nMOS（一般 pMOS 則置於普通淺層 n-well）。**至少需 2 張井區光罩**，能將類比/RF 或高密度 DRAM 的 nMOS 基底與數位雜訊完全隔離！
- **摻雜三大方法**：(1) **磊晶（Epitaxy）**：在單晶矽晶圓表面高溫長出一層缺陷更少的單晶薄膜（Epi wafer），能有效抑制栓鎖效應（Latchup），為微處理器首選；(2) **化學氣相沉積（CVD）+ 高溫熱擴散（Thermal Diffusion, $>800°$C）**；(3) **離子佈植（Ion Implantation）+ 退火（Annealing）**（注意：微小電晶體內摻雜原子數少，離子落點隨機性會造成統計摻雜變異 Statistical dopant fluctuations 導致 V_t 漂移）。
- **逆行井（Retrograde Well）與井邊緣鄰近效應（Well-Edge Proximity Effect，圖 3.6）**：現代製程改用 2–3 **MeV 高能離子佈植**直接將深層井打入 2.5–3.5 μm 深處（免去長時間高溫熱擴散），其最高摻雜濃度峰值位於表面下方深處，稱為 **Retrograde Well**，可大幅提升抗 Latchup 與抗垂直穿通（Vertical punch-through）能力。但為了阻擋高能離子，必須使用厚達 3.5–5.5 μm 的光阻，離子束撞擊光阻邊緣會反彈散射進入井區邊緣約 1 μm 範圍內，導致靠近井邊緣的電晶體摻雜濃度升高、V_t 改變，稱為 **Well-Edge Proximity Effect**。

2.2 二氧化矽成長、LOCOS vs. STI 隔離技術與閘極/源汲極工程（Sec. 3.2.4–3.2.7）

2.3 後段製程（BEOL）：接觸孔、金屬化、鈍化保護層與量測（Sec. 3.2.8–3.2.10）

- **金屬沉積與蝕刻**：鋁（Al）可透過**蒸鍍（Evaporation，通大電流或電子束加熱氣化）**或**濺鍍（Sputtering，電漿離子轟擊鋁靶材）**沉積；圖案化後以**電漿乾式蝕刻（Plasma dry etching，使用氟或氯氣體離子垂直轟擊）**獲得陡直切面，再以**食人魚洗液（Piranha solution，3 : 1 至 5 : 1 的硫酸 H_2SO_4 與雙氧水 H_2O_2 混合液）**清除殘留光阻與有機污染物。

表 2: FEOL 關鍵製程步驟之技術對照表（氧化、隔離、閘極與源汲極結構）

製程類別	方法 / 結構比較	物理化學條件、優勢與工程權衡
二氧化矽成長 (SiO_2 Growth)	**Dry Oxidation** vs. **Wet (Pyrogenic)** vs. **ALD**	• **乾式氧化（Dry）**：純 O_2、高溫 $\sim$ 1200°C，成長慢但氧化層緻密品質極佳，用於**薄閘極氧化層（Gate Oxide）**。 • **濕式/火成氧化（Wet/ Pyrogenic）**：水氣或 2 : 1 H_2/O_2、900–1000°C，成長速度快，用於**厚場氧化層（Field Oxide）**。 • **原子層沉積（ALD）**：分步化學反應逐層堆疊，**不消耗矽基底**（傳統熱氧化會消耗矽，且因 SiO_2 體積約為 Si 的 2 倍，氧化層會在原矽表面上下各延伸約一半厚度）。
元件隔離技術 (Isolation)	**LOCOS** vs. **STI (Shallow Trench Isolation)**	• **LOCOS（區域氧化法）**：在場區直接長厚氧化層，但邊緣會橫向侵入主動區形成**鳥嘴效應（Bird's Beak）**，限制電晶體封裝密度。 • **STI（淺溝槽隔離，0.35 μm 起全面採用，圖 3.7）**：以 Pad oxide + Si_3N_4 為遮罩蝕刻出溝槽 $\rightarrow$ 長襯墊氧化層（Liner oxide）$\rightarrow$ CVD 填滿 SiO_2 $\rightarrow$ **CMP 研磨平坦化**。溝槽寬度與深度無關、消除鳥嘴、提高崩潰電壓並降低側壁電容與漏電。
汲極電場與電阻優化	**LDD** + **Si_3N_4 Spacer** + **Deep n^+/p^+** + **Halo**	• **LDD（輕摻雜汲極，圖 3.9–3.10）**：先以多晶矽閘極自對準打入淺層低濃度（10^{18}–10^{20} cm^{-3}）LDD，緩和汲極接面高電場以**抑制熱電子損傷（Hot electron damage）**與短通道效應；再於閘極兩側形成 **Si_3N_4 Spacer（側壁間隔層）**作為遮罩，打入深層重摻雜 Source/Drain 以降低串聯電阻。 • **Halo Doping（環狀/口袋摻雜）**：在通道兩端額外打入與基底同型之重摻雜以抑制 DIBL 與短通道效應，但代價是**增加 BTBT 與 GIDL 接面漏電流**！
金屬矽化物 (Silicidation)	**Polycide** vs. **Salicide**（必考習題 3.3！）	以耐火高熔點金屬（Refractory metals：Ta, Ni, Mo, Ti, Co）與矽高溫反應形成低電阻矽化物（Silicide）： • **Polycide**：僅在**多晶矽閘極（Polysilicon gate）**表面形成矽化物。 • **Salicide（Self-Aligned Silicide，自對準矽化物）**：利用閘極側壁 Si_3N_4 Spacer 隔開，同時在**多晶矽閘極與 Source/Drain 擴散區表面**形成矽化物。**Salicide 效能更高**，因其同時大幅降低了閘極走線電阻與源汲極擴散區的串聯電阻！

- **鎢栓塞（Tungsten Plugs）與局部連線（Local Interconnect）**：為避免鋁在小接觸孔內填充不良（Step coverage 差），現代製程以**鎢（Tungsten, W）**填滿接觸孔形成 Plug。部分製程在 Polysilicon 與 Metal 1 之間增設一層薄鎢作為 **Local Interconnect**（圖 3.12），不需拉上 Metal 1 即可直接連接 n^+ 與 p^+ 擴散區或多晶矽，大幅縮小 6T SRAM 單元面積！
- **多層金屬階層尺度（圖 3.13 IBM 90 nm 11 層金屬範例）**：底層為鎢 Local Interconnect；Metal 1–5 為 1× 最小尺寸（0.12 μm 線寬/間距）；Metal 6–8 為 2× 寬度與厚度；Metal 9–10 為 4× 寬度與厚度（皆採銅製程與 Low-k 介電質，相鄰層正交走線）；最頂層為厚鋁層供 I/O Pads 與電源分佈使用。
- **護層（Passivation / Overglass）與量測科學（Metrology）**：最後覆蓋一層保護玻璃（Passivation）防止水氣與污染物侵入，並蝕刻出焊墊開孔（Overglass cuts）以供打線或植錫球（Bumping）。量測工具方面：可見光學顯微鏡僅能觀察 > 0.5 μm 結構；奈米結構必須使用**掃描式電子顯微鏡（SEM，偵測二次電子）**、**能量散射光譜儀（EDX，偵測 X 射線分析元素）**與**穿透式電子顯微鏡（TEM，電子穿透超薄切片觀察原子級閘極堆疊）**。

3 先進製程透過 SOI、High-k 金屬閘極、應變矽與銅雙大馬士革製程延續微縮定律（Sec. 3.4）

3.1 多重臨界電壓/氧化層、SOI、High-k 置換金屬閘極（RMG）與應變矽（Sec. 3.4.1）

1. **多重 V_t 與多重 t_{ox}（Multiple V_t & Oxide Thicknesses）**：自 130 nm 起，晶圓廠提供 **Low-V_t**（用於關鍵路徑 Critical paths 衝刺高 I_{dsat}）、**Regular-V_t**（減少 10 倍 I_{off}，僅犧牲約 15% I_{dsat}）與 **High-V_t**（再減 10 倍漏電，用於非關鍵路徑）。Intel 則常將非關鍵路徑通道長度微幅加長約 10%，利用短通道效應自然提高 V_t 而省去額外離子佈植光罩！此外，核心邏輯使用薄氧化層（10.5–15 Å），而 3.3 V 高壓 I/O 電晶體則使用第二層厚氧化層（如 7 nm，$L = 0.35$ μm）以防崩潰與漏電。
2. **絕緣層上覆矽（SOI, Silicon on Insulator，圖 3.17）**：將電晶體製作於絕緣層（**藍寶石 Sapphire** 或 **埋藏氧化層 Buried Oxide, BOX**）上。
   - 三**大優勢**：(1) 完全消除 Source/Drain 底部的擴散寄生電容（C_{sb}, C_{db} 大幅降低），提升切換速度；(2) 具有更小的次臨界因子 n（更陡峭的次臨界斜率 S），降低次臨界漏電流；(3) 完全消除寄生雙極性栓鎖效應（Latchup），且 nMOS 與 pMOS 間距可大幅拉近（習題 3.8）。
   - **主要缺點**：因電晶體 Body 未接固定電位（**浮接基底效應 Floating Body Effect**），通道歷史電荷累積會造成隨時間變化的 V_t 漂移！
3. **高介電常數介電質（High-k Dielectrics）與置換金屬閘極（Replacement Metal Gate, RMG）**：
   - **材料演進**：SiO_2（$k = 3.9$）在 $<$ 10.5–12 Å（約 4 個原子層）時直接穿隧漏電失控 $\rightarrow$ 130 nm 引入氮氧化矽 **SiON**（$k \approx 4.1$–4.2）$\rightarrow$ 2007 年 Intel 45 nm 率先商轉鉿基氧化物 **HfO_2（Hafnium Oxide, k = 20）**。
   - **為何 High-k 必須放棄多晶矽閘極、回歸金屬閘極（Metal Gate）？**原因有三：(1) 多晶矽與介電質介面會產生**多晶矽空乏區（Polysilicon depletion）**，等效增加了 t_{ox}；(2) 多晶矽與 High-k 介面會發生**費米能階釘扎（Threshold voltage pinning）**，無法調出夠低的 V_t；(3) High-k 介面引發嚴重的**聲子散射（Phonon scattering）**降低載子移動率。改用不同功函數（Work function）的金屬分別作為 nMOS 與 pMOS 閘極即可設定正確 V_t 並消除空乏區與高閘極電阻！
   - **Gate-Last（後閘極 / 置換金屬閘極 RMG）製程巧思**：若先做金屬閘極再做 Source/Drain 高溫退火，金屬閘極會直接熔化；但若先做 Source/Drain 再做閘極，又會失去自對準（Self-alignment）優勢！Intel 的解法是：**先以 High-k 搭配標準「虛擬多晶矽閘極（Dummy Polysilicon Gate）」完成自對準 Source/Drain 佈植與退火**，覆蓋層間介電質並以 CMP 磨平露出多晶矽頂部後，**將虛擬多晶矽蝕刻挖除，再於溝槽內填入不同功函數的薄金屬閘極與低電阻鋁（Al）填充層**！

4. **應變矽技術（Strained Silicon — 提升載子移動率 μ，圖 3.19）**：
   - **nMOS（拉伸應變 Tensile Stress）**：在閘極上方覆蓋一層高應力氮化矽（Si_3N_4 Capping layer）拉伸通道晶格，使電子移動率提升 **40%**。
   - **pMOS（壓縮應變 Compressive Stress）**：將 Source 與 Drain 蝕刻挖深，再磊晶填入原子半徑比矽大的第 IV 族元素**矽鍺（SiGe, Silicon Germanium）**擠壓通道晶格，使電洞移動率暴增 **100%（兩倍）**！

3.2 銅雙大馬士革製程（Copper Dual Damascene）、Low-k 介電質與內建元件（Sec. 3.4.2–3.4.4）

【推導與證明專欄：High-k 物理厚度換算（習題 3.2）、金屬導電率比較（習題 3.5）與銅雙大馬士革流程】

1. 習題 3.2 — HfO_2 高介電常數物理厚度計算：

題目：若 SiO_2（$k_{ox} = 3.9$）閘極氧化層厚度為 $t_{ox} = 2$ nm，改用 HfO_2（$k_{high\text{-}k} = 20$）並維持相同單位面積電容 C_{ox}，求 HfO_2 的物理厚度 t_{HfO_2}。

$$C_{ox} = \frac{k_{ox}\varepsilon_0}{t_{ox}} = \frac{k_{high\text{-}k}\varepsilon_0}{t_{HfO_2}} \implies \boxed{t_{HfO_2} = t_{ox} \cdot \frac{k_{high\text{-}k}}{k_{ox}} = 2\text{ nm} \times \frac{20}{3.9} \approx \mathbf{10.26\text{ nm}}} \tag{3}$$

（物理意義：物理厚度可加厚超過 5 倍，徹底消弭量子直接穿隧漏電流，同時保有 2 nm SiO_2 的高閘極電容！）

2. 習題 3.5 — 為何不用電阻率最低的金屬？為何銅（Cu）必須採用雙大馬士革（Dual Damascene）製程？

- **金屬導電率排名（習題 3.5）**：自然界中電阻率最低的金屬是**銀（Silver, Ag，$\rho \approx 1.59\ \mu\Omega\cdot$cm）**，其次為**銅（Cu，$\rho \approx 1.68\ \mu\Omega\cdot$cm）**、金（Au，$\rho \approx 2.44\ \mu\Omega\cdot$cm）、鋁（Al，$\rho \approx 2.65\ \mu\Omega\cdot$cm）。銀（與金）不被採用是因為：(1) 銀與金原子極易擴散進入矽晶格形成深層能階陷阱（Deep-level traps），直接摧毀電晶體特性；(2) 難以進行乾式蝕刻且成本高昂、附著力差。
- **銅連線的四大工程挑戰與雙大馬士革解法（圖 3.21）**：銅同樣會擴散毒害矽與介電質、無法像鋁一樣進行揮發性電漿乾式蝕刻（Subtractive etching），且易氧化。因此發明了**鑲嵌式雙大馬士革製程（Dual Damascene Process）**：(1) 先沉積擴散阻障層、Via 介電質與 Line 介電質；(2) **先在介電質上蝕刻出 Via 孔與導線溝槽（Trench）**；(3) 鋪上一層極薄（~ 10 nm）且導電的**鉭或氮化鉭（Ta / TaN）阻障層（Barrier layer）**防止銅原子擴散；(4) 鍍上銅晶種層（Cu seed layer）並以**電鍍（Electroplating）**填滿溝槽；(5) 以 **CMP** 磨平表面多餘的銅。

3. 低介電常數（Low-k）層間介電質演進序列（降低導線電容 $C_{wire} \propto k$）：

傳統 SiO_2（$k = 3.9$–4.2）$\xrightarrow{\text{摻氟 (F)}}$ **FSG（Fluorosilicate glass, SiOF, k = 3.6，130 nm）** $\xrightarrow{\text{摻碳 (C)}}$ **CDO（Carbon-doped oxide, SiCOH, k = 2.8–3.0，90/65 nm）** $\xrightarrow{\text{多孔高分子}}$ **Porous SiLK（k = 1.6–2.6）** $\xrightarrow{\text{中空}}$ **Air Gaps（氣隙，k = 1.0）**。

表 3: 晶片內建被動元件、記憶體、3D IC 與超越傳統 CMOS 元件總整理（Sec. 3.4.3–3.4.4）

元件類別	結構與關鍵公式	設計特性、優勢與限制
電容器 (Capacitors)	MOS Cap vs. Diffusion Cap vs. PIP vs. **Fringe Cap (Fig. 3.23)**	MOS 電容密度高但具非線性電壓相依性；擴散電容不可浮接（一端必接基底）；雙層多晶矽（PIP）約 1 fF/μm^2；現代主流為多層金屬交指狀**邊緣電容（Fringe Capacitor）**。
電阻器 (Resistors)	蜿蜒結構（Meander, Fig. 3.24）+ **Silicide Block Mask** + **Dummy Fingers**	擴散區與 n-well 電阻寄生電容太大；一般多晶矽已被矽化（低阻值），故高阻值多晶矽電阻需加 **Silicide block mask** 阻擋矽化（可調至 300–1000 Ω/□）。陣列兩端必放不接電路的 **Dummy Fingers** 以確保蝕刻與邊緣環境完全對稱匹配！
電感器 (Inductors)	頂層厚金屬螺旋電感（Spiral Inductor, Fig. 3.25）：匝數 $n \approx \sqrt[3]{\frac{LP}{\mu_0}}$	圈距 $P = \frac{1}{2}(W+S)$，$\mu_0 = 1.2 \times 10^{-6}$ H/m；寄生元件含串聯電阻 R_s、對地電容 C_p、跨接電容 C_s 與基底渦流損耗 R_p（一般 $Q \approx$ 5–10，可用最頂層厚金屬、圖案化多晶矽接地屏蔽或 MEMS 挖空基底提升 Q）。打線（Bond wire）電感約 **1** nH/mm。
快閃記憶體 (Flash Memory, Fig. 3.28)	控制閘（Control Gate）+ **浮接閘（Floating Gate）** + 穿隧氧化層	利用 **Fowler-Nordheim (FN) 穿隧**儲存電荷： • **寫入（Program）**：Source 浮接，Control Gate 加 **20** V 將電子吸入浮接閘。 • **抹除（Deprogram/Erase）**：S/D 浮接，**基底（或井區）加 20 V** 將電子拉出浮接閘。
熔絲與反熔絲 (Fuses / eFUSE / Antifuse)	金屬/雷射熔絲 vs. **IBM 鈷矽化物 eFUSE** vs. **Antifuse**	**eFUSE** 為表面覆有鈷（Co）矽化物的窄多晶矽線（初始約 200 Ω），通入 10–15 mA（200 μs）使鈷發生電致遷移（Electromigration）退回高阻態（上升 10 倍）；**Antifuse** 初始為高阻抗絕緣體，加高壓擊穿後變為永久低電阻導通。
3D IC 與 FinFET / Trigate	**矽穿孔（TSV, Through-Silicon Via）**；**FinFET 三面閘極（Fig. 3.33–3.34）**	3D IC 將晶圓磨薄至 20 μm 並以高密度 TSV（$\geq 10^4$ TSVs/mm^2）垂直堆疊；**FinFET（鰭式場效電晶體）**讓閘極三面環繞垂直矽鰭（Fin），大幅強化通道靜電控制力以抑制次臨界漏電流，有效寬度由鰭高決定（大寬度由多根 Fin 並聯達成）。

4 佈局設計規則、布林光罩萃取與 DFM 規範確保高良率與無天線損傷（Sec. 3.3, 3.5, 3.6）

4.1 布林光罩合成邏輯（Active / Select / Poly）與 CAD DRC / Extraction（Sec. 3.3.1, 3.5）

在工業界與標準 MOSIS 流程中，不再直接手繪 ndiff 與 pdiff，而是使用 **active（主動區，定義所有需要長薄閘極氧化層或源汲極擴散的位置）** 搭配 **n-select（n 型離子佈植遮罩）** 與 **p-select（p 型離子佈植遮罩）**（圖 3.15）。CAD 工具（如 Cadence DRACULA）透過以下布林幾何運算（AND 交集、OR 聯集、NOT 差集）自動推導出所有元件與接觸區：

```
* Step 1: Isolate substrate and well active regions
NOT all nwell             -> substrate       // Areas without n-well are p-substrate
AND nwell active          -> nwell-active    // Active areas inside n-well
NOT active nwell          -> pwell-active    // Active areas inside p-substrate (or p-well)

* Step 2: Combine with n-select and p-select to form diffusions and taps (Crucial Exam Topic!)
AND nwell-active p-select -> pdiff           // p+ inside n-well  => pMOS source/drain
AND nwell-active n-select -> vddn            // n+ inside n-well  => n-well tap (tied to VDD)
AND pwell-active n-select -> ndiff           // n+ inside p-well  => nMOS source/drain
AND pwell-active p-select -> gndp            // p+ inside p-well  => substrate tap (tied to GND)

* Step 3: Intersect polysilicon with diffusion to identify transistor gates
AND poly ndiff            -> ngates          // nMOS transistor channel/gate
AND poly pdiff            -> pgates          // pMOS transistor channel/gate
MOS nmos ndiff ngates ndiff substrate        // Extract 4-terminal nMOS device
MOS pmos pdiff pgates pdiff nwell            // Extract 4-terminal pMOS device
```

4.2 極限佈局間距（Pitch）推導：金屬間距、電晶體間距與反相器高度（Exercises 3.6–3.8）

【推導與證明專欄：SUBM 設計規則下之三大極限 Pitch 完整推導（必考習題 3.6, 3.7, 3.8 詳解）】

1. 習題 3.6 — 金屬 1（Metal 1）最小接觸間距（Contacted Metal Pitch，圖 3.39 & p. 118）：
在 MOSIS SUBM 規則中，Contact 尺寸固定為 $2\lambda \times 2\lambda$，Metal 1 對 Contact 的最小包覆（Overlap）為 1λ，且純 Metal 1 線條的最小寬度為 3λ、最小間距（Spacing）亦為 3λ（第 1 章簡化規則取 4λ）：

- **對齊接觸孔配置（Aligned Contacts，圖 3.39）**：每個含 Contact 的金屬墊寬度為 $W_{\text{pad}} = 1\lambda + 2\lambda + 1\lambda = 4\lambda$，兩條相鄰金屬線之間的最小間距為 $S_{\text{metal1}} = 3\lambda$，故最小接觸間距為：

$$\boxed{\text{Contacted Metal Pitch (Aligned)} = 4\lambda + 3\lambda = \mathbf{7}\lambda} \tag{4}$$

- **進階降距策略 — 交錯接觸孔（Staggered Contacts，p. 118）**：若將金屬線本身畫為最小寬度 3λ，並將相鄰兩條金屬線上的接觸孔**上下錯開（Staggered）**，使一個 4λ 寬的接觸頭永遠面對鄰線 3λ 寬的一般線段，則兩者中心距僅需 $\frac{4\lambda}{2} + 3\lambda\,(\text{spacing}) + \frac{3\lambda}{2} = \boxed{\mathbf{6.5}\lambda}$！

2. 習題 3.7 — 無接觸孔 vs. 有接觸孔之最小電晶體間距（Transistor / Gate Pitch，圖 3.40）：

- **無接觸孔串聯電晶體間距（Uncontacted Transistor Pitch）**：由兩條 Polysilicon 閘極最小寬度（2λ）與主動區上方 Poly 對 Poly 最小間距（3λ，同圖 2.8c Merged diffusion）決定：

$$\boxed{\text{Uncontacted Transistor Pitch} = W_{\text{poly}} + S_{\text{poly}} = 2\lambda + 3\lambda = \mathbf{5}\lambda} \tag{5}$$

- **有接觸孔電晶體間距（Contacted Transistor Pitch）**：兩條 Poly 閘極中間必須塞入一個 $2\lambda \times 2\lambda$ 的擴散接觸孔（Contact），且 SUBM 規則要求 Poly 閘極邊緣距離 Contact 至少 2λ（Alternate contact rules，見圖 2.8b Shared diffusion 的 6λ 擴散區長度：$2\lambda + 2\lambda + 2\lambda = 6\lambda$）：

$$\boxed{\text{Contacted Pitch} = W_{\text{poly}} + 2S_{\text{poly-contact}} + W_{\text{contact}} = 2\lambda + 2(2\lambda) + 2\lambda = \mathbf{8}\lambda} \tag{6}$$

（註：若採用特定微米規則如 Table 3.1，Poly 寬 $0.065\ \mu$m、Contact 寬 $0.08\ \mu$m、Poly-to-Contact 間距 $0.07\ \mu$m，則為 $0.065 + 0.08 + 2(0.07) = 0.285\ \mu\text{m} \approx 8\lambda$。）

3. 習題 3.8 — 最小 n-to-p 間距與反相器最小高度（Bulk vs. SOI，圖 3.41）：

- **(a) 無中間 Poly Contact 時**：在標準 Bulk SUBM 規則中，n-well 包覆 p^+ 至少 6λ，且距離外部 n^+ 至少 6λ，故 **n-to-p 擴散區最小間距為** $6\lambda + 6\lambda = \mathbf{12}\lambda$。加上頂底最小寬度電晶體（各含 Contact，寬度 4λ）與延伸至 V_{DD}/GND 中心線的距離，最小反相器高度為 $4\lambda + 12\lambda + 4\lambda = 20\lambda$（主動區總高），若計入上下電源軌間距則為 26λ–28λ。
- **(b) 有中間輸入 Poly Contact 時（圖 3.41）**：中間需放置一個 Poly Contact（含 Poly 與 Metal 1 包覆寬 4λ），且其上下邊緣距離 n^+ 與 p^+ 主動區或金屬連線各需保持最小間距（Metal 1 間距 3λ–4λ，或 Poly-contact 對 Active 間距），使 n-to-p 間距受中間接觸孔限制而維持約 **10λ–12λ**。
- **(c) 改用 SOI 製程（n 與 p 擴散區最小間距僅需 2λ！）**：
  - 若**無中間 Poly Contact**：因無 n-well 邊界限制，n-to-p 最小間距直接由 12λ 暴降至 $\boxed{2\lambda}$（減少 10λ），反相器總高度亦同步縮減 10λ！
  - 若**有中間 Poly Contact（如圖 3.41）**：此時限制反相器高度的瓶頸不再是 n-to-p 擴散間距，而是**中間輸入端 Metal 1 接觸墊（寬 4λ）與上下輸出/電源 Metal 1 走線之間的金屬間距（各 3λ–4λ）**，因此中間仍需維持約 $3\lambda + 4\lambda + 3\lambda = \mathbf{10}\lambda$ 的間距，無法縮到 2λ！

4.3 可製造性設計（DFM）：天線效應、金屬密度填充、開槽與良率提升（Sec. 3.6–3.7）

表 4: 可製造性設計（DFM）四大核心規則、物理成因與標準工程解法總表

DFM 規則名稱	製造失效物理機制	設計限制與標準工程修正方法（Fixes）
1. 天線效應規則 (Antenna Rules, Fig. 3.36 — 必考！)	在進行金屬層**電漿蝕刻（Plasma etching）**時，連接在多晶矽閘極上的長金屬線像天線一樣收集帶電離子，若無連接至擴散區（二極體）洩放電荷，累積高壓會**擊穿薄閘極氧化層（Plasma-induced gate-oxide damage）**！	限制「直接連至閘極之金屬面積」與「閘極面積」之最大比值（約 100 : 1 至 5000 : 1，厚氧化層 I/O 可容許較高比值）。**【三種標準修正法（圖 3.36）】**：(1) **跳線法（Metal Jumper，圖 3.36b）**：將長 Metal 1 切斷，在靠近閘極處先跳上高層 Metal 2 再降回 Metal 1 接閘極（使蝕刻 Metal 1 時長導線尚未連至閘極，待蝕刻 Metal 2 時已連通前級源汲極擴散區可放電！）；(2) **加保護二極體（Antenna Diode，圖 3.36c）**：在閘極旁加一顆逆偏 n^+ 擴散二極體落地，高溫蝕刻時導通洩放電荷，正常操作時逆偏關閉；(3) **加大閘極面積（Wider Gate）**：提高閘極承受電荷能力。
2. 層密度規則與金屬填充 (Layer Density & Metal Fill)	多晶矽密度過高或過低會改變局部蝕刻率導致通道長度變異；銅金屬密度不均則會在 **CMP 研磨時產生碟狀凹陷（Dishing，過度磨除）**。	規定每 100 μm × 100 μm 視窗內金屬覆蓋率需介於 30%–70%。空曠區（特別是類比/RF 電路）需自動填入 **Dummy Fill**（接地填充 Grounded fill 總電容高但耦合小；浮接填充 Floating fill 總電容小但耦合電容大，宜採交錯方塊、十字或菱形圖案）。
3. 限制性設計規則 (Restrictive Design Rules, RDR)	次波長繞射與雙重曝光對任意轉折、L 型缺口（Notches/Jogs）及多方向多晶矽極度敏感。	Intel 自 45 nm 起強制**所有多晶矽閘極僅能單一方向排列、單一固定間距（Single pitch & orientation）**，消除寬多晶矽接觸墊並改用溝槽接觸（Trench contact）。
4. 寬金屬開槽與胖金屬規則 (Metal Slotting & Fat-Metal)	極寬金屬匯流排（$>$ 10–40 μm）在熱脹冷縮與 CMP 下產生巨大機械應力並易剝離；寬窄金屬蝕刻特性不同。	**Slotting（圖 3.37）**：在寬金屬線上順著電流方向開出寬約 3 μm 的平行長條狹縫（Slots）以釋放應力並抑制電致遷移；**Fat-metal rule**：寬金屬線之間必須保持比最小間距更大的距離。

【物理直覺與常考陷阱：切勿輕易忽略（Waive）看似無害的設計規則與晶片 Logo 陷阱（Sec. 3.7）】

- **為何兩條本來就連在一起的導線，間距小於設計規則（如僅相距 2λ）仍會造成災難？**初學者常以為「反正兩條線本來就是同一個節點，短路也沒關係」而忽略 DRC 警告；但兩線之間過窄的 2λ 縫隙（Antifeature）會產生一條極細的光阻條，在顯影或清洗時極易**剝落漂浮（Peel off and float away）**，掉到晶片其他地方造成致命斷路或短路！
- **晶片切道（Scribe Line）與手繪 Logo 陷阱**：切道（鑽石刀切割處）常用於放置對準標記（Alignment marks）、游標尺（Vernier structures，檢查層間對準誤差）與環形振盪器（Ring oscillators，校正 SPICE 模型）。若在晶片角落畫非標準形狀的紀念 Logo，自動光學檢測機（AOI）常將其誤判為灰塵微粒而把整批良品晶片全部打成不良品（需加上特殊 `LOGO` 虛擬層遮蔽）！

5 章末習題完整詳解與快速解題策略（Exercises 3.1–3.9）

參考資料

[1] Neil H. E. Weste and David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective**, 4th ed., Boston, MA: Addison-Wesley (Pearson), 2011, Chapter 3: “CMOS Processing Technology,” pp. 99–140.

表 5: Chapter 3 章末習題（Exercises 3.1–3.9）全題型詳解速查表

習題	考點主題與題目條件	標準解題步驟與最終結論
Ex. 3.1	248 nm vs. 193 nm 曝光機折舊成本計算（50 mm^2 晶片、10 層關鍵光罩）。	詳見第 1 節推導專欄：300 mm 晶圓面積約 $70,686\ mm^2$（約 1,413 顆晶粒），4 年共 35,040 小時。248 nm 每晶片成本約 \$0.025，193 nm 因機台貴 4 倍且吞吐量降為 1/4，每晶片成本暴增 16 倍至 \$0.404，差額約 **\$0.38**/chip。
Ex. 3.2	2 nm SiO_2 等效電容之 HfO_2 厚度。	由 $t_{HfO_2} = t_{ox}\frac{k_{HfO_2}}{k_{SiO_2}} = 2\ nm \times \frac{20}{3.9} = \mathbf{10.26}\ nm$。
Ex. 3.3	Polycide vs. Salicide 差異與效能比較。	**Polycide** 僅矽化多晶矽閘極；**Salicide（自對準矽化物）**同時矽化多晶矽閘極與 Source/Drain 擴散區。**Salicide 效能更高**，因其同時大幅降低源極與汲極的寄生串聯電阻，提升驅動電流。
Ex. 3.4	使用 `active`, `p-select`, `n-select`, `poly`, `contact`, `metal1` 繪製 n-well 中之 pMOS 與 Well Tap。	參考圖 3.15(a)：畫一個大 `n-well` 矩形包住整體；左半畫 `active` 並外圍包覆 `p-select`，中間垂直跨過一條 `poly`（上下超出 `active` 至少 2λ）形成 pMOS，兩側打 `contact` 接 `metal1`；右半在同一個 `n-well` 內畫一塊 `active` 並外圍包覆 `n-select` 形成 n^+ Well Tap，打 `contact` 接至 V_{DD} 的 `metal1`。
Ex. 3.5	電阻率最低的金屬為何？為何不用於 IC 連線？	**銀（Silver, Ag）**電阻率最低（低於銅、金、鋁），但銀原子極易擴散進入矽與 SiO_2 造成深層陷阱摧毀電晶體，且難以蝕刻與加工，故改用導電率次佳的銅（Cu）搭配 Ta/TaN 阻障層。
Ex. 3.6	SUBM 規則下 Metal 1 最小接觸間距（圖 3.39）與縮減策略。	對齊接觸孔時：接觸墊寬 $(2\lambda + 2 \times 1\lambda) = 4\lambda$，加上最小金屬間距 3λ，得 Pitch = $\mathbf{7}\lambda$。若將導線畫為 3λ 寬並將相鄰線的**接觸孔交錯排列（Staggered contacts）**，Pitch 可縮減至 $\mathbf{6.5}\lambda$。
Ex. 3.7	SUBM 規則下 Uncontacted 與 Contacted 電晶體間距（圖 3.40）。	• **Uncontacted Pitch** = 2λ (poly width) + 3λ (poly spacing) = $\mathbf{5}\lambda$。 • **Contacted Pitch** = 2λ (poly)+2λ (space)+2λ (contact)+2λ (space) = $\mathbf{8}\lambda$。
Ex. 3.8	圖 3.41 反相器最小 n-to-p 間距與總高度（Bulk vs. SOI）。	• **Bulk 製程**：n-to-p 擴散間距由井區規則決定為 $6\lambda + 6\lambda = \mathbf{12}\lambda$（主動區外緣總高 $4\lambda + 12\lambda + 4\lambda = 20\lambda$，含上下電源軌約 26λ–28λ），有無中間 Poly Contact 皆可塞入此 12λ 空隙中。 • **SOI 製程**：無中間 Poly Contact 時，n-to-p 間距直接降至 $\mathbf{2}\lambda$（總高減少 10λ）；但**有中間 Poly Contact 時**，受限於中間 Metal 1 接觸墊（寬 4λ）與上下 Metal 1 的最小間距（各 3λ），n-to-p 間距仍需維持約 $\mathbf{10}\lambda$。
Ex. 3.9	Metal 6 熔絲（Fuse ROM）設計：最小金屬寬 $W_{min} = 0.5\ \mu m$，最大安全電流密度 $J_{max} = 2\ mA/\mu m$，要求燒斷電流 $< 10\ mA$。	熔絲最窄處採用最小寬度 $W_{fuse} = 0.5\ \mu m$，其正常最大容許電流為 $I_{max} = 0.5\ \mu m \times 2\ mA/\mu m = 1\ mA$。當施加約 5–8 mA（$< 10$ mA，超過額定電流密度 5～8 倍）的編程電流時即可將此 0.5 μm 窄頸處汽化燒斷；同時連接熔絲兩端的供電引線與選擇電晶體寬度必須設計在 $\geq \frac{10\ mA}{2\ mA/\mu m} = \mathbf{5.0}\ \mu m$ 以上，確保引線不會在燒斷熔絲前先熔毀！