CMOS 超大型積體電路設計（VLSI Design）

Chapter 4: Delay — 考前精華重點與 Logical Effort 題型全攻略

對應教材：Neil H. E. Weste & David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective** (4th Edition)

【高頻考點導覽（High-Yield Exam Roadmap）】 第 4 章（Delay 與 Logical Effort）是全書計算題比重最高、期中與期末考必出大題的核心章節，務必熟練以下 **5 大必考主題**：

1. **RC 延遲模型與 Elmore Delay 公式**（$t_{pd} = \sum R_{is} C_i$）：將導通電晶體等效為電阻（單位 nMOS 為 R、單位 pMOS 為 $2R$）與電容（閘極 C、打孔擴散區 C），區分哪些寄生電容不參與切換（兩端接固定電壓源之 C_{sb}），並精確計算 NAND / NOR / AOI 閘的最差傳播延遲（t_{pdf}, t_{pdr}）與最佳污染延遲（t_{cdf}, t_{cdr}）（Examples 4.7–4.8、習題 4.1–4.4）。
2. **線性延遲模型（$d = gh + p$）與任意移動率比 μ 之邏輯努力度推導**：掌握正規化時間單位 $\tau = 3RC$（無寄生之 FO1 反相器延遲）與 FO4 $= 5\tau = 15RC$，熟記各類邏輯閘之 Logical Effort g 與 Parasitic Delay p（Table 4.2, 4.3），並能推導一般化 $R_p/R_n = \mu$ 下的 $g_{\text{NAND-}k} = \frac{k+\mu}{1+\mu}$ 與 $g_{\text{NOR-}k} = \frac{1+k\mu}{1+\mu}$（習題 4.19–4.20）及 n 輸入閘的二次方內部寄生延遲（Eq. 4.23、習題 4.4）。
3. **多級路徑邏輯努力度法（Method of Logical Effort for Paths）**：熟記路徑四步公式 $F = GBH$、最小延遲條件 $\hat{f} = g_i h_i = F^{1/N}$、最小總延遲 $\hat{D} = NF^{1/N} + P$，以及由後往前逆推各級閘尺寸的電容轉換公式 $C_{\text{in}_i} = \frac{C_{\text{out}_i} g_i}{\hat{f}}$（Example 4.13、習題 4.10–4.13）。
4. **最佳邏輯級數 $\hat{N}$ 與最佳單級努力度 $\rho \approx 4$ 之微積分證明**：完整證明由 $\frac{\partial D}{\partial N} = 0$ 導出之超越方程式 $p_{\text{inv}} + \rho(1 - \ln \rho) = 0$（當 $p_{\text{inv}} = 0$ 時 $\rho = e \approx 2.718$；當 $p_{\text{inv}} = 1$ 時 $\rho \approx 3.59 \approx 4 \implies \hat{N} = \log_4 F$），並能應用於大型緩衝器鏈與記憶體解碼器（Decoder）設計（Examples 4.13–4.14、習題 4.12, 4.24）。
5. **非對稱分支（1–2 Fork 時脈緩衝器）、Datasheet 參數萃取與單元庫時序模型**：掌握時脈反相分支（1–2 Fork，習題 4.25–4.26）兩支路延遲相等之最佳化求解、從標準單元庫 Datasheet（K_{load} 與 Intrinsic Delay）萃取 τ, g, p（Sec. 4.4.5、習題 4.14–4.17），以及 NLDM 二維查表與 CCSM/ECSM 電流源模型。

1 時序分析以傳播延遲與污染延遲定義關鍵路徑 Slack，並由集總電容微分方程描述暫態響應（Sec. 4.1–4.2）

1.1 核心時序指標定義與靜態時序分析（Static Timing Analysis, STA）（Sec. 4.1）

- **五大波形時序定義（圖 4.1）**：
  1. **傳播延遲時間（Propagation Delay Time, t_{pd} / max-time）**：從輸入跨越 50% 穩態電位到輸出跨越 50% 穩態電位的**最長時間**（細分為輸出上升 t_{pdr} 與輸出下降 t_{pdf}，取較大者或平均值）。
  2. **污染延遲時間（Contamination Delay Time, t_{cd} / min-time）**：從輸入跨越 50% 到輸出開始跨越 50% 的**最短時間**（細分為 t_{cdr} 與 t_{cdf}）。用於檢查正反器 Hold-time 是否違規。
  3. **上升時間（Rise Time, t_r）與下降時間（Fall Time, t_f）**：波形由穩態值的 20% **上升至** 80%（或由 80% **下降至** 20%）所需時間；平均邊緣速率（Edge rate / Slew）定義為 $t_{rf} = \frac{t_r + t_f}{2}$。
- **到達時間（Arrival Time, a_i）與時間裕度（Slack，圖 4.2）**：靜態時序分析器（Timing Analyzer）依拓撲順序由輸入往輸出遞迴計算每個節點 i 的最晚信號到達時間 a_i，並與系統

要求的必達時間（Required Time, q_i）相減得出 **Slack（時間裕度）**：

$$\boxed{a_i = \max_{j \in \text{fanin}(i)} \{a_j\} + t_{pd_i}, \qquad \text{Slack}_i = q_i - a_i} \tag{1}$$

若 Slack > 0 代表滿足時序規範（圖 4.2 中最晚輸出 $a_{12} = 140$ ps，若要求在 200 ps 前到達，則 Slack $= 200 - 140 = +60$ ps）；若 Slack < 0 則代表關鍵路徑（Critical Path）太慢，違反 Setup-time。

- **四個時序優化層次（依槓桿效益由大至小排序）**：(1) **架構/微架構層次（Architectural / Microarchitectural，影響力最大！）**：決定管線級數（Pipelining）、平行執行單元數與快取大小（再高超的邏輯或電路技巧都無法拯救糟糕的微架構）；(2) **邏輯層次（Logic level）**：選擇功能區塊結構（如 Lookahead vs. Ripple carry adder）、邏輯級數與扇入/扇出；(3) **電路層次（Circuit level）**：調整電晶體尺寸（Sizing）或改用動態/傳輸閘邏輯；(4) **佈局層次（Layout level）**：透過 Floorplan 縮短長導線、共用或折疊（Folding）擴散區以降低寄生電容。

1.2 反相器暫態響應（Transient Response）與集總切換電容萃取（Sec. 4.2）

考慮反相器 $X1$（含 $P1, N1$）透過一段導線驅動下一級反相器 $X2$（含 $P2, N2$）（圖 4.3）：

- **如何正確萃取輸出節點 B 的有效切換電容 C_{out}？（必考觀念！）**
  - **計入 C_{out} 的電容**：驅動級 $X1$ 汲極對基底的擴散電容（$C_{dbn1} + C_{dbp1}$）+ 導線電容（C_{wire}）+ 負載級 $X2$ 輸入閘極電容（$C_{gsn2} + C_{gsp2}$）：

$$\boxed{C_{\text{out}} = C_{dbn1} + C_{dbp1} + C_{\text{wire}} + C_{gsn2} + C_{gsp2}} \tag{2}$$

  - **不計入 C_{out} 的無關電容（Irrelevant / Nonswitching Capacitances）**：(1) 驅動級源極對基底電容 C_{sbn1}（兩端皆接 GND）與 C_{sbp1}（兩端皆接 V_{DD}），因兩端電位固定不變，永不充放電；(2) $X1$ 自身的閘極電容（屬於前一級的負載）與 $X2$ 的汲極擴散電容（屬於下一級輸出的負載）。注意：對交流暫態而言，V_{DD} 與 GND 皆為固定電位，故連至 V_{DD} 的電容在計算延遲時可直接等效畫為接地。
- **步階輸入（Step Input）與斜坡輸入（Ramp Input）之暫態微分方程（Eq. 4.4–4.5）**：
  - 當輸入 A 由 0 瞬間跳變至 V_{DD} 時，$P1$ 立即關閉、$N1$ 導通放電（$C_{\text{out}}\frac{dV_B}{dt} = -I_{dsn1}$）。在 $V_B > V_{DD} - V_t$ 時 $N1$ 處於飽和區，提供定電流使 V_B 呈**直線下降**；當 $V_B < V_{DD} - V_t$ 時 $N1$ 進入線性區，放電速率減緩呈指數漸近至 0（圖 4.4）。
  - 當輸入 A 為具有有限上升時間 t_r 的斜坡（Ramp）時，分為三個階段（Table 4.1）：**Phase 1**（$0 < V_A < V_{tn}$，$N1$ OFF、$P1$ ON，$V_B = V_{DD}$）→ **Phase 2**（$V_{tn} < V_A < V_{DD} - |V_{tp}|$，$N1$ **與** $P1$ **同時導通互相拉扯競爭**，$C_{\text{out}}\frac{dV_B}{dt} = I_{dsp1} - I_{dsn1}$）→ **Phase 3**（$V_A > V_{DD} - |V_{tp}|$，$P1$ 關閉，$N1$ 單獨放電）。因此輸入訊號上升越慢（t_r 越大），$N1$ 越晚完全導通且與 $P1$ 短路競爭時間越長，導致傳播延遲 t_{pd} 隨 t_r 線性增加！

2 RC 延遲模型與 Elmore Delay 將非線性電晶體簡化為線性 RC 樹，奠定正規化延遲 $\tau = 3RC$ 基礎（Sec. 4.3）

2.1 等效 RC 電路模型與正規化延遲單位 $\tau = 3RC$（Sec. 4.3.1–4.3.5）

1. **單位電晶體等效電阻 R 與電容 C 規則（圖 4.5）**：
   - **單位 nMOS（寬度 $k = 1$，即 $4/2\ \lambda$）**：導通等效電阻為 **R**（已將一階 RC 步階響應 $t_{pd} = R_0 C \ln 2$ 中的 $\ln 2 \approx 0.693$ 吸收進經驗電阻 R 中，使延遲直接寫為 $t_{pd} = RC$；典型值約 $R \approx 10\ \text{k}\Omega$）；閘極電容為 **C**，有打孔（Contacted）的源極與汲極擴散電容亦各為 **C**（在 65 nm 製程中，單位寬度 $0.1\ \mu\text{m} \implies C \approx 0.1$ fF，故 $RC \approx 1$ ps）。

- **放大 k 倍寬之 nMOS**：電阻降為 **R/k**，閘極電容、源極與汲極擴散電容皆增為 **kC**。
- **放大 k 倍寬之 pMOS**：因電洞移動率約為電子的一半（$\mu_n/\mu_p \approx 2$），單位 pMOS 電阻為 **2R**，寬度 k 倍之 pMOS 電阻為 **2R/k**，閘極、源極與汲極電容同樣為 **kC**。
- **標準單位反相器（Unit Inverter，圖 4.6）**：為使上升與下降有效電阻皆等於 R，設 nMOS 寬度為 1、pMOS 寬度為 2。因此**單位反相器的輸入電容為 $C_{\text{in,inv}} = 1C + 2C = \mathbf{3C}$，自身輸出端汲極擴散電容亦為 $1C + 2C = \mathbf{3C}$**！

2. **Elmore Delay 模型（Eq. 4.14 — 處理任意無迴路 RC 樹的核心工具）**：將電路表為以電壓源（V_{DD} 或 GND）為樹根（Root）、各節點電容 C_i 為樹葉的 RC 樹（RC Tree），從信號源切換到目標輸出節點（Leaf）的延遲為：

$$\boxed{t_{pd} = \sum_i R_{is} C_i} \tag{3}$$

其中 C_i 為節點 i 上的電容，而 R_{is} **為「從電壓源（Source）到節點 i 的路徑」與「從電壓源到目標輸出端（Leaf）的路徑」兩者重疊共用路徑（Shared Path）上的電阻總和**！

- 例如圖 4.10 二階串聯 RC 電路：節點 n_1（電容 C_1）與輸出 V_{out}（電容 C_2）共用 R_1，而 V_{out} 自己還經過 R_2，故 $t_{pd} = R_1C_1 + (R_1 + R_2)C_2$（Eq. 4.13）。

3. **製程無關之正規化延遲 $\tau = 3RC$ 與 FO4 反相器基準（Examples 4.4–4.6）**：考慮寬度為 w 倍的單位反相器（等效電阻 R/w，輸入電容 $C_{\text{in}} = 3wC$，自身汲極擴散電容 $3wC$）驅動 m 個單位反相器（外部負載電容 $C_{\text{out}} = 3mC$）。定義**扇出或電氣努力度（Fanout / Electrical Effort）為** $h \equiv \frac{C_{\text{out}}}{C_{\text{in}}} = \frac{3mC}{3wC} = \frac{m}{w}$，則 Elmore 延遲為：

$$t_{pd} = \frac{R}{w}(3wC + 3mC) = \left(3 + 3\frac{m}{w}\right) RC = (3 + 3h)RC \tag{4}$$

定義**理想無寄生電容之 Fanout-of-1 反相器延遲為正規化時間常數** $\boxed{\tau \equiv 3RC}$（注意與 Mead & Conway 定義的 RC 差 3 倍！），則正規化延遲（Normalized Delay）d 為：

$$\boxed{d \equiv \frac{t_{pd}}{\tau} = \frac{(3h+3)RC}{3RC} = h + 1} \tag{5}$$

當扇出 $h = 4$ 時，即得著名的 **Fanout-of-4 (FO4) 反相器延遲**：$\boxed{d_{\text{FO4}} = 4 + 1 = \mathbf{5}\tau = \mathbf{15RC}}$（即 $1\tau = 0.2$ FO4；經驗法則：製程的 FO4 延遲（ps）$\approx \frac{1}{3} \sim \frac{1}{2} \times L_{\text{drawn}}$（nm），在 65 nm 製程約 15–25 ps）。

【推導與證明專欄：3 輸入 NAND 閘之 Elmore 傳播與污染延遲完整推導（Examples 4.2, 4.7, 4.8）】

1. 3-Input NAND 閘（圖 4.7, 4.15, 4.16 — 驅動 h 個相同 NAND3 負載）：

- **電晶體尺寸與電容標記（Example 4.2）**：3 顆串聯 nMOS 寬度各為 3（電阻各為 $R/3$，總下拉電阻 $= R$）；3 顆並聯 pMOS 寬度各為 2（最差情況僅 1 顆導通，電阻 $= 2R/2 = R$）。每個輸入端電容 $C_{\text{in}} = 3C + 2C = \mathbf{5C}$（故 h 個相同負載提供 $5hC$ 外部電容）。若所有擴散區皆獨立打孔，輸出端 Y 自身擴散電容為 $3 \times 2C$ (pMOS) $+ 3C$ (top nMOS) $= \mathbf{9C}$，故節點 Y 總電容為 $C_Y = (9 + 5h)C$；串聯 nMOS 內部節點 n_1, n_2 的擴散電容各為 **3C**。
- **最差下降傳播延遲 t_{pdf}（圖 4.15a — 內部節點初始皆為高電位需一併放電）**：
  節點 n_1（$3C$）到 GND 經過 $R/3$；節點 n_2（$3C$）到 GND 經過 $R/3 + R/3 = 2R/3$；輸出 Y（$(9 + 5h)C$）到 GND 經過 $R/3 + R/3 + R/3 = R$：

$$\begin{aligned} t_{pdf} &= (3C)\left(\frac{R}{3}\right) + (3C)\left(\frac{2R}{3}\right) + (9 + 5h)C(R) \\ &= \boxed{(\mathbf{12 + 5h})\mathbf{RC} = \left(4 + \frac{5}{3}h\right)\tau} \end{aligned} \tag{6}$$

- **最差上升傳播延遲 t_{pdr}（圖 4.15b — 必考陷阱！）**：
  最差情況為「上方兩顆接近輸出的 nMOS 輸入維持 1（保持導通！），而最底部接地端 nMOS 輸入由 1 → 0」，此時僅單顆 pMOS（電阻 R）將輸出 Y 拉向 V_{DD}，且必須同時對導通連通的內部節點 n_2（$3C$）與 n_1（$3C$）充電！注意：**從電源 V_{DD} 到輸出 Y 的路徑僅經過 pMOS 的電阻 R**，與到 n_1, n_2 的路徑之**重疊共用部分（Shared path）只有 R**（下方的 $R/3$ 不在 $V_{DD} \to Y$ 的路徑上！）：

$$\boxed{t_{pdr} = (9 + 5h)C(R) + (3C)(R) + (3C)(R) = (\mathbf{15 + 5h})\mathbf{RC} = \left(5 + \frac{5}{3}h\right)\tau} \tag{7}$$

- **最佳下降與上升污染延遲 t_{cdf}, t_{cdr}（Example 4.8，圖 4.16）**：
  - t_{cdf}：下方兩顆 nMOS 早已導通將 n_1, n_2 放完電，最頂部 nMOS 最後導通 $\Longrightarrow$ $\boxed{t_{cdf} = (\mathbf{9 + 5h})\mathbf{RC}}$。
  - t_{cdr}：三個輸入同時由 1 → 0，3 顆並聯 pMOS 同時導通（總電阻降為 $R/3$），且 nMOS 全關斷隔離了 n_1, n_2 $\Longrightarrow$ $\boxed{t_{cdr} = (9 + 5h)C\left(\frac{R}{3}\right) = \left(\mathbf{3 + \frac{5}{3}h}\right)\mathbf{RC}}$。

【推導與證明專欄：2 輸入 NOR 閘之 Elmore 延遲與佈局電容優化推導（必考習題 4.1 & 4.2）】
2-Input NOR 閘完整推導（習題 4.1 & 4.2）：

- **尺寸設定**：2 顆並聯 nMOS 寬度各為 1（電阻 R）；2 顆串聯 pMOS 為使總上拉電阻為 R，每顆電阻需為 $R/2$，故**每顆 pMOS 寬度必須放大為** 4！每個輸入端電容 $C_{\text{in}} = 1C + 4C = \mathbf{5C}$。
- **習題 4.1（假設所有擴散區皆獨立打孔）**：輸出端 Y 擴散電容為 $2 \times 1C$ (nMOS) + $4C$ (bottom pMOS) $= 6C$，加上負載 $5hC$ 共 $(6+5h)C$；串聯 pMOS 中間節點 n_1 的擴散電容為 $4C$ (top pMOS drain) + $4C$ (bottom pMOS source) = **8C**。
  - **最差上升延遲** t_{pdr}（透過兩顆串聯 pMOS 充電）：

$$\boxed{t_{pdr,\text{Ex4.1}} = (8C)\left(\frac{R}{2}\right) + (6+5h)C\left(\frac{R}{2}+\frac{R}{2}\right) = 4RC + (6+5h)RC = (\mathbf{10+5h})\mathbf{RC}} \quad (8)$$

  - **最差下降延遲** t_{pdf}（上方近 V_{DD} 的 pMOS 關閉、下方近輸出的 pMOS 仍導通，單顆 nMOS 電阻 R 放電，共用路徑電阻為 R）：

$$\boxed{t_{pdf,\text{Ex4.1}} = (6+5h)C(R) + (8C)(R) = (\mathbf{14+5h})\mathbf{RC}} \quad (9)$$

- **習題 4.2（考慮真實 Stick Diagram 佈局優化：並聯共用 Contact 只算 1 次，串聯無 Contact 減半計算）**：
  兩顆並聯 nMOS 共用汲極 Contact $\Longrightarrow$ nMOS 貢獻至輸出 Y 的擴散電容由 $2C$ 降為 $1C$，故輸出端總擴散電容降為 $1C+4C = \mathbf{5C}$；兩顆串聯 pMOS 中間無 Contact（Merged diffusion），只算單側的一半電容 $\Longrightarrow$ 中間節點 n_1 電容由 $8C$ 大幅降為 $\frac{1}{2}(4C) = \mathbf{2C}$（或若對兩端各取半則為 $4C$，按題意「if a diffusion node is between two series transistors and requires no contacts, only budget half the capacitance」即由單顆 $4C$ 減半為 $2C$ 或由 $8C$ 減為 $4C$）：

$$\begin{aligned} C_{n1} = 2C &\Longrightarrow t_{pdr} = (\mathbf{6+5h})\mathbf{RC}, \quad t_{pdf} = (\mathbf{7+5h})\mathbf{RC} \\ C_{n1} = 4C &\Longrightarrow t_{pdr} = (\mathbf{7+5h})\mathbf{RC}, \quad t_{pdf} = (\mathbf{9+5h})\mathbf{RC} \end{aligned} \quad (10)$$

2.2 佈局折疊（Folding）與有效電阻 R 的解析推導（Sec. 4.3.6–4.3.7）

- **寬電晶體折疊佈局（Folding Wide Transistors，圖 4.18）**：將一顆寬度 $24/12\ \lambda$ 的大反相器（擴散電容 $9C$）拆成兩顆並聯的 $12/6\ \lambda$ 電晶體並共用中間汲極接觸孔，可使擴散面積與寄生電容直接**減半為** $4.5C$，同時縮短多晶矽閘極長度以降低閘極電阻！
- **有效電阻 R 與切換軌跡電流 I_{eff} 之關係（Eq. 4.16–4.19，圖 4.19–4.20）**：
  - 在步階輸入且強速度飽和（$V_{dsat} < V_{DD}/2$）下，放電過程維持定電流 I_{dsat}，故 $R_{\text{step}} = \frac{\ln 2}{V_{DD}/2}\int_{V_{DD}/2}^{V_{DD}} \frac{V}{I_{dsat}}\,dV = \frac{3\ln 2}{4}\frac{V_{DD}}{I_{dsat}} \approx \frac{V_{DD}}{2I_{dsat}}$。
  - 在真實斜坡輸入（輸入與輸出斜率相等）下，我們關心從「輸入通過 $V_{DD}/2$（此時輸出剛開始由 V_{DD} 下降）」到「輸出通過 $V_{DD}/2$（此時輸入剛好到達 V_{DD}）」的區間。定義起點電流 $I_L \equiv I_{ds}(V_{gs} = V_{DD}/2, V_{ds} = V_{DD})$ 與終點電流 $I_H \equiv I_{ds}(V_{gs} = V_{DD}, V_{ds} = V_{DD}/2)$，取平均有效電流 $I_{\text{eff}} = \frac{I_H + I_L}{2}$，則放電至 $V_{DD}/2$ 的時間為：

$$t_{pd} = \frac{C(V_{DD}/2)}{I_{\text{eff}}} = \frac{CV_{DD}}{2I_{\text{eff}}} \equiv RC \Longrightarrow \boxed{R = \frac{V_{DD}}{2I_{\text{eff}}} = \frac{V_{DD}}{I_H + I_L}} \quad (11)$$

3 線性延遲模型將單級延遲拆解為邏輯努力度 g、電氣努力度 h 與寄生延遲 p（Sec. 4.4）

3.1 單級邏輯閘線性延遲公式、標準 g/p 表與一般化推導（Sec. 4.4.1–4.4.4）

將任意邏輯閘的正規化延遲（以 $\tau = 3RC$ 為單位）表示為線性函數（Eq. 4.20–4.22，圖 4.21）：

$$\boxed{d = f + p = gh + p, \qquad \text{where } f \equiv gh, \quad g \equiv \frac{C_{\text{in,gate (same drive as unit INV)}}}{C_{\text{in,unit INV}}}, \quad h \equiv \frac{C_{\text{out}}}{C_{\text{in,gate}}}} \tag{12}$$

- **邏輯努力度（Logical Effort, g）物理意義**：代表在提供與單位反相器相同輸出驅動電流（相同有效電阻 R）的前提下，該邏輯閘每個輸入端呈現的電容是單位反相器的幾倍（亦即在 d 對 h 作圖中的**斜率**）。反相器定義為 $g = 1$；越複雜的邏輯閘 g 越大。
- **電氣努力度 / 扇出（Electrical Effort / Fanout, h）**：外部負載電容 C_{out} 除以該邏輯閘自身的輸入電容 C_{in}。
- **寄生延遲（Parasitic Delay, p）**：當不接任何外部負載（$h = 0$）時，邏輯閘驅動自身內部擴散電容所需的延遲（即 d 對 h 作圖的 y **軸截距**）。對反相器而言，$p_{\text{inv}} \approx 1$（以 τ 為單位）。
- **驅動強度（Drive, x，Sec. 4.4.4，習題 4.6, 4.8）**：若重定義單位反相器的輸入電容為 1 個單位，則任意邏輯閘的相對驅動能力（Drive）為 $\boxed{x = \frac{C_{\text{in}}}{g}}$，此時延遲可改寫為 $\boxed{d = \frac{C_{\text{out}}}{x} + p}$。例如：4x 反相器的 $C_{\text{in}} = 4 \times 3 = 12$ 單位（或正規化為 4），其 $g = 1$、$p = p_{\text{inv}} = 1$（g **與** p **皆與電晶體放大倍率無關**！），Drive $x = 4$；若一個 2-input NAND 閘與單位反相器具有相同的輸入電容（3 單位，正規化 $C_{\text{in}} = 1$），因 $g_{\text{NAND2}} = 4/3$，故其驅動強度僅為 $x = \frac{1}{4/3} = \frac{3}{4} = \mathbf{0.75}$（習題 4.8b）！

【推導與證明專欄：任意移動率比 $\mu = R_p/R_n$ 下之邏輯努力度 g 通式推導（必考習題 4.19–4.20）】

1. 習題 4.19 & 4.20 — 當 pMOS 電阻為 nMOS 的 μ 倍時之邏輯努力度通式：

設單位 nMOS（寬度 1）電阻為 R，則單位 pMOS（寬度 1）電阻為 μR：

- **單位反相器（Unit Inverter）**：nMOS 寬度為 1，pMOS 寬度需為 μ（使上拉電阻為 $\mu R/\mu = R$）。因此單位反相器的輸入電容為 $C_{\text{in,inv}} = \mathbf{1 + \mu}$。
- **k-Input NAND 閘**：k 顆串聯 nMOS 寬度各需為 k（每顆電阻 R/k，串聯總和 R）；k 顆並聯 pMOS 寬度各需為 μ（單顆導通電阻 R）。故每個輸入端電容為 $C_{\text{in,NAND-}k} = k + \mu$：

$$\boxed{g_{\text{NAND-}k}(\mu) = \frac{k + \mu}{1 + \mu}} \qquad \left(\text{當 } \mu = 3, k = 2 \text{ 時，習題 4.19：} g_{\text{NAND2}} = \frac{2+3}{1+3} = \frac{\mathbf{5}}{\mathbf{4}} = \mathbf{1.25}\right) \tag{13}$$

- **k-Input NOR 閘**：k 顆並聯 nMOS 寬度各為 1；k 顆串聯 pMOS 每顆電阻需為 R/k，故每顆 pMOS 寬度必須放大為 $k\mu$！每個輸入端電容為 $C_{\text{in,NOR-}k} = 1 + k\mu$：

$$\boxed{g_{\text{NOR-}k}(\mu) = \frac{1 + k\mu}{1 + \mu}} \qquad \left(\text{當 } \mu = 3, k = 2 \text{ 時，習題 4.19：} g_{\text{NOR2}} = \frac{1+6}{1+3} = \frac{\mathbf{7}}{\mathbf{4}} = \mathbf{1.75}\right) \tag{14}$$

結論：當 μ 越大（電洞相較於電子越慢），g_{NAND} 反而越接近 1，而 g_{NOR} 趨近於 k，使 **NAND 相較於 NOR 的優勢更加懸殊**！

表 1: 常用靜態 CMOS 邏輯閘之邏輯努力度 g 與一階寄生延遲 p 必背速查表（Table 4.2 & 4.3，假設 $\mu = R_p/R_n = 2$）

邏輯閘類型	1 輸入	2 輸入	3 輸入	4 輸入	n 輸入通用公式 (g)	n 輸入寄生延遲 (p)	結構特性與考場關鍵結論
Inverter (INV)	$g = 1$	—	—	—	1	$p_{\text{inv}} = 1$	基準閘：$W_n = 1, W_p = 2 \Longrightarrow C_{\text{in}} = 3$。
NAND	—	$4/3$	$5/3$	$6/3 = 2$	$\dfrac{n+2}{3}$	$n\,p_{\text{inv}} = n$	nMOS 串聯（寬度 n）、pMOS 並聯（寬度 2）；**NAND 永遠優於 NOR**！
NOR	—	$5/3$	$7/3$	$9/3 = 3$	$\dfrac{2n+1}{3}$	$n\,p_{\text{inv}} = n$	nMOS 並聯（寬度 1）、pMOS 串聯（寬度 $2n$）；隨 n 增加斜率惡化極快。
Tristate / MUX	2	2	2	2	2（與 n 無關！）	$2n\,p_{\text{inv}} = 2n$	由三態反相器並聯構成（pMOS 兩顆串聯寬 4、nMOS 兩顆串聯寬 2 $\Longrightarrow C_{\text{in}} = 6, g = 6/3 = 2$）。雖 $g = 2$ 固定，但 $p = 2n$ 隨 n 線性增加，故大 MUX 宜拆為 4:1 MUX 樹。
XOR / XNOR	—	$4, 4$	$6, 12, 6$	$8, 16, 16, 8$	依輸入腳位而異	4 (2-in)	單級 AOI 實作需同時驅動真值與補數閘極，邏輯努力度極高。

【推導與證明專欄：n 輸入 NAND 與 NOR 閘之二次方（n^2）Elmore 寄生延遲證明（Eq. 4.23 & 習題 4.4）】

證明 n 輸入 NAND 與 NOR 的真實 Elmore 寄生延遲隨 n^2 二次方成長：

- **n-Input NAND（圖 4.23，考慮內部節點放電）**：每顆串聯 nMOS 寬度為 n（電阻 R/n），$n-1$ 個內部節點（$i = 1 \ldots n-1$）電容各為 nC（假設合并無打孔區算單側 nC），輸出節點電容為 $2nC$ (pMOS) $+ nC$ (nMOS) $= 3nC$。則無外部負載時的下降 Elmore 延遲為：

$$t_{pd,\text{NAND-}n} = R(3nC) + \sum_{i=1}^{n-1} \left(\frac{iR}{n}\right)(nC) = 3nRC + RC\sum_{i=1}^{n-1} i = 3nRC + \frac{n(n-1)}{2}RC = \boxed{\left(\frac{n^2}{2} + \frac{5}{2}n\right)RC} \tag{15}$$

- **習題 4.4 — n-Input NOR 之最差 Elmore 寄生延遲**：
  n 顆並聯 nMOS 寬度各為 1；n 顆串聯 pMOS 寬度各為 $2n$（每顆電阻 R/n）。輸出節點擴散電容為 $n(1C) + 2nC = 3nC$；$n-1$ 個串聯 pMOS 內部節點電容各為 $2nC$（若計合併無打孔區為 $2nC$；若計雙側獨立擴散則為 $4nC$）：
  - **最差上升寄生延遲（透過串聯 pMOS 充電，內部節點電容 $2nC$）**：

$$t_{pdr,\text{NOR-}n} = R(3nC) + \sum_{i=1}^{n-1} \left(\frac{iR}{n}\right)(2nC) = 3nRC + 2RC\frac{n(n-1)}{2} = \boxed{\left(n^2 + 2n\right)RC} \tag{16}$$

  - **最差下降寄生延遲（接近 V_{DD} 的 pMOS 關閉，其餘 $n-1$ 顆串聯 pMOS 導通，單顆 nMOS 電阻 R 必須將輸出 $3nC$ 與全部 $n-1$ 個內部節點 $2nC$ 一起放電，共用路徑電阻皆為 R！）**：

$$\boxed{t_{pdf,\text{NOR-}n} = R(3nC) + (n-1)R(2nC) = \left(2n^2 + n\right)RC \quad \left(p = \frac{2n^2+n}{3}\right)} \tag{17}$$

  設計準則：因寄生延遲隨串聯電晶體數 n^2 暴增，實務上**單級靜態邏輯閘的串聯電晶體數絕不應超過 4（最多 5）顆**！超過時應拆分為多級較小扇入的 NAND/NOR 樹。

3.2 環形振盪器（Ring Oscillator）、Datasheet 萃取與線性模型六大限制（Sec. 4.4.3–4.4.6）

- **N 級環形振盪器頻率推導（Example 4.11，圖 4.24 — 必考陷阱！）**：由奇數 N 顆相同反相器串接成閉迴路，每級的 $g = 1, h = 1, p = 1 \implies$ 每級延遲 $d_{\text{stage}} = 1 \times 1 + 1 = 2\tau$（即 $t_{pd} = 2\tau$）。注意：**信號必須繞行整個環形迴路「兩圈」（經過 $2N$ 次反相：第一圈由 $0 \to 1$，第二圈由 $1 \to 0$）才能回到原本的相態完成一個完整週期**！因此振盪週期 T 與頻率 f 為：

$$\boxed{T = 2 \times N \times t_{pd,\text{stage}} = 2N(2\tau) = 4N\tau \implies f = \frac{1}{T} = \frac{1}{4N\tau}} \tag{18}$$

  （例如 $N = 31$ 級、$\tau = 3$ ps 時，$f = \frac{1}{4\times 31\times 3\text{ ps}} \approx \mathbf{2.69}$ GHz。）

- **從標準單元庫 Datasheet 萃取 τ, g, p（Sec. 4.4.5，圖 4.25 及習題 4.14–4.17）**：Datasheet 給定每個輸入腳位的電容 C_{in}（pF）、無負載本質延遲 Intrinsic Delay（ns，即 t_{pd0}）與負載斜率 K_{load}（ns/pF）。當驅動 h 個相同邏輯閘（外部負載 $C_{\text{out}} = h \cdot C_{\text{in}}$）時，平均延遲為：

$$\boxed{t_{pd}(h) = \frac{t_{pdr0} + t_{pdf0}}{2} + \left(C_{\text{in}} \cdot \frac{K_{\text{load},r} + K_{\text{load},f}}{2}\right)h \equiv t_{\text{parasitic}} + t_{\text{effort-per-fanout}} \cdot h} \tag{19}$$

  - 對單位反相器 `INVX1`（$C_{\text{in}} = 3.6$ fF $= 0.0036$ pF）：由斜率直接讀出 $\tau = C_{\text{in,inv}} \cdot \overline{K}_{\text{load,inv}} = 3.6\text{ fF} \times \frac{4.53+2.37}{2}\ \frac{\text{ns}}{\text{pF}} = \mathbf{12.42}$ ps，且 $p_{\text{inv}} = \frac{(25.3+14.6)/2}{12.42} = \frac{20.0}{12.42} \approx \mathbf{1.61}$。

  - 對任意其他邏輯閘：將其斜率除以 τ 即得邏輯努力度 $\boxed{g = \dfrac{C_{\text{in,gate}} \cdot \overline{K}_{\text{load,gate}}}{\tau}}$，將其截距除以 τ 即得正規化寄生延遲 $\boxed{p = \dfrac{\bar{t}_{pd0,\text{gate}}}{\tau}}$！

- **線性延遲模型的六大限制（Sec. 4.4.6）：**
  1. **輸入與輸出斜率（Input/Output Slope）**：延遲隨輸入上升時間 t_r 線性增加；當各級努力度皆設計在 $\hat{f} \approx 4$ 時，各級斜率一致，誤差最小。
  2. **多輸入同時切換（Input Arrival Times）**：兩顆串聯電晶體同時開啟時，延遲比單一輸入切換略長；兩顆並聯電晶體同時開啟時，雙倍電流使延遲縮短。
  3. **速度飽和（Velocity Saturation，Eq. 4.28 & Example 4.12）**：N 顆串聯電晶體因分壓使水平電場較小、速度飽和較輕微，其飽和電流與單顆電晶體之比值為：

$$\boxed{\frac{I_{dsat\text{-}N\text{-series}}}{I_{dsat}} = \frac{(V_{DD} - V_t) + V_c}{(V_{DD} - V_t) + NV_c}} > \frac{1}{N} \tag{20}$$

     因此在 65 nm 製程中，3 顆串聯 nMOS 只需放大 $1/0.46 = 2.18$ 倍寬（而非 3 倍），使 NAND3 的實際邏輯努力度由 $5/3 = 1.67$ 降至 **1.40**，NOR3 由 $7/3 = 2.33$ 降至 **2.0**！
  4. **電源電壓相依性（Voltage Dependence，Eq. 4.29–4.31）**：正常操作下 $\tau \propto \frac{CV_{DD}}{(V_{DD}-V_t)^\alpha} \approx \frac{kC}{1-V_t^*/V_{DD}}$；在次臨界區（$V_{DD} < V_t$）則為 $\tau \propto \frac{CV_{DD}}{I_{\text{off}} 10^{V_{DD}/S}}$。
  5. **閘源極電容（C_{gs}）**：串聯電晶體內部源極電位變動時需額外對 C_{gs} 充放電。
  6. **靴帶效應與米勒效應（Bootstrapping & Miller Effect，圖 4.28）**：輸入與輸出端因逆向變化，跨接於輸入與輸出間的閘汲極電容 C_{gd} 承受兩倍電壓擺幅（$\Delta V = 2V_{DD}$），等效輸入電容影響加倍為 $C_{gs} + 2C_{gd}$，且在輸出開始下降前會先將輸出往上微微頂起（Bootstrap bump）。

4 多級路徑邏輯努力度法（Method of Logical Effort）在各級努力度相等（$\hat{f} = F^{1/N} \approx 4$）時達成最小延遲（Sec. 4.5–4.6）

4.1 多級路徑延遲最小化定理與最佳級數 $\hat{N}$ 微積分證明（Sec. 4.5.1–4.5.2）

表 2: 單級（Stage）與多級路徑（Multistage Path）之邏輯努力度符號與公式對照表（Table 4.5）

物理量名稱	單一邏輯級表達式 (Stage i)	多級邏輯路徑表達式 (N-Stage Path)
邏輯級數 (Stages)	1	N
邏輯努力度 (Logical Effort)	g_i（查表 4.2）	$G = \prod_{i=1}^{N} g_i$
電氣努力度 (Electrical Effort)	$h_i = \dfrac{C_{\text{out}_i}}{C_{\text{in}_i}}$	$H = \dfrac{C_{\text{out(path)}}}{C_{\text{in(path)}}}$（注意：有分支時 $\prod h_i = BH \neq H$！）
分支努力度 (Branching Effort)	$b_i = \dfrac{C_{\text{onpath}_i} + C_{\text{offpath}_i}}{C_{\text{onpath}_i}}$	$B = \prod_{i=1}^{N} b_i$
總努力度 (Effort)	$f_i = g_i h_i$（或含分支寫為 $g_i b_i h_{\text{onpath}_i}$）	$F = \prod_{i=1}^{N} f_i = GBH$
寄生延遲 (Parasitic Delay)	p_i（查表 4.3）	$P = \sum_{i=1}^{N} p_i$
總延遲 (Total Delay)	$d_i = f_i + p_i$	$D = \sum_{i=1}^{N} d_i = D_F + P = \sum_{i=1}^{N} f_i + \sum_{i=1}^{N} p_i$

【推導與證明專欄：多級路徑最小延遲定理（$\hat{f} = F^{1/N}$）與逆向電容轉換公式證明】

1. 為何當每一級的 Stage Effort 相等（$\hat{f} = F^{1/N}$）時路徑總延遲最小？

對於給定拓撲、起點輸入電容 $C_{\text{in(path)}}$ 與終點負載電容 $C_{\text{out(path)}}$ 的 N 級路徑，無論中間各級邏輯閘的尺寸如何改變，各級努力度的**乘積恆為定值**：

$$\prod_{i=1}^{N} f_i = GBH = F = \text{constant} \tag{21}$$

路徑總延遲為 $D = \sum_{i=1}^{N} f_i + P$（其中 $P = \sum p_i$ 與尺寸無關）。根據**算術平均大於等於幾何平均不等式（AM-GM Inequality）**：

$$\frac{1}{N}\sum_{i=1}^{N} f_i \geq \left(\prod_{i=1}^{N} f_i\right)^{1/N} = F^{1/N} \implies \sum_{i=1}^{N} f_i \geq NF^{1/N} \tag{22}$$

等號成立之充要條件為**每一級分攤完全相同的努力度**！因此：

$$\boxed{\hat{f} = f_1 = f_2 = \cdots = f_N = F^{1/N} = (GBH)^{1/N}, \qquad \hat{D}_{\min} = NF^{1/N} + P} \tag{23}$$

由 $\hat{f} = g_i b_i \frac{C_{\text{onpath,out}_i}}{C_{\text{in}_i}} = g_i \frac{C_{\text{total,out}_i}}{C_{\text{in}_i}}$，即可**由最後一級負載往前逐級逆推**每一級的最佳輸入電容（Capacitance Transformation Formula，Eq. 4.41）：

$$\boxed{C_{\text{in}_i} = \frac{C_{\text{out}_i} \times g_i}{\hat{f}}} \tag{24}$$

【推導與證明專欄：最佳邏輯級數 $\hat{N} = \log_\rho F$ 與最佳單級努力度 $\rho \approx 4$ 之微積分證明（Eq. 4.42–4.43）】

最佳級數 $\hat{N}$ 與最佳單級努力度 ρ 之微積分推導：

設原本 n_1 級邏輯區塊具有路徑努力度 F，我們在後方額外串接 $N - n_1$ 顆反相器（每顆反相器 $g = 1$ 不改變 F，但每顆增加寄生延遲 p_{inv}）使總級數變為 N：

$$D(N) = NF^{1/N} + \sum_{i=1}^{n_1} p_i + (N - n_1)p_{\text{inv}} \tag{25}$$

將 $F^{1/N}$ 寫為 $e^{(\ln F)/N}$，對 N 微分並令 $\frac{\partial D}{\partial N} = 0$ 以求極小值點 $N = \hat{N}$：

$$\frac{\partial D}{\partial N} = F^{1/N} + NF^{1/N}\left(-\frac{\ln F}{N^2}\right) + p_{\text{inv}} = F^{1/N} - F^{1/N}\ln\left(F^{1/N}\right) + p_{\text{inv}} = 0 \tag{26}$$

定義最佳單級努力度為 $\rho \equiv F^{1/\hat{N}}$（等價於最佳級數 $\hat{N} = \log_\rho F = \frac{\ln F}{\ln \rho}$），代入上式即得黃金方程式：

$$\boxed{p_{\text{inv}} + \rho(1 - \ln \rho) = 0 \iff \ln \rho - 1 = \frac{p_{\text{inv}}}{\rho}} \tag{27}$$

- **特例 1（忽略寄生延遲 $p_{\text{inv}} = 0$）**：$1 - \ln \rho = 0 \implies \ln \rho = 1 \implies \boxed{\rho = e \approx 2.718}$（Mead & Conway 經典結果）。
- **特例 2（真實 CMOS $p_{\text{inv}} = 1$）**：$\rho(\ln \rho - 1) = 1 \implies$ 數值解為 $\boxed{\rho \approx 3.59 \approx 4}$！因此工程實務上永遠以 $\rho = 4$（即 $\hat{N} \approx \log_4 F$）作為最佳單級努力度目標：每當負載放大 4 倍，就多加 1 級緩衝器，且每增加一級只多花約 1 個 FO4 反相器延遲（5τ）。只要 $\rho \in [2.4,\ 6.0]$（即實際級數在 $\frac{2}{3}\hat{N}$ 到 $\frac{3}{2}\hat{N}$ 之間），總延遲與理論極限的誤差都在 15% 以內（圖 4.35）！

4.2 單元庫時序分析模型（Liberty `.lib`：Slope-Based, NLDM, CCSM/ECSM）（Sec. 4.6）

1. **斜率線性模型（Slope-Based Linear Model）**：在線性模型外加上前級延遲（代表輸入斜率）的修正項：$\text{delay} = t_{\text{intrinsic}} + R \cdot C_{\text{load}} + k_{\text{slope}} \cdot \text{delay}_{\text{previous}}$。因誤差仍偏大，現代合成工具已改用非線性查表模型。
2. **非線性延遲模型（Nonlinear Delay Model, NLDM，Table 4.7）**：在 `.lib` 檔中以**輸出負載電容 C_{out} 與輸入上升/下降時間（Input Rise/Fall Slew Time）**為兩個維度建立 **2D 查表（Lookup Table）**，分別儲存上升/下降傳播延遲與輸出 Slew；當實際值介於格點間時進行雙線性內插（Interpolation）。缺點是無法精確處理複雜 RC 導線網路的阻抗屏蔽效應與串音雜訊。
3. **電流源模型（Current Source Models — CCSM vs. ECSM）**：將邏輯閘建模為非線性輸出電流源以精確驅動任意複雜 RC 導線網路。Liberty **CCSM（Composite Current Source Model）**記錄不同輸入 Slew 與輸出電容下「輸出電流隨時間變化的函數 $I_{\text{out}}(t)$」；**ECSM（Effective Current Source Model）**則記錄「輸出電壓隨時間變化的函數 $V_{\text{out}}(t)$」。

5　章末習題核心題型分類與完整詳解（Exercises 4.1–4.26）

5.1　題型一：多級解碼器（Decoder）、比較器與多邏輯拓撲最佳化（Exercises 4.10–4.13）

【推導與證明專欄：習題 4.10 與 4.11：多輸入 AND 支路與拓撲結構最佳化詳解】

1. 習題 4.10（圖 4.39 兩種 2-Input AND 支路設計比較）：

兩電路皆在輸入電容為 C、終點負載為 $6C$（故 $H = 6/1 = 6$）下實作 2-input AND，但具有一個 2 路分支：

- **設計 (a)（先分支接兩個 NAND2，再各自接 INV）**：分支位於輸入端（$b_1 = 2$），但題目固定第一級每個 NAND2 的輸入電容為 C，故對單一路徑而言，第一級 NAND2 的 $C_{\text{in1}} = C$，第二級 INV 的輸出負載為 $6C$，兩級的 $H_{\text{sub}} = 6C/C = 6, B_{\text{sub}} = 1, G = \frac{4}{3} \times 1 = \frac{4}{3} \implies F_a = \frac{4}{3} \times 6 = \mathbf{8}$！最小延遲 $D_a = 2\sqrt{8} + (2+1) = 5.66 + 3 = \mathbf{8.66}\tau$；逆推得 $x = 6C \times \frac{1}{\sqrt{8}} = \mathbf{2.12C}$。
- **設計 (b)（先用 1 個 NAND2，輸出再分支推 2 個 INV）**：$G = \frac{4}{3} \times 1 = \frac{4}{3}$，分支發生在 NAND2 輸出端（$B = 2$），$H = 6C/C = 6 \implies F_b = \frac{4}{3} \times 2 \times 6 = \mathbf{16}$！最小延遲 $D_b = 2\sqrt{16} + (2+1) = 8 + 3 = \mathbf{11.0}\tau$；逆推得 $y = 6C \times \frac{1}{4} = \mathbf{1.5C}$。
- **結論：設計 (a) 更快**（$8.66\tau < 11.0\tau$），因為在設計 (a) 中每個 NAND2 的輸入電容都能達到上限 C（兩個分支共呈現 $2C$ 給前級），相當於獲得了雙倍的初始驅動能力！

2. 習題 4.11（圖 4.40 四種 6-Input AND 架構在不同電氣努力度 H 下之速度比較）：

- **(a) NAND6 + INV**（$N = 2$）：$G = \frac{8}{3} \times 1 = \frac{8}{3}$，$P = 6 + 1 = 7 \implies$ $\boxed{D_a(H) = 2\left(\frac{8}{3}H\right)^{1/2} + 7 = 3.27H^{1/2} + 7}$。
- **(b) NAND3 + NOR2**（$N = 2$）：$G = \frac{5}{3} \times \frac{5}{3} = \frac{25}{9}$，$P = 3 + 2 = 5 \implies$ $\boxed{D_b(H) = 2\left(\frac{25}{9}H\right)^{1/2} + 5 = 3.33H^{1/2} + 5}$。
- **(c) NAND2 + NOR3**（$N = 2$）：$G = \frac{4}{3} \times \frac{7}{3} = \frac{28}{9}$，$P = 2 + 3 = 5 \implies$ $\boxed{D_c(H) = 2\left(\frac{28}{9}H\right)^{1/2} + 5 = 3.53H^{1/2} + 5}$。
- **(d) NAND3 + INV + NAND2 + INV**（$N = 4$）：$G = \frac{5}{3} \times 1 \times \frac{4}{3} \times 1 = \frac{20}{9}$，$P = 3+1+2+1 = 7 \implies$ $\boxed{D_d(H) = 4\left(\frac{20}{9}H\right)^{1/4} + 7 = 4.88H^{1/4} + 7}$。
- **數值比較**：當 $H = 1$ 時，$D_b(1) = 8.33\tau$ 最快；當 $H = 5$ 時，$D_b(5) = 12.45\tau$ 與 $D_d(5) = 14.30\tau$ 中仍以 **(b) 最快**；當 $H = 20$（大負載）時，$D_b(20) = 19.9\tau$，而 4 級設計 **(d) 僅需** $D_d(20) = 17.3\tau$ **最快**！

【推導與證明專欄：習題 4.12 與 4.13：大型暫存器解碼器與 16-bit 相等比較器最佳化詳解】

3. 習題 4.12（32-word × 64-bit 暫存器檔解碼器設計 — 對標 Sec. 4.5.3）：

32 個字元需 5-bit 位址 $A[4:0]$（5-input AND）：每條 Wordline 有 64 bits $\times 3 = 192$ 單位負載，輸入可驅動 10 單位 $\Longrightarrow$ $H = \frac{192}{10} = 19.2$；每個位址驅動 32 條 Wordlines 的一半 $\Longrightarrow$ $B = 16$。

先以 $G \approx 1$ 估計：$F \approx 16 \times 19.2 = 307.2$ $\Longrightarrow$ $\hat{N} \approx \log_4(307.2) \approx 4.13$（選 4 級或 5 級）：

- **最佳 4 級設計 `NAND3 + INV + NAND2 + INV`**（$N = 4$）：$G = \frac{5}{3} \times 1 \times \frac{4}{3} \times 1 = \frac{20}{9}$，$F = \frac{20}{9} \times 16 \times 19.2 = 682.7$ $\Longrightarrow$ $\hat{f} = (682.7)^{1/4} = \mathbf{5.11}$；寄生延遲 $P = 3+1+2+1 = 7$ $\Longrightarrow$ 總延遲 $\boxed{D = 4(5.11) + 7 = \mathbf{27.4}\tau}$（若改用 5 級 `INV + NAND3 + INV + NAND2 + INV`，$\hat{f} = 682.7^{1/5} = 3.69, P = 8$ $\Longrightarrow$ $\boxed{D = 5(3.69) + 8 = \mathbf{26.4}\tau}$ 最快！）。

4. 習題 4.13（16-bit 匯流排相等比較器：`if (a == b) y = a; else y = 0;`）：

邏輯拆解：(1) 先對每個 bit $i \in [0, 15]$ 計算 `eq[i] = ~(a[i] ^ b[i])`（XNOR2，$g = 4, p = 4$）；(2) 將 16 個 `eq[i]` 做 16-input AND 產生全域相等旗標 `equal`（拆為 `NAND4 -> NOR4`）；(3) `equal` 分支 16 路（$B = 16$！）與 `a[15:0]` 做 2-input AND（`NAND2 -> INV`）產生 `y[15:0]`。

關鍵路徑：`XNOR2` → `NAND4` → `NOR4` → (16-way branch, 可插入緩衝 INV 級) → `NAND2` → `INV`。

因為 $H = 10/10 = 1$，$B = 16$，$G = 4 \times \frac{6}{3} \times \frac{9}{3} \times \frac{4}{3} \times 1 = 32$ $\Longrightarrow$ $F = GBH = 32 \times 16 \times 1 = \mathbf{512}$。

最佳級數 $\hat{N} = \log_4(512) = \mathbf{4.5}$（共 5 級或加 2 個反相器變 7 級）：在 5 級架構下，$\hat{f} = 512^{1/5} = \mathbf{3.48}$，$P = 4+4+4+2+1 = 15$ $\Longrightarrow$ $\boxed{D = 5(3.48) + 15 = \mathbf{32.4}\tau \approx \mathbf{6.48}\ \text{FO4}}$！

5.2 題型二：1–2 Fork 時脈緩衝器非對稱分支最佳化（Exercises 4.25 & 4.26 — 必考壓軸題！）

【推導與證明專欄：1–2 Fork 時脈緩衝器（圖 4.43）雙支路等延遲最佳化完整推導（習題 4.25 & 4.26）】

【問題描述（圖 4.43）】時脈緩衝器輸入 gclk 最大容許輸入電容為 C_1（習題 4.25 中 $C_1 = 100\,\text{fF}$），第一級反相器（輸入電容 C_1）輸出分為兩支路：上支路經過 **2 級反相器**（輸入電容分別為 x 與 y）產生同相 clk 驅動負載 C_2；下支路經過 **1 級反相器**（輸入電容為 z）產生反相 $\overline{\text{clk}}$ 驅動負載 C_2（習題 4.25 中 $C_2 = 300\,\text{fF}$）。求 x, y, z 使到兩個輸出的最差延遲最小！

【完整推導（習題 4.26 通式與習題 4.25 數值解）】

1. **第一級反相器之總負載與兩支路延遲方程式：**
   第一級反相器（電容 C_1）同時驅動上支路的 x 與下支路的 z，故第一級的電氣努力度為 $h_1 = \frac{x+z}{C_1}$。
   - 上支路（共 3 級反相器，含 2 級後置反相器，為使上支路後兩級延遲最小，必有 $\frac{y}{x} = \frac{C_2}{y} \equiv f_u \implies y = \sqrt{xC_2}$ 且 $x = \frac{C_2}{f_u^2}$）：

$$D_{\text{upper}} = \frac{x+z}{C_1} + 2f_u + 3p_{\text{inv}} \tag{28}$$

   - 下支路（共 2 級反相器，後置 1 級反相器之努力度為 $f_l \equiv \frac{C_2}{z} \implies z = \frac{C_2}{f_l}$）：

$$D_{\text{lower}} = \frac{x+z}{C_1} + f_l + 2p_{\text{inv}} \tag{29}$$

2. **由兩支路到達時間相等（$D_{\text{upper}} = D_{\text{lower}}$）建立 f_l 與 f_u 的關係：**
   為使最差延遲最小，兩支路的總延遲必須相等（否則可將較快支路的電晶體縮小以減輕第一級負載）：

$$D_{\text{upper}} = D_{\text{lower}} \implies 2f_u + 3p_{\text{inv}} = f_l + 2p_{\text{inv}} \implies \boxed{f_l = 2f_u + p_{\text{inv}}} \tag{30}$$

   因此 $x = \frac{C_2}{f_u^2}$，$z = \frac{C_2}{2f_u + p_{\text{inv}}}$。代回總延遲 $D(f_u)$：

$$D(f_u) = \frac{C_2}{C_1}\left(\frac{1}{f_u^2} + \frac{1}{2f_u + p_{\text{inv}}}\right) + 2f_u + 3p_{\text{inv}} \tag{31}$$

3. **對 f_u 微分令 $\frac{dD}{df_u} = 0$ 求解最佳條件：**

$$\frac{dD}{df_u} = \frac{C_2}{C_1}\left(-\frac{2}{f_u^3} - \frac{2}{(2f_u + p_{\text{inv}})^2}\right) + 2 = 0 \implies \boxed{\frac{1}{f_u^3} + \frac{1}{(2f_u + p_{\text{inv}})^2} = \frac{C_1}{C_2}} \tag{32}$$

【推導與證明專欄：1–2 Fork 時脈緩衝器數值求解範例（習題 4.25：$C_1 = 100\ \mathbf{fF}, C_2 = 300\ \mathbf{fF}$）】

- **代入習題 4.25 數值**（$C_1 = 100\ \mathbf{fF}, C_2 = 300\ \mathbf{fF} \implies \frac{C_1}{C_2} = \frac{1}{3},\ p_{\mathbf{inv}} = 1$）：

$$\frac{1}{f_u^3} + \frac{1}{(2f_u+1)^2} = \frac{1}{3} \implies \text{數值解得 } \mathbf{f_u \approx 1.57},\quad \mathbf{f_l = 2(1.57)+1 = 4.14} \tag{33}$$

  由此立得各級反相器的最佳輸入電容與最小延遲：

  - 第一級反相器：$\boxed{C_{\text{in1}} = \mathbf{100}\ \text{fF}}$（其努力度 $f_1 = \frac{122+72.5}{100} = \mathbf{1.95}$）；
  - 上支路兩級反相器：$\boxed{x = \dfrac{300}{1.57^2} \approx \mathbf{122}\ \text{fF},\qquad y = \dfrac{300}{1.57} \approx \mathbf{191}\ \text{fF}}$；
  - 下支路反相器：$\boxed{z = \dfrac{300}{4.14} \approx \mathbf{72.5}\ \text{fF}}$；
  - 最小總延遲：$\boxed{D_{\min} = 1.95 + 2(1.57) + 3(1) = \mathbf{8.09}\tau}$（下支路亦為 $1.95 + 4.14 + 2(1) = \mathbf{8.09}\tau$）！

5.3 其餘章末習題（Exercises 4.3–4.24）完整解答速查表

參考資料

[1] Neil H. E. Weste and David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective**, 4th ed., Boston, MA: Addison-Wesley (Pearson), 2011, Chapter 4: "Delay," pp. 141–180.

表 3: Chapter 4 其餘章末習題（Exercises 4.3–4.24）解題公式與標準答案總整理

習題	題目主題	標準計算過程與最終結果
Ex. 4.3	AOI22 閘（無外部負載）之上升與下降 Elmore 延遲。	4 顆 nMOS 寬度各為 2（電阻 $R/2$），4 顆 pMOS 寬度各為 4（電阻 $R/2$）。依 Stick diagram 共用與合併擴散區估算，輸出節點電容約 $6C$–$8C$，內部串聯節點電容約 $2C$–$4C$，代入 $t_{pd} = \sum R_{is}C_i$ 得無載延遲約 $t_{pdf} \approx 7$–$9RC$、$t_{pdr} \approx 8$–$12RC$。
Ex. 4.5, 4.9	NOR2 延遲曲線（Ex. 4.5）與 NAND4 邏輯努力度（Ex. 4.9）。	• **Ex. 4.5**：NOR2 為 $d = \frac{5}{3}h + 2$，y 截距（$p = 2$）與 NAND2 相同，但斜率（$g = 5/3$）比 NAND2（4/3）更陡。 • **Ex. 4.9**：NAND4 有 4 顆串聯 nMOS（寬度各為 4）與 4 顆並聯 pMOS（寬度各為 2），每個輸入電容 $C_{\text{in}} = 4 + 2 = 6 \implies g = \mathbf{6/3 = 2}$。
Ex. 4.7	3 級路徑各級努力度分別為 $12, 6, 9$，如何優化？	原路徑總努力度 $F = f_1 f_2 f_3 = 12 \times 6 \times 9 = \mathbf{648}$，原延遲 $D_{\text{old}} = (12 + 6 + 9) + P = 27 + P$。因各級努力度不相等，重新調整尺寸使每級皆為 $\hat{f} = 648^{1/3} = \mathbf{8.65}$，在維持 3 級下即可將延遲降至 $3(8.65) + P = \mathbf{26.0 + P}$！更進一步，最佳級數為 $\hat{N} = \log_4(648) \approx \mathbf{4.67 \to 5}$ 級（額外加 2 顆反相器，使 $\hat{f} = 648^{1/5} = 3.65$），總延遲可大幅降至 $5(3.65) + P + 2 = \mathbf{20.25 + P}$（節省近 7τ）！
Ex. 4.14–4.17	從圖 4.25 (NAND2) 與圖 4.41 (NOR2) Datasheet 萃取參數（$\tau = 12.4$ ps）。	• **Ex. 4.14**：`NAND2XL` 使用較小電晶體但維持相同標準單元面積，故自身內部繞線與擴散寄生電容比例較高，導致無載延遲較大。 • **Ex. 4.15 (`NOR2X1` A 輸入)**：$C_{\text{in},A} = 4.5$ fF，$\bar{t}_{pd0,A} = \frac{40.3+19.5}{2} = 29.9$ ps $\implies$ $\mathbf{p_A = \frac{29.9}{12.4} = 2.41}$；斜率 4.5 fF $\times \frac{6.733+2.387}{2} = 20.52$ ps $\implies$ $\mathbf{g_A = \frac{20.52}{12.4} = 1.65}$（非常接近理論值 $5/3 = 1.67$！）。 • **Ex. 4.16 (`NOR2X2`, `X4`)**：`X2` 與 `X4` 萃取出的 $g_A \approx 1.65$、$p_A \approx 2.24$–2.30，與 `X1` 差異不到 5%，驗證 g, p 與尺寸無關。 • **Ex. 4.17 (`NOR2X1` B 輸入)**：$C_{\text{in},B} = 4.0$ fF，$\bar{t}_{pd0,B} = \frac{51.9+24.4}{2} = 38.15$ ps $\implies$ $\mathbf{p_B = 3.08 > p_A}$，$g_B = \frac{4.0\times(6.728+2.378)/2}{12.4} = \mathbf{1.47 < g_A}$。因 B 為外側（靠近 V_{DD}）的 pMOS，切換時還需對 A 與 B 中間的內部節點擴散電容充放電，故寄生延遲 p_B 較大！
Ex. 4.18	佈局效應對寄生延遲 p 之增減影響。	(1) 並聯電晶體共用汲極 Contact $\implies$ 擴散電容減少，p **降低**；(2) 計入串聯電晶體內部節點擴散電容 $\implies$ p **增加**；(3) 計入單元內部金屬連線電容 $\implies$ p **增加**。
Ex. 4.21–4.22	FO3 2-input NAND 延遲與對 p_{inv} 的敏感度。	• **Ex. 4.21 ($p_{\text{inv}} = 1$)**：$d_{\text{NAND2,FO3}} = gh + p = \frac{4}{3}(3) + 2p_{\text{inv}} = 4 + 2 = \mathbf{6}\tau = \frac{6}{5}$ FO4 $= \mathbf{1.20}$ FO4。 • **Ex. 4.22**：一般式為 $\frac{4+2p_{\text{inv}}}{4+p_{\text{inv}}}$ FO4。當 $p_{\text{inv}} = 0.75$ 時為 $\frac{5.5}{4.75} = \mathbf{1.158}$ FO4（僅變動 -3.5%）；當 $p_{\text{inv}} = 1.25$ 時為 $\frac{6.5}{5.25} = \mathbf{1.238}$ FO4（僅變動 $+3.2\%$）。
Ex. 4.23	64-bit Naffziger 加法器跨製程延遲換算。	在 0.5 μm 製程（FO4 = 140 ps）延遲為 930 ps $= \frac{930}{140} = \mathbf{6.64}$ FO4。移至 65 nm 製程（FO4 = 20 ps）時，預估延遲為 6.64×20 ps $\approx \mathbf{133}$ ps。
Ex. 4.24	輸出焊墊緩衝器鏈（$C_{\text{in}} = 20$ fF $\to C_{\text{load}} = 10$ pF）。	$F = H = \frac{10{,}000\text{ fF}}{20\text{ fF}} = \mathbf{500}$。最佳級數 $\hat{N} = \log_4(500) = \mathbf{4.48 \to 4}$ 或 **5** 級反相器！選 $N = 5$ 級時，$\hat{f} = 500^{1/5} = 3.47 \implies D = 5(3.47) + 5 = \mathbf{22.3}\tau \approx \mathbf{4.47}$ FO4（若選 $N = 4$ 級則 $D = 4(500^{1/4}) + 4 = 22.9\tau \approx 4.58$ FO4）。