CMOS 超大型積體電路設計（VLSI Design）

Chapter 5: Power — 考前精華重點與低功耗設計題型全攻略

對應教材：Neil H. E. Weste & David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective** (4th Edition)

【高頻考點導覽（High-Yield Exam Roadmap）】 第 5 章（Power）與第 4 章（Delay）並列為現代晶片設計的兩大核心支柱，期中考與期末考最常出現以下 **5 大核心命題方向**：

1. **電容充放電能量積分證明（$\frac{1}{2}C_LV_{DD}^2$ vs. $C_LV_{DD}^2$）與動態切換功耗（$P_{\text{sw}} = \alpha CV_{DD}^2 f$）**：完整證明由電源抽取之總能量 $C_LV_{DD}^2$ 中，恰有一半（$\frac{1}{2}C_LV_{DD}^2$）在充電時消耗於 pMOS、另一半在放電時消耗於 nMOS，且與電晶體尺寸或切換速度無關；熟練計算大型 SoC 晶片的動態與靜態功耗（Examples 5.1, 5.4、習題 5.1）。
2. **活動因子（Activity Factor $\alpha_i = \overline{P}_iP_i$）推導、邏輯樹 vs. 邏輯鏈與時脈閘控（Clock Gating）**：推導無相關輸入下各基本邏輯閘的輸出為 1 機率 P_Y 與切換機率 α_Y（Table 5.1、Example 5.2、習題 5.4, 5.7, 5.8），理解雜訊毛刺（Glitching）對鏈狀邏輯功耗的衝擊，以及使用負位準敏感拴鎖器（Enable Latch）實現無毛刺 Clock Gating 的電路結構（圖 5.7）。
3. **多重電壓域（Voltage Domains）、準位轉換器（Level Converter）與動態電壓頻率調整（DVS/DVFS）**：解釋為何低電壓域（V_{DDL}）不可直接驅動高電壓域（V_{DDH}）邏輯閘，掌握 6T 交叉耦合準位轉換器（圖 5.15）與叢集電壓縮放（CVS），並量化 DVS 的三次方省電效益（$P \propto r^3, E \propto r^2$）與電壓抖動（Voltage Dithering）。
4. **次臨界漏電流堆疊效應（Stack Effect）解析公式、輸入向量相依性與電源閘控（Power Gating）**：完整推導考慮 DIBL（η）與基底效應（k_γ）下雙串聯關斷電晶體的中間電位 $V_x = \frac{\eta V_{DD}}{1+2\eta+k_\gamma}$ 與漏電流衰減公式（Eq. 5.20–5.22、習題 5.3），分析 NAND3 / NOR2 在不同輸入組合下的次臨界與閘極漏電流（Table 5.2、習題 5.9），並由允許延遲增加率（電壓降 ΔV_{DDV}）計算 pMOS Header Switch 寬度（Example 5.5、習題 5.10）。
5. **能量—延遲最佳化：最小能量點（Subthreshold $V_{\min}$）與最小能量延遲積（EDP）電壓證明**：證明熱力學最小工作電壓 $V_{\min} = 2\ln 2 \cdot v_T = 36$ mV，完整推導最小化 EDP 之最佳電源電壓 $V_{DD\text{-opt}} = \frac{3}{3-\alpha}V_t \approx 2V_t$（Eq. 5.26–5.27），並在給定延遲上限下最佳化緩衝器鏈尺寸以達成最低切換能量（習題 5.5, 5.6, 5.8）。

1 CMOS 充電過程必消耗一半電源能量於上拉電晶體，而總功耗由動態切換與靜態漏電共同決定（Sec. 5.1）

1.1 瞬時功率、能量、平均功率與電容充放電能量守恆證明（Sec. 5.1.1–5.1.2）

- **功率與能量基本關係（Eq. 5.1–5.5）**：

$$P(t) = I(t)V(t), \qquad E = \int_0^T P(t)\,dt, \qquad P_{\text{avg}} = \frac{E}{T} = \frac{1}{T}\int_0^T P(t)\,dt \tag{1}$$

功率單位為瓦特（W = J/s），能量單位為焦耳（J）；電池容量常以瓦時（W-hr）表示，其中 1 W-hr = 3600 J（一對 AA 充電電池約 7 W-hr，筆電鋰電池能量密度約 80 W-hr/lb；高階晶片氣冷散熱上限約 **150** W）。電阻瞬時消耗熱功率為 $P_R(t) = I_R^2(t)R = \frac{V_R^2(t)}{R}$；定電壓源 V_{DD} 輸出功率為 $P_{VDD}(t) = I_{DD}(t)V_{DD}$。

【推導與證明專欄：CMOS 反相器驅動負載電容 C_L 之能量分配積分證明（Eq. 5.6–5.10 必考推導）】

1. 電容由 0 充電至 V_{DD} 所儲存之靜電能 E_C（Eq. 5.6–5.7，圖 5.4）：
當反相器輸入由 **1** → **0** 時，pMOS 導通、nMOS 關閉，充電電流 $I(t) = C_L \frac{dV_{\text{out}}}{dt}$ 將負載電容 C_L 的電壓由 0 充至 V_{DD}。電容本身儲存的能量為：

$$\boxed{E_C = \int_0^{\infty} I(t) V_{\text{out}}(t)\, dt = \int_0^{\infty} C_L \frac{dV_{\text{out}}}{dt} V_{\text{out}}(t)\, dt = C_L \int_0^{V_{DD}} V_{\text{out}}\, dV_{\text{out}} = \frac{1}{2} C_L V_{DD}^2} \tag{2}$$

2. 同一次充電過程由電源 V_{DD} 供應之總能量 E_{VDD}（Eq. 5.8）：
在 $0 \to V_{DD}$ 充電期間，電源 V_{DD} 輸出的總能量為：

$$\boxed{E_{VDD} = \int_0^{\infty} I(t) V_{DD}\, dt = V_{DD} \int_0^{\infty} C_L \frac{dV_{\text{out}}}{dt}\, dt = C_L V_{DD} \int_0^{V_{DD}} dV_{\text{out}} = C_L V_{DD}^2} \tag{3}$$

3. 能量去向與物理意義（圖 5.5）：

- **輸出上升**（$0 \to 1$）：電源供應 $C_L V_{DD}^2$ 的能量，其中**僅有一半**（$\frac{1}{2} C_L V_{DD}^2$）**儲存於電容 C_L 上，另外一半**（$\frac{1}{2} C_L V_{DD}^2$）**直接在 pMOS 電晶體上轉化為熱能耗散掉**！且此耗散能量**僅取決於 C_L 與 V_{DD}，與 pMOS 的導通電阻、尺寸或切換速度完全無關**！
- **輸出下降**（$1 \to 0$）：當輸入由 **0** → **1** 時，pMOS 關閉（電源 V_{DD} 不供應任何能量），nMOS 導通將電容原本儲存的 $\frac{1}{2} C_L V_{DD}^2$ 放電至 GND，**全部在 nMOS 電晶體上轉化為熱能耗散掉**。
- **完整充放電週期之平均動態切換功率（Switching Power，Eq. 5.9–5.10）：**
  每經歷一次完整的 $0 \to 1 \to 0$ 充放電循環，系統共從電源抽取並耗散 $E_{\text{cycle}} = C_L V_{DD}^2$ 的能量。設節點每秒發生 $0 \to 1$ 轉換的平均切換頻率為 $f_{\text{sw}} \equiv \alpha f$（其中 f 為系統時脈頻率，$\alpha \in [0, 1]$ 為**活動因子 Activity Factor**），則時間 T 內切換 $T f_{\text{sw}}$ 次的平均切換功率為：

$$\boxed{P_{\text{switching}} = \frac{E}{T} = \frac{(T f_{\text{sw}}) C V_{DD}^2}{T} = C V_{DD}^2 f_{\text{sw}} = \alpha C V_{DD}^2 f} \tag{4}$$

1.2 活動因子基準值、功耗來源總覽與晶片三大工作模式（Sec. 5.1.3）

- **四大典型信號之活動因子 α（必背數值！）：**
  1. **時脈信號（Clock Signal）**：每個週期必定上升與下降一次 $\implies \alpha_{\text{clk}} = \mathbf{1.0}$。
  2. **最大變化資料信號（Worst-case toggling data）**：每個時脈週期最多轉態一次（奇數週期 $0 \to 1$，偶數週期 $1 \to 0$）$\implies \alpha_{\text{max,data}} = \mathbf{0.5}$。
  3. **完全隨機無相關資料（Truly random data，$P_1 = 0.5$）**：下一拍與前一拍獨立，發生 $0 \to 1$ 的機率為 $P_0 \times P_1 = 0.5 \times 0.5 \implies \alpha_{\text{random}} = \mathbf{0.25}$。
  4. **實際靜態 CMOS 組合邏輯（Typical static CMOS logic）**：因部分邏輯閘偏向特定狀態且真實資料常維持多拍不變，經驗平均值約為 $\alpha_{\text{logic}} \approx \mathbf{0.1}$。
- **CMOS 晶片總功耗組成方程式（Eq. 5.11–5.13）：**

$$\boxed{P_{\text{total}} = P_{\text{dynamic}} + P_{\text{static}} = \underbrace{\left(\alpha C V_{DD}^2 f + P_{\text{short circuit}}\right)}_{P_{\text{dynamic}}} + \underbrace{\left(I_{\text{sub}} + I_{\text{gate}} + I_{\text{junct}} + I_{\text{contention}}\right) V_{DD}}_{P_{\text{static}}}} \tag{5}$$

- **三種系統工作模式與功耗分佈**：(1) **Active mode（工作模式）**：由 $P_{\text{switching}}$ 主導（傳統微處理器約 1/3 功耗在時脈網路、1/3 在記憶體、1/3 在邏輯與導線；在奈米製程如圖 5.6 的 84 W

Niagara2 中，漏電流已佔總功耗約 21% ∼ 1/3）；(2) **Standby mode（待機模式）**：停止時脈並關閉比值電路（Ratioed circuits），功耗完全由靜態漏電流決定；(3) **Sleep mode（休眠模式）**：透過電源閘控（Power gating）切斷非必要區塊的電源以消除漏電（但喚醒需額外時間與能量，僅在閒置時間夠長時划算）。

2 動態功耗透過時脈閘控、降低切換機率與毛刺、縮小電容及動態電壓頻率縮放（DVS）最佳化（Sec. 5.2）

2.1 時脈閘控（Clock Gating）、切換機率代數與毛刺（Glitches）（Sec. 5.2.1）

- **無毛刺時脈閘控電路（Glitch-Free Clock Gating，圖 5.7）**：因為時脈網路具有最高活動因子（$\alpha = 1$）與龐大電容，且關閉輸入暫存器的時脈即可凍結後方所有組合邏輯的切換，**Clock Gating 是降低動態功耗最有效的單一技術**。注意：若直接將 Enable 與 clk 做 AND 運算，當 clk = 1 期間 Enable 發生變化或毛刺時，會在閘控時脈輸出產生截斷脈衝（Runt pulse / Glitch）導致正反器誤觸發！因此**必須在 Enable 路徑加上一顆「負位準敏感拴鎖器（Negative-level-sensitive Enable Latch，當 clk = 0 時透明、clk = 1 時鎖定不透明）」**，確保 Enable 訊號在 clk = 1 期間絕對穩定不變！
- **無相關信號之切換機率（Switching Probability，Eq. 5.14, Table 5.1 及習題 5.7）**：設節點 i 為邏輯 1 的機率為 P_i，則為邏輯 0 的機率為 $\overline{P}_i = 1 - P_i$。若相鄰週期互不相關，則該節點由 0 變為 1 的活動因子為：

$$\boxed{\alpha_i = \overline{P}_i P_i = (1 - P_i)P_i} \tag{6}$$

表 1: 基本邏輯閘之輸出機率 P_Y 推導（習題 5.7）與隨機輸入（$P_A = P_B = P_C = 0.5$）下之活動因子 α_Y 速查表

邏輯閘類型	輸出為 1 之機率 P_Y 通式	$P_{\text{in}} = 0.5$ 時之 P_Y	$P_{\text{in}} = 0.5$ 時之 $\alpha_Y = \overline{P}_Y P_Y$	機率推導依據（假設各輸入獨立無相關）
AND2	$P_A P_B$	$\frac{1}{4}$	$\frac{3}{4} \times \frac{1}{4} = \frac{3}{16}$	僅當 $A = 1$ 且 $B = 1$ 時輸出為 1。
k-input AND	$P_1 P_2 \cdots P_k$	$\frac{1}{2^k}$	$\frac{2^k - 1}{2^{2k}}$	全輸入皆為 1 時輸出才為 1（如 AND3 為 $P_A P_B P_C$）。
OR2	$1 - \overline{P}_A \overline{P}_B$	$1 - \frac{1}{4} = \frac{3}{4}$	$\frac{1}{4} \times \frac{3}{4} = \frac{3}{16}$	扣除「$A = 0$ 且 $B = 0$」的機率 $\overline{P}_A \overline{P}_B$。
NAND2	$1 - P_A P_B$	$1 - \frac{1}{4} = \frac{3}{4}$	$\frac{1}{4} \times \frac{3}{4} = \frac{3}{16}$	為 AND2 的反相：$P_{\text{NAND2}} = 1 - P_{\text{AND2}}$（$\alpha$ 與 AND2 相同！）。
NOR2	$\overline{P}_A \overline{P}_B = (1 - P_A)(1 - P_B)$	$\frac{1}{4}$	$\frac{3}{4} \times \frac{1}{4} = \frac{3}{16}$	僅當 $A = 0$ 且 $B = 0$ 時輸出為 1（α 與 OR2 相同！）。
XOR2	$P_A \overline{P}_B + \overline{P}_A P_B$	$\frac{1}{4} + \frac{1}{4} = \frac{1}{2}$	$\frac{1}{2} \times \frac{1}{2} = \frac{1}{4}$	互斥事件 $(A = 1, B = 0)$ 與 $(A = 0, B = 1)$ 機率相加；XOR 維持高切換率 $\alpha = 0.25$！

- **樹狀（Tree）vs. 鏈狀（Chain）結構之活動因子與毛刺權衡（Example 5.2，圖 5.8–5.10）**：以 4-input AND 為例（輸入 $P_A = P_B = P_C = P_D = 1/2$）：
  - **平衡樹（Tree，圖 5.9a）**：第一級兩個 NAND2 的 $P = 3/4 \implies \alpha_{n1} = \alpha_{n2} = \frac{3}{16}$；第二級 NOR2 的 $P_Y = (1/4)(1/4) = \frac{1}{16} \implies \alpha_Y = \frac{15}{256}$。

- **串接鏈（Chain，圖 5.9b）**：n_3（NAND2）為 $P = 3/4, \alpha = \frac{3}{16} = \frac{12}{64}$；$n_4$（INV）為 $P = 1/4, \alpha = \frac{3}{16}$；$n_5$（NAND2 與 C 運算）為 $P = 1 - (1/4)(1/2) = 7/8 \implies \alpha_{n5} = \frac{7}{64} < \frac{3}{16}$！忽略延遲時，鏈狀結構的中間節點切換機率較低；但考慮真實延遲時，鏈狀結構因各輸入到達時間不同，極易產生**毛刺（Glitches，圖 5.10）**（例如漣波進位加法器與陣列乘法器），反而使實際 α 大幅上升甚至超過 1！

2.2 延遲限制下之最小能量閘尺寸最佳化（Gate Sizing Under a Delay Constraint）（Sec. 5.2.2）

【推導與證明專欄：正規化電路切換能量方程式與延遲限制下之緩冲器鏈最佳化（Eq. 5.15–5.16, 習題 5.5, 5.6, 5.8）】

1. 以驅動強度 x_i 表示之電路總切換能量（Eq. 5.15–5.16）：

設單位反相器（$x = 1$）輸入閘極電容為 $3C$，則邏輯努力度為 g_i、寄生延遲為 p_i、驅動強度為 x_i 的第 i 個邏輯閘具有輸入閘極電容 $g_i x_i(3C)$ 與自身輸出擴散電容 $p_i x_i(3C)$。若節點 i 上的導線電容正規化為 $c_i \equiv \frac{C_{\text{wire},i}}{3C}$，且由第 4 章知第 i 級的延遲為 $d_i = \frac{c_i + \sum_{j \in \text{fanout}(i)} g_j x_j}{x_i} + p_i \implies x_i d_i = c_i + p_i x_i + \sum_{j \in \text{fanout}(i)} g_j x_j$，則正規化總切換能量 E（除以 $3CV_{DD}^2$）為：

$$\boxed{E = \sum_{i \in \text{nodes}} \alpha_i \left(c_i + p_i x_i + \sum_{j \in \text{fanout}(i)} g_j x_j \right) = \sum_{i \in \text{nodes}} \alpha_i x_i d_i} \tag{7}$$

關鍵工程洞見：在最小延遲點 $D_{\min}$（即每級努力度 $\hat{f} \approx 4$）附近，能量—延遲曲線（圖 5.13）極度陡峭！只要將延遲限制稍微放寬 10%（或將大型緩衝器、I/O Pad 驅動器的單級努力度提高至 $f \approx 8$–12），就能大幅縮小後級龐大的電晶體尺寸，節省超過 **50% 以上的切換能量**！

【推導與證明專欄：給定延遲上限 $D_{\max}$ 下之反相器鏈最小能量最佳尺寸推導（習題 5.5 & 5.6）】

1. 習題 5.5 & 5.6 — 給定延遲上限 $D_{\max}$ 下之反相器鏈最小能量設計：

考慮第 4 章 Example 4.14 的反相器鏈（第一級為單位反相器 $x_1 = 1$，終點負載為 H 個單位反相器，所有節點活動因子相同，故最小化能量等價於最小化所有反相器尺寸總和 $\sum_{i=1}^{N} x_i$）：

- **拉格朗日乘數法（Lagrange Multipliers）最佳尺寸條件**：
  欲在總延遲限制 $D = \sum_{i=1}^{N} f_i + N = \frac{x_2}{x_1} + \frac{x_3}{x_2} + \cdots + \frac{H}{x_N} + N \le D_{\max}$ 下最小化總電容 $C_{\text{total}} \propto \sum_{i=1}^{N} x_i + H$（其中 $x_1 = 1$），對各變數 x_i（$i = 2 \ldots N$）偏微分可得相鄰兩級努力度的最佳關係：

$$\frac{\partial}{\partial x_i}\left[\sum_{k=1}^{N} x_k + \lambda\left(\sum_{k=1}^{N} \frac{x_{k+1}}{x_k} - D_F\right)\right] = 0 \implies 1 + \lambda\left(\frac{1}{x_{i-1}} - \frac{x_{i+1}}{x_i^2}\right) = 0$$

$$\implies \boxed{f_i = \frac{x_{i+1}}{x_i} = \frac{x_i}{x_{i-1}} + \frac{x_i}{\lambda} = f_{i-1} + \frac{x_i}{\lambda}} \tag{8}$$

  這表示**越往後級（x_i 越大），應分配越大的單級努力度** f_i，以壓抑最後幾級最龐大的緩衝器尺寸！

- **習題 5.5（$H = 64, D_{\max} = 20\tau$）**：
  - 若用 $N = 1$ 級：$D = 64 + 1 = 65\tau > 20\tau$（違反時序！）。
  - 若用 $N = 2$ **級**：等努力度時 $f_1 = f_2 = \sqrt{64} = 8 \implies D = 8 + 8 + 2 = 18\tau < 20\tau$（已滿足 20τ 限制！）。進一步利用多出的 2τ 裕度縮小第 2 級尺寸 x_2：令 $D = x_2 + \frac{64}{x_2} + 2 = 20 \implies x_2^2 - 18x_2 + 64 = 0 \implies \boxed{x_2 = \frac{18 - \sqrt{324 - 256}}{2} = 9 - \sqrt{17} \approx \mathbf{4.88}}$（此時 $f_1 = 4.88, f_2 = 13.12$，總緩衝器尺寸為 $x_1 + x_2 = 1 + 4.88 = \mathbf{5.88}$；若用 $N = 3$ 級，即使放到 20τ，總尺寸約為 $1 + 2.6 + 9.2 = 12.8 > 5.88$）。故**最佳級數為 $N = 2$ 級，尺寸為** $x_1 = 1,\ x_2 = 4.88$！
- **習題 5.6（$H = 500, D_{\max} = 30\tau$）**：
  - 若用 $N = 2$ 級：最小延遲為 $2\sqrt{500} + 2 = 46.7\tau > 30\tau$（不可行）。
  - 若用 $N = 3$ **級**：最小延遲為 $3(500)^{1/3} + 3 = 3(7.94) + 3 = 26.8\tau \le 30\tau$（可行，且級數最少！）。在 $f_1 + f_2 + f_3 + 3 = 30 \implies \frac{x_2}{1} + \frac{x_3}{x_2} + \frac{500}{x_3} = 27$ 下最小化 $1 + x_2 + x_3$，數值解得 $\boxed{N = 3 \text{ 級},\ x_1 = 1,\ x_2 \approx \mathbf{4.6},\ x_3 \approx \mathbf{26.6}}$（此時 $f_1 = 4.6, f_2 = 5.78, f_3 = 18.8$，總緩衝器尺寸僅 32.2，遠小於等努力度的 $1 + 7.94 + 63.0 = 71.9$！）。

表 2: 降低動態功耗之電壓與頻率技術（Voltage Domains, Level Converter, CVS, DVS, Short-Circuit, Resonant Clock）總表

低功耗技術	核心機制與條件公式	設計限制、解決方案與省電效益
電壓域跨越與準位轉換器 (Level Converter, Fig. 5.14–5.15)	$V_{DDH} \to V_{DDL}$：可直接驅動（但切換變快，需注意 Hold-time t_{cd}）。 $V_{DDL} \to V_{DDH}$：**不可直接驅動！**	當 V_{DDL} 輸出高電位驅動 V_{DDH} 邏輯閘時，接收端 pMOS 承受 $\lvert V_{gsp}\rvert = V_{DDH} - V_{DDL}$；若 $> \lvert V_{tp}\rvert$ 會使 **pMOS 導通產生嚴重靜態短路競爭電流（Contention current）**！解法：使用 **6T 交叉耦合準位轉換器（圖 5.15）**，利用正反相 $A, \overline{A}$ 控制 $N1, N2$ 拉低節點並透過交叉耦合 $P1, P2$ 將輸出完整拉升至 V_{DDH}（代價約 2 FO4 延遲）。
叢集電壓縮放 (Clustered Voltage Scaling, CVS, Fig. 5.16)	在同一邏輯區塊內前段用 V_{DDH}、後段非關鍵閘用 V_{DDL}。	嚴格禁止組合邏輯內部出現 $V_{DDL} \to V_{DDH}$ 跨越，因此只需在最終輸出暫存器內建準位轉換（Level-converter flops）即可！需配置雙電源軌並留出異電位 n-well 間距。
動態電壓頻率縮放 (DVS / DVFS, Fig. 5.17–5.18)	工作負載率（Rate）為 $r \in (0, 1]$ 時，同步將 f 與 V_{DD} 縮放為 r 倍： $\boxed{P_{\text{DVS}} \propto r^3, \quad E_{\text{DVS}} \propto r^2}$	若不降壓（Fixed V_{DD}），跑完工作再休眠僅能使功率正比於 r（每週期能量 E 不變）；採用理想 DVS 時，**功率呈三次方下降、總能量呈二次方下降**（如 $r = 1/2$ 時能量僅需 $1/4$，功率僅需 $1/8$；若縮為 $2/3$ 則功率降至 $(2/3)^3 \approx 30\%$，省電 70%）！若僅有少數離散電壓（如 $1.0, 0.75, 0.5$ V），可透過**電壓抖動（Voltage Dithering，按時間比例切換兩相鄰電壓）**達成 80% 以上的理想 DVS 效益。
短路電流抑制 (Short-Circuit Current, Sec. 5.2.5)	對電源比值 $v \equiv \dfrac{V_t}{V_{DD}}$ 極度敏感： 當 $\boxed{v > 0.5}$ 時短路電流完全為 0！	短路電流隨輸入邊緣變慢（大 t_r）而增加，隨負載電容變大而減少。保持前級努力度 $\hat{f} \leq 4$ 使輸出入斜率匹配即可將短路功耗控制在 $< 10\%$。在 $V_{DD} \approx 1$ V, $V_t \approx 0.3$ V（$v = 0.3$）下僅佔約 2%。
共振時脈網路 (Resonant Clock, Fig. 5.19)	加入片上電感 L_1 與儲能電容 $C_2 \approx 10 C_{\text{clock}}$： $\boxed{f \approx \dfrac{1}{2\pi\sqrt{L_1 C_{\text{clock}}}}}$	讓時脈能量在電感（彈簧）與時脈電容（質量）間來回震盪回收，而非每週期洩放至 GND（IBM Cell 處理器於 4–5 GHz 省電約 10%）；限制為頻率範圍窄、弦波時脈與電感面積大。

2.3 多重電壓域、準位轉換器（Level Converter）、CVS 與 DVS（Sec. 5.2.3–5.2.6）

3 靜態功耗由次臨界與閘極漏電流主導，並透過堆疊效應、電源閘控與多重臨界電壓抑制（Sec. 5.3）

3.1 次臨界漏電流堆疊效應（Stack Effect）解析推導與輸入圖樣相依性（Sec. 5.3.1）

【推導與證明專欄：兩顆串聯關斷電晶體之堆疊效應（Stack Effect）完整解析推導（Eq. 5.19–5.22 & 習題 5.3）】

1. 單顆關斷電晶體在 $V_{ds} > 50$ mV 下之簡化次臨界漏電流（Eq. 5.19）：
當 $V_{ds} \gg v_T$ 時，$1 - e^{-V_{ds}/v_T} \approx 1$，次臨界漏電流由閘源電壓 V_{gs}、DIBL 效應（η）與基底效應（k_γ）決定：

$$\boxed{I_{\text{sub}} = I_{\text{off}} \cdot 10^{\frac{V_{gs} + \eta(V_{ds} - V_{DD}) - k_\gamma V_{sb}}{S}}} \tag{9}$$

其中 I_{off} 為 $V_{gs} = 0, V_{ds} = V_{DD}, V_{sb} = 0$ 時之基準漏電流（Low-V_t 約 100 nA/μm，High-V_t < 1 nA/μm），$S \approx 100$ mV/decade。

2. 兩顆串聯關斷電晶體（圖 5.20：$A = B = 0$）在顯著 DIBL 下之中間電壓 V_x 與漏電流推導（Eq. 5.20–5.22）：
設底部電晶體為 N_1（源極為 0、汲極為 V_x，故 $V_{gs1} = 0, V_{ds1} = V_x, V_{sb1} = 0$），頂部電晶體為 N_2（源極為 V_x、汲極為 V_{DD}，故 $V_{gs2} = -V_x, V_{ds2} = V_{DD} - V_x, V_{sb2} = V_x$）。假設 $V_x > 50$ mV，由穩態電流相等 $I_{\text{sub}(N1)} = I_{\text{sub}(N2)}$：

$$\underbrace{I_{\text{off}} \cdot 10^{\frac{0 + \eta(V_x - V_{DD}) - 0}{S}}}_{N_1} = \underbrace{I_{\text{off}} \cdot 10^{\frac{-V_x + \eta[(V_{DD} - V_x) - V_{DD}] - k_\gamma V_x}{S}}}_{N_2} \tag{10}$$

令兩邊的指數分子相等：

$$\eta(V_x - V_{DD}) = -V_x - \eta V_x - k_\gamma V_x = -(1 + \eta + k_\gamma)V_x \implies \boxed{V_x = \frac{\eta V_{DD}}{1 + 2\eta + k_\gamma}} \tag{11}$$

將 V_x 代回 N_1 的電流公式，立即得到雙電晶體堆疊漏電流：

$$\boxed{I_{\text{sub,2-stack}} = I_{\text{off}} \cdot 10^{\frac{-\eta V_{DD}(1+\eta+k_\gamma)}{(1+2\eta+k_\gamma)S}} \approx I_{\text{off}} \cdot 10^{\frac{-\eta V_{DD}}{S}}} \tag{12}$$

數值直覺：以典型值 $\eta = 0.1$（100 mV/V）、$V_{DD} = 1.0$ V、$S = 100$ mV/decade 代入，$10^{-\eta V_{DD}/S} = 10^{-0.1(1.0)/0.1} = 10^{-1} = \mathbf{0.1}$，即**兩顆串聯關斷電晶體可將次臨界漏電流大幅降低約 10 倍（一個數量級）**！

3. 習題 5.3 — 當 DIBL 可忽略（$\eta = 0, \gamma = 0, n = 1$）時證明 $I_{\text{sub}} = \frac{1}{2} I_{\text{off}}$：
當 $\eta = 0$ 時，中間節點電壓 V_x 很小（< 50 mV），不能省略底部電晶體 N_1 的尾項 $(1 - e^{-V_x/v_T})$！回到完整次臨界方程式（Eq. 2.45，其中 $S = n v_T \ln 10$，故 $10^{-V_x/S} = e^{-V_x/(nv_T)} = e^{-V_x/v_T}$ for $n = 1$）：

$$I_{\text{sub}(N1)} = I_{\text{off}}(1)\left(1 - e^{-V_x/v_T}\right) = I_{\text{sub}(N2)} = I_{\text{off}} e^{-V_x/v_T}\left(1 - e^{-(V_{DD} - V_x)/v_T}\right) \approx I_{\text{off}} e^{-V_x/v_T} \tag{13}$$

因此 $1 - e^{-V_x/v_T} = e^{-V_x/v_T} \implies e^{-V_x/v_T} = \frac{1}{2} \implies \boxed{I_{\text{sub}} = \frac{1}{2} I_{\text{off}}}$（得證！）。

- **串聯電晶體之閘極漏電流與關斷位置原則（圖 5.22，必考觀念！）**：考慮兩顆串聯 nMOS（底部 N_1 接地、頂部 N_2 接 V_{DD}）：

- **圖 5.22(a)（底部 N_1 ON $= 1$、頂部 N_2 OFF $= 0$）**：中間節點被 N_1 拉至 $V_x = 0$，因此導通的 N_1 承受完整的 $V_{gs1} = V_{DD}$ 與 $V_{gd1} = V_{DD}$，**發生全額閘極穿隧漏電流（Full gate leakage）**！
- **圖 5.22(b)（底部 N_1 OFF $= 0$、頂部 N_2 ON $= 1$）**：導通的 N_2 將中間節點拉升至 $V_x = V_{DD} - V_t$，此時 N_2 的閘源電壓僅為 $V_{gs2} = V_t$（且閘汲電壓 $V_{gd2} = 0$），**閘極穿隧漏電流幾乎為 0**！
- **結論**：將**關斷（OFF）的電晶體安排在靠近電源軌（GND 或 V_{DD}）的位置**，可同時屏蔽內側導通電晶體的閘極穿隧漏電流！

表 3: 習題 5.9 完整解答：2-Input NOR 閘在四種輸入狀態（AB）下之次臨界與閘極漏電流分析表（對標 Table 5.2）

輸入 AB	次臨界漏電流 I_{sub}	閘極漏電流 I_{gate}	中間節點 V_x	電路狀態與物理機制說明（設 P_1 接 V_{DD} 由 A 控，P_2 接輸出 Y 由 B 控）
00	$2I_{\text{sub,n}}$（$\approx 2 \times 5.63 = 11.3$ nA）	0（若計 pMOS 則為 $2I_{\text{gate,p}} \approx 0$）	V_{DD}	兩顆串聯 pMOS 全導通將 Y 與 V_x 拉至 V_{DD}；底部**兩顆並聯 nMOS 全關斷且承受完整** $V_{ds} = V_{DD}$，共同產生雙倍 nMOS 次臨界漏電。
01	$I_{\text{sub,p}}(V_{ds} = V_{DD})$（$\approx 9.3$ nA）	$I_{\text{gate,n}}$（≈ 6.3 nA）	V_{DD}	$B = 1$ 使 nMOS N_B 導通（輸出 $Y = 0$，且 N_B 承受 $V_{gs} = V_{DD}$ 產生 $1\times$ nMOS 閘極漏電）；上方 P_1 $(A = 0)$ 導通將 V_x 拉至 V_{DD}，故關斷的 P_2 $(B = 1)$ 承受完整 $\lvert V_{ds}\rvert = V_{DD}$ 產生全額 pMOS 次臨界漏電。
10	$< I_{\text{sub,p}}$（部分降低）	$I_{\text{gate,n}}$（≈ 6.3 nA）	$\lvert V_{tp}\rvert$	$A = 1$ 使 N_A 導通（$Y = 0$，產生 $1\times$ nMOS 閘極漏電）；上方近 V_{DD} 的 P_1 $(A = 1)$ 關斷，下方 P_2 $(B = 0)$ 導通將中間節點拉低至 $\lvert V_{tp}\rvert$，使 P_1 僅承受 $\lvert V_{ds1}\rvert = V_{DD} - \lvert V_{tp}\rvert$，DIBL 減小故次臨界漏電降低！
11	$\approx \frac{1}{5} \sim \frac{1}{10} I_{\text{sub,p}}$（Stack Effect！）	$2I_{\text{gate,n}}$（$\approx 2 \times 6.3 = 12.6$ nA）	Stack effect（$\approx V_{DD} - 0.1$ V）	兩顆並聯 nMOS 全導通（$Y = 0$，兩顆皆產生閘極漏電共 $2I_{\text{gate,n}}$）；上方**兩顆串聯 pMOS 全關斷，觸發雙層堆疊效應（Stack effect）**，使 pMOS 次臨界漏電流大幅降低 5～10 倍！

3.2 電源閘控（Power Gating）、多重/可變臨界電壓（VTCMOS）與輸入向量控制（Sec. 5.3.2–5.3.5）

【推導與證明專欄：電源閘控（Power Gating）Header Switch 寬度與允許延遲增加率設計公式（Example 5.5 & 習題 5.10）】

1. 粗粒度電源閘控（Coarse-Grained Power Gating，圖 5.24）運作與設計要點：
在真實系統中，通常使用高臨界電壓（High-V_t，低漏電）的 **pMOS Header Switch** 串接在真實電源 V_{DD} 與區塊虛擬電源軌 V_{DDV} 之間（實務上偏好 pMOS Header 而非 nMOS Footer，因為維持全晶片固定的 GND 參考電位能大幅簡化 CAD 繞線與多電源域設計），並在輸出端加上 **Output Isolation（輸出隔離閘）** 防止休眠時 V_{DDV} 浮接漂移至禁制區造成後級短路。

2. 由允許延遲增加比例 δ 計算 Header Switch 寬度 W_{switch}（Example 5.5 與必考習題 5.10）：
當區塊處於 Active 模式並抽取平均工作電流 $I_{\text{avg}} = \frac{P_{\text{avg}}}{V_{DD}}$ 時，Header Switch 的導通電阻 R_{switch} 會在虛擬電源軌上造成電壓降（Voltage Droop）$\Delta V_{DDV} = I_{\text{avg}} R_{\text{switch}}$。由第 4 章速度飽和延遲與電壓關係（Eq. 4.29–4.30），若要求邏輯延遲增加不超過 δ（例如 $\delta = 5\%$ 或 2%），則虛擬電源軌允許的最大電壓降約為 $\Delta V_{DDV} \approx \delta \cdot V_{DD}$：

$$R_{\text{switch}} \le \frac{\Delta V_{DDV}}{I_{\text{avg}}} = \frac{\delta \cdot V_{DD}}{I_{\text{avg}}} \tag{14}$$

設單位寬度 pMOS 的導通電阻為 $R_{\text{on,sp}}$（單位：$\Omega \cdot \mu\text{m}$ 或 $\text{k}\Omega \cdot \mu\text{m}$），因 $R_{\text{switch}} = \frac{R_{\text{on,sp}}}{W_{\text{switch}}}$，故所需的最小 Header Switch 總寬度為：

$$\boxed{W_{\text{switch}} = \frac{R_{\text{on,sp}}}{R_{\text{switch}}} = \frac{R_{\text{on,sp}} \cdot I_{\text{avg}}}{\delta \cdot V_{DD}}} \tag{15}$$

- **Example 5.5 驗算**：$V_{DD} = 1\ \text{V}$，$P = 2\ \text{W} \implies I_{\text{avg}} = 2\ \text{A}$，$R_{\text{on,sp}} = 2\ \text{k}\Omega \cdot \mu\text{m}$，$\delta = 5\% = 0.05 \implies R_{\text{switch}} = \frac{0.05(1\ \text{V})}{2\ \text{A}} = 25\ \text{m}\Omega \implies W_{\text{switch}} = \frac{2000\ \Omega \cdot \mu\text{m}}{0.025\ \Omega} = \mathbf{8 \times 10^4}\ \mu\text{m} = \mathbf{80}\ \text{mm}$。
- **習題 5.10 完整解答**：65 nm 製程（$V_{DD} = 1.0\ \text{V}$），$R_{\text{on,sp}} = 2.5\ \text{k}\Omega \cdot \mu\text{m} = 2500\ \Omega \cdot \mu\text{m}$，$I_{\text{avg}} = 100\ \text{mA} = 0.1\ \text{A}$，要求延遲增加小於 $\delta = 2\% = 0.02$：

$$R_{\text{switch}} = \frac{0.02 \times 1.0\ \text{V}}{0.1\ \text{A}} = \mathbf{0.2}\ \Omega = \mathbf{200}\ \text{m}\Omega$$

$$\implies \boxed{W_{\text{switch}} = \frac{2500\ \Omega \cdot \mu\text{m}}{0.2\ \Omega} = \mathbf{1.25 \times 10^4}\ \mu\text{m} = \mathbf{12.5}\ \text{mm}} \tag{16}$$

（註：若利用 Eq. 4.29 精確考慮 $\tau \propto \frac{V_{DD}}{(V_{DD}-V_t)^\alpha}$ 在 $V_t = 0.3\ \text{V}, \alpha = 1.3$ 下對 V_{DD} 的微分敏感度，$\frac{\Delta\tau}{\tau} \approx \left(\frac{\alpha V_{DD}}{V_{DD}-V_t} - 1\right)\frac{\Delta V_{DD}}{V_{DD}} \approx 0.86\frac{\Delta V_{DD}}{V_{DD}}$，則 2% 延遲對應約 2.3% 電壓降，寬度約 $1.08 \times 10^4\ \mu\text{m}$；按課本 Example 5.5 的 1 : 1 比例法標準答案即為 $\mathbf{12,500}\ \mu\text{m}$！）

- **多重臨界電壓（Multi-V_t）與 +10% 通道長度技巧（Sec. 5.3.3）**：設計流程應預設全部採用 High-V_t 低漏電元件，僅在無法滿足時序的關鍵路徑換上 Low-V_t 元件。在 Intel 65 nm 製程中，將通道長度畫長 10%（利用短通道效應提高 V_t，不需額外光罩）僅減少 10% I_{on}，卻能**將次臨界漏電流 I_{off} 降低 3 倍**！
- **可變臨界電壓（VTCMOS — 動態基底偏壓，圖 5.25）**：在休眠模式施加**逆向基底偏壓（Reverse Body Bias, RBB，如對 1.0 V 製程設 $V_{BBn} = -0.4\ \text{V}, V_{BBp} = 1.4\ \text{V}$）**調高 V_t 以抑制漏電（但過大的 RBB 如 $< -1.2\ \text{V}$ 會引發嚴重 BTBT 接面穿隧漏電！）；或在工作模式施加微幅**順向基底偏壓（Forward Body Bias, FBB，$< 0.4\ \text{V}$）**降低 V_t 加速。
- **輸入向量控制（Input Vector Control，Sec. 5.3.5）**：休眠前透過暫存器 Set/Reset 或 Scan chain 將能最大化串聯堆疊效應的輸入向量送入邏輯區塊，可節省 25%–50% 待機漏電流。

4 能量—延遲最佳化在次臨界區達成最小能量，並在 $V_{DD} = \frac{3}{3-\alpha}V_t$ 達成最小能量延遲積（Sec. 5.4–5.6）

4.1 次臨界最小能量點（Minimum Energy Point）與最小能量延遲積（EDP）推導（Sec. 5.4）

【推導與證明專欄：熱力學最小工作電壓 $V_{\min}$、次臨界總能量與最小 EDP 電壓 $V_{DD\text{-opt}}$ 完整證明】

1. von Neumann / Meindl 最小工作電壓 $V_{\min}$ 與最小能量極限（Eq. 5.23）：

為使 CMOS 反相器在切換點 V_{inv} 具有大於 1 的反相增益（斜率 < -1，確保非零雜訊邊界），在理想次臨界特性（$n = 1$）下所需的最小電源電壓為：

$$\boxed{V_{\min} = 2\ln 2 \cdot v_T \approx 1.386 \times 26\ \text{mV} = \mathbf{36\ mV} \quad (\text{at } T = 300\ \text{K})} \tag{17}$$

單一電子（$q = 1.6 \times 10^{-19}$ C）在此最小電壓下儲存於閘極電容的熱力學最小能量極限為 $\boxed{E_{\min} = \frac{1}{2}qV_{\min} = kT\ln 2 \approx \mathbf{2.9 \times 10^{-21}}\ \text{J}}$。

2. 真實次臨界操作（$V_{DD} < V_t$）之週期總能量與最小能量點（Eq. 5.24–5.25，圖 5.26–5.27）：

當 V_{DD} 降至次臨界區時，雖然動態切換能量 $E_{\text{switching}} = C_{\text{eff}}V_{DD}^2$ 呈二次方下降，但電路延遲（週期時間）$D = \frac{NkC_gV_{DD}}{I_{\text{off}}10^{V_{DD}/S}}$ 呈指數暴增，導致單一週期內累積的漏電能量 $E_{\text{leak}} = I_{\text{sub}}V_{DD}D$ 反而隨 V_{DD} 過低而指數上升！單週期總能量為：

$$\boxed{E_{\text{total}}(V_{DD}) = E_{\text{switching}} + E_{\text{leak}} = V_{DD}^2\left(C_{\text{eff}} + W_{\text{eff}}NkC_g10^{-V_{DD}/S}\right)} \tag{18}$$

對 V_{DD} 微分求極小值，真實最小能量點發生在**動態切換能量與漏電能量大致相等的交會處**（在 180 nm 製程約位於 $V_{DD} \approx 0.13$ V, $V_t \approx 0.37$ V，能量比常規操作低 10 倍，但速度慢 10^3–10^4 倍）。

3. 最小化能量—延遲積（Energy-Delay Product, EDP）之最佳電壓推導（Eq. 5.26–5.27 必考證明！）：

當同時重視能量與速度時，採用 **Energy-Delay Product (EDP $\equiv E \times D = P \times D^2$)** 作為指標。在正常導通區（忽略漏電），充電能量為 $E \propto C_{\text{eff}}V_{DD}^2$，而 α-power law 下的邏輯延遲為 $D \propto \frac{C_{\text{eff}}V_{DD}}{(V_{DD}-V_t)^\alpha}$（Eq. 4.29）。兩者相乘得：

$$\text{EDP}(V_{DD}) = k\frac{C_{\text{eff}}^2V_{DD}^3}{(V_{DD}-V_t)^\alpha} \tag{19}$$

對 V_{DD} 微分並令 $\frac{\partial(\text{EDP})}{\partial V_{DD}} = 0$：

$$\frac{\partial}{\partial V_{DD}}\left[V_{DD}^3(V_{DD}-V_t)^{-\alpha}\right] = 3V_{DD}^2(V_{DD}-V_t)^{-\alpha} - \alpha V_{DD}^3(V_{DD}-V_t)^{-\alpha-1} = 0$$

$$\implies 3(V_{DD}-V_t) = \alpha V_{DD} \implies (3-\alpha)V_{DD} = 3V_t \implies \boxed{V_{DD\text{-opt}} = \frac{3}{3-\alpha}V_t} \tag{20}$$

物理直覺：因為速度飽和指數 $\alpha \in [1,2]$（典型奈米製程 $\alpha \approx 1.3$–1.5），代入得 $\boxed{V_{DD\text{-opt}} \approx 1.8V_t \sim 2V_t}$（且在考慮漏電後，最佳點滿足**漏電能量約為動態能量的一半**）。

4.2 低功耗微架構：Pollack 法則、平行化 vs. 管線化與電源管理狀態（Sec. 5.5–5.6）

- **Pollack 法則（Pollack's Rule，Sec. 5.5.1）**：單一複雜處理器的效能僅與其電晶體數量（複雜度或面積）的**平方根**（$\sqrt{N}$）成正比！換言之，若將單核心縮小簡化，使其以 50% 的功耗與面積提供 80% 的效能，則放兩顆簡單核心並聯就能在**相同總功耗下提供 160% 的吞吐量**！這

正是促使現代微處理器全面轉向**多核心（Multicore）**與**專用硬體加速器（Special-purpose accelerators，能量效率比通用 CPU 高 10 倍以上）**及大容量低功耗記憶體的核心原因。

- **平行化（Parallelism）vs. 管線化（Pipelining）（圖 5.29 — 必考比較！）**：兩者皆能降低所需的時脈頻率或縮短每級邏輯深度，進而允許調降 V_{DD} 獲得二次方省電：
  - 當**漏電流可忽略**時：**Parallelism 略優**，因為多工器（MUX）的開銷小於管線暫存器（Pipeline registers），且無須煩惱各管線級的延遲平衡。
  - 當**奈米製程漏電流顯著**時：**Pipelining 明顯勝出**！因為 N 路平行硬體複製了 N 份功能單元，面積膨脹為 N 倍，導致**靜態漏電流也暴增為 N 倍**；而管線化僅增加少數暫存器，漏電開銷極小。
- **電源管理狀態（Power Management Modes，圖 5.30 Intel Atom C0–C6 範例）**：越深度的休眠模式省電越多，但喚醒時間（Wake-up time）越長：**C0 HFM**（全速 2 GHz@1 V, 2 W）→ **C0 LFM**（降頻降壓至 600 MHz@0.75 V）→ **C1/C2**（關閉核心時脈、L1 Cache 清空並斷電，喚醒 $< 1\,\mu$s）→ **C4**（連 PLL 一併關閉，L2 部分清空，喚醒 $< 30\,\mu$s）→ **C6**（核心與 L1/L2 Caches 全部 Power-gated 斷電，功耗降至 < 80 mW，喚醒需 $< 100\,\mu$s）。
- **常見設計謬誤（Pitfalls and Fallacies，Sec. 5.6）**：(1) **盲目把路徑上所有邏輯閘放大兩倍**：在閘延遲主導的路徑上，將所有電晶體寬度加倍完全不會改變各級扇出比 h，**延遲一毫秒都不會減少，但功耗直接暴增兩倍**！(2) **混淆 PDP（Power-Delay Product $= E$）與 EDP（Energy-Delay Product $= E \cdot D$）**：評估架構效率應使用與量測頻率無關的單次運算能量 $E = P/f$ 或 EDP。

5 章末習題完整詳解與快速解題策略（Exercises 5.1–5.10）

參考資料

[1] Neil H. E. Weste and David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective**, 4th ed., Boston, MA: Addison-Wesley (Pearson), 2011, Chapter 5: “Power,” pp. 181–210.

表 4: Chapter 5 章末習題（Exercises 5.1–5.10）全題型詳解速查表

習題	考點主題與題目條件	標準解題步驟與最終答案
Ex. 5.1	隨機邏輯晶片動態功耗估算：$\alpha = 0.1$，平均切換電容密度 450 pF/mm^2，面積 $A = 70$ mm^2，$f = 450$ MHz，$V_{DD} = 0.9$ V。	**注意陷阱**：題目給定的「平均切換電容（Average switching capacitance）」若指實體總電容 $C_{\text{total}} = 450\ \text{pF/mm}^2 \times 70\ \text{mm}^2 = 31.5$ nF，乘上 $\alpha = 0.1$ 得有效電容 $C_{\text{eff}} = 3.15$ nF，則動態功耗為：$P_{\text{dyn}} = \alpha C_{\text{total}} V_{DD}^2 f = 0.1(31.5\ \text{nF})(0.9\ \text{V})^2(450\ \text{MHz}) \Longrightarrow \boxed{P_{\text{dyn}} \approx \mathbf{1.15}\ \text{W}}$（若 450 pF/mm^2 已內含 α 則為 11.5 W）。
Ex. 5.2	降低 V_{DD} 並按比例調降 V_t 以維持相同速度，動態與靜態功耗如何變化？	• **動態功耗（Dynamic Power）$\Longrightarrow$ 下降（Go down）**！因為 $P_{\text{dyn}} = \alpha C V_{DD}^2 f$ 與 V_{DD}^2 成正比。 • **靜態功耗（Static Power）$\Longrightarrow$ 上升（Go up）**！因為調降 V_t 會使次臨界漏電流 $I_{\text{off}} \propto 10^{-V_t/S}$ 呈指數暴增，遠超過 V_{DD} 線性下降的幅度。
Ex. 5.3	證明忽略 DIBL（$\eta = \gamma = 0, n = 1$）時雙串聯關斷電晶體漏電流為 $I_{\text{off}}/2$。	詳見第 3 節推導專欄：由 $I_{N1} = I_{\text{off}}(1 - e^{-V_x/v_T}) = I_{N2} = I_{\text{off}} e^{-V_x/v_T}$ 解得 $e^{-V_x/v_T} = \frac{1}{2}$（$V_x = v_T \ln 2 \approx 18$ mV），代回得 $\boxed{I_{\text{sub}} = I_{\text{off}}/2}$。
Ex. 5.4	求圖 5.34 波形在 $f_{\text{clk}} = 1$ GHz（週期 1 ns）下之活動因子 α。	觀察圖 5.34 在 0 到 10 ns（共 10 個時脈週期）內，信號由 $0 \to 1$ 上升了 **3 次**（分別在 $t = 1, 3, 6$ ns 處）。根據定義（每時脈週期發生 $0 \to 1$ 轉換的機率）： $\boxed{\alpha = \dfrac{N_{0\to1}}{N_{\text{cycles}}} = \dfrac{3}{10} = \mathbf{0.3}}$。
Ex. 5.5	Example 4.14（$H = 64$）在 $D \le 20\tau$ 下之最低能量級數與尺寸。	詳見第 2 節推導專欄：選 $\mathbf{N = 2}$ 級，令 $x_1 = 1$，由 $x_2 + \frac{64}{x_2} + 2 = 20$ 解得 $\boxed{x_1 = 1,\ x_2 = 9 - \sqrt{17} \approx \mathbf{4.88}}$（總尺寸僅 5.88）。
Ex. 5.6	同上，改為 $H = 500$ 且 $D \le 30\tau$。	詳見第 2 節推導專欄：$N = 2$ 最小延遲 $46.7\tau > 30\tau$ 不可行；選 $\mathbf{N = 3}$ 級（最小延遲 $26.8\tau \le 30\tau$），在 $x_2 + \frac{x_3}{x_2} + \frac{500}{x_3} = 27$ 下最小化 $1 + x_2 + x_3$，得 $\boxed{x_1 = 1,\ x_2 \approx \mathbf{4.6},\ x_3 \approx \mathbf{26.6}}$。
Ex. 5.7	推導 Table 5.1 各邏輯閘切換機率。	詳見第 2 節表 2：利用獨立事件交集 $P(A \cap B) = P_A P_B$ 與補集 $P(\overline{A}) = 1 - P_A$ 即可直接導出全部 6 個公式。
Ex. 5.8	設計 8-input OR 閘：延遲 < 4 FO4 $= 20\tau$，$C_{\text{in}} \le 1$，$C_{\text{load}} = 16$（$H = 16$），輸入 $P = 0.5$，求各節點 α 並最小化切換能量。	• **拓撲選擇**：採用 3 級架構 `NOR2`（4 顆並聯處理 8 輸入，$g_1 = 5/3, p_1 = 2$）$\to$ `NAND2`（2 顆，$g_2 = 4/3, p_2 = 2$）$\to$ `NOR2`（1 顆，$g_3 = 5/3, p_3 = 2$）。 • **各節點機率與活動因子**：輸入 $P_0 = \frac{1}{2} \Longrightarrow \alpha_0 = \frac{1}{4}$；第 1 級 NOR2 輸出 $P_1 = (\frac{1}{2})^2 = \frac{1}{4} \Longrightarrow \alpha_1 = \frac{3}{16}$；第 2 級 NAND2 輸出 $P_2 = 1 - (\frac{1}{4})^2 = \frac{15}{16} \Longrightarrow \alpha_2 = \frac{15}{256}$；第 3 級 NOR2 輸出 $P_3 = (\frac{1}{16})^2 = \frac{1}{256} \Longrightarrow \alpha_3 = \frac{255}{65536} \approx \mathbf{0.0039}$。 • **尺寸最佳化**：路徑 $G = \frac{5}{3} \times \frac{4}{3} \times \frac{5}{3} = \frac{100}{27}, H = 16 \Longrightarrow F = 59.26, P = 6$。最小延遲為 $3(59.26)^{1/3} + 6 = 17.7\tau < 20\tau$！放寬至 $D = 20\tau$（即 $f_1 + f_2 + f_3 = 14$）並最小化切換能量，可得第一級 $C_{\text{in1}} = 1$，後兩級縮小至 $C_{\text{in2}} \approx 1.7,\ C_{\text{in3}} \approx 3.8$。
Ex. 5.9	建立 2-input NOR 閘之漏電流狀態表。	詳見第 3 節表 4（完整列出 `00, 01, 10, 11` 四態之 $I_{\text{sub}}, I_{\text{gate}}, V_x$）。
Ex. 5.10	65 nm Header Switch 設計：$R_{\text{on}} = 2.5\ \text{k}\Omega \cdot \mu\text{m}$，$I_{\text{on}} = 100$ mA，延遲增加 $< 2\%$。	詳見第 3 節推導專欄：$R_{\text{switch}} = \frac{0.02 \times 1.0\ \text{V}}{0.1\ \text{A}} = 0.2\ \Omega \Longrightarrow \boxed{W_{\text{switch}} = \dfrac{2500\ \Omega \cdot \mu\text{m}}{0.2\ \Omega} = \mathbf{12{,}500}\ \mu\text{m} = \mathbf{12.5}\ \text{mm}}$。