CMOS VLSI Design 考前重點整理與公式推導大全

Chapter 6: Interconnect（晶片內繞線模型、串音干擾、轉發器插入與邏輯努力度）

教材來源：Weste & Harris, CMOS VLSI Design: A Circuits and Systems Perspective (4th Edition, Ch. 6, pp. 211–240)

【全章必考重點地圖（High-Yield Exam Roadmap）】

本章探討奈米製程中超越邏輯閘延遲並主導晶片效能、功耗與訊號完整性的**金屬繞線（Interconnect）**。期中/期末考最常出現五大核心題型：

1. **分佈式導線 RLC 模型與集膚效應（Sec. 6.1–6.2）**：熟記 L-model、π-model（3 段即可達 3% 精度，Elmore 延遲恆為 $\frac{1}{2}RC$）與 T-model 之差異；計算考慮**阻障層與碟化效應（Barrier & Dishing，Eq. 6.3）**之方塊電阻與線電阻（習題 6.1）、多層平行板加邊緣與相鄰耦合電容（Eq. 6.6–6.9）、電磁波飛行時間 $t_{pd} = l\sqrt{LC}$ 與傳播速度 $v = \frac{c}{\sqrt{k}}$，以及高頻**集膚深度（Skin Depth）** $\delta = \sqrt{\frac{2\rho}{\omega\mu}}$ 與等效邊緣頻率 $\omega = \frac{2\pi}{8.65 t_{rf}}$（Example 6.2）。
2. **導線分佈式 RC 延遲、分枝 RC 樹與傳輸能量（Sec. 6.3.1–6.3.2）**：掌握單段 π-model 的含驅動器/負載 Elmore 延遲公式 $t_{pd} = R_d C_w + R_d C_{\text{load}} + \frac{1}{2}R_w C_w + R_w C_{\text{load}}$（Example 6.3, 習題 6.2–6.3）、分枝 RC 樹共同路徑電阻計算（Example 6.5），以及導線每 bit 切換能量 $E = C_w l V_{DD}^2$ 與全晶片金屬層動態功耗估算（Example 6.6–6.7）。
3. **電容性串音（Crosstalk Delay & Noise）與片上電感效應（Sec. 6.3.3–6.3.5）**：必考**米勒耦合因子（Miller Coupling Factor, MCF $\in \{0, 1, 2\}$，統計平均 1.5）**對最短/最長延遲 t_{cd}, t_{pd} 的影響（Example 6.8, 習題 6.4）；推導浮接與受驅動受害線（Victim）之峰值雜訊電壓 ΔV_{victim}（Eq. 6.19–6.21）；掌握**電感效應顯著之導線長度區間不等式** $\frac{t_r}{2\sqrt{LC}} < l < \frac{2}{R}\sqrt{\frac{L}{C}}$（Eq. 6.22, Example 6.9）及集中式（$0.69R'C$）vs. 分佈式（$0.38R'C \approx \frac{1}{2}RC$）步階響應關係。
4. **繞線工程、轉發器插入（Repeater Insertion）最佳化推導與低擺幅訊號（Sec. 6.4）：全章最高頻率證明題（習題 6.5 & 6.6）！**能從頭對 N 與 W 偏微分推導**反相轉發器（Inverting Repeaters）**與**非反相雙級緩衝器（Noninverting Buffers）**的最佳切分段數 N、間距 l/N、最佳寬度 W、每單位長度延遲 t_{pd}/l 及能量開銷（Eq. 6.26–6.36, Example 6.10, 習題 6.7），並熟記抗串音技術（Shielding, Interleaving, Staggered Repeaters, Charge Compensation, Twisted Differential）與低擺幅功率公式 $P_{\text{dyn}} = \alpha f C V_{\text{swing}} V_{\text{drive}}$。
5. **含導線之邏輯努力度最佳尺寸定理（Sec. 6.5）**：當導線電容與電阻不可忽略時，傳統等階段努力度法則失效；必考證明 **Morgenshtein 等電容延遲與電阻延遲定理** $\boxed{C_i(R_{i-1} + R_{w_{i-1}}) = R_i(C_{i+1} + C_{w_i})}$（Eq. 6.39, 習題 6.8）及中距離導線最佳閘尺寸求解（Example 6.11）。

1　導線幾何結構與電阻、電容、電感及集膚效應模型（Sec. 6.1–6.2）

1.1　金屬繞線幾何參數、Intel 45 nm 金屬堆疊與分佈式模型（Sec. 6.1–6.2）

- **導線幾何定義（圖 6.1）**：導線寬度為 w、長度為 l、厚度為 t、與同層相鄰導線間距為 s、與下方導體層之介電層高度為 h。
  - **繞線間距（Wire Pitch）**：$\boxed{\text{Pitch} = w + s}$。
  - **深寬比（Aspect Ratio, AR）**：$\boxed{\text{AR} = \dfrac{t}{w}}$（早期製程 < 1；現代奈米製程為降低窄線電阻，將金屬做厚使 AR ≈ 1.8–2.0，但也導致同層相鄰側壁耦合電容 C_{adj} 大幅增加！）。
- **現代多層金屬堆疊架構（Intel 45 nm Metal Stack，圖 6.2–6.3 & Table 6.1）**：
  - **下層金屬（M1–M3）**：厚度薄（$t = 144\,\text{nm}$）、間距最密（$w = s = 80\,\text{nm}, \text{pitch} =$

160 nm），用於標準單元內部（Intra-cell）與短距離高密度繞線（M1 通常雙向繞線，M2 以上奇偶層正交交替）。

- **中上層金屬（M4–M8）**：隨層數往上，厚度 t 與寬度 w 漸進放大（如 M4 間距 240 nm 遞增至 M8 間距 810 nm, $t = 720$ nm），提供較低電阻以進行區塊間中長距離連線。
- **頂層超厚金屬（M9）**：$t = 7\ \mu$m, $w = 17.5\ \mu$m, $s = 13\ \mu$m（pitch $= 30.5\ \mu$m），電阻極低，專門用於全晶片電源網格（Power distribution）、電源閘控區域（Power-gated domains）與全域時脈網路。

表 1: 分佈式導線之三種集中式等效電路模型（Lumped RC Approximations，圖 6.5）比較表

模型名稱	**單段結構（總電阻 R、總電容 C）**	**單段 Elmore 延遲**	**N 段串接之收斂性**	**手算與 SPICE 模擬適用性評估**
L-model	串聯 R 後再接對地電容 C	RC	隨 $N \to \infty$，Elmore 延遲為 $\frac{N+1}{2N}RC \to \frac{1}{2}RC$	**極差（不推薦）**！單段高估延遲達 2 倍，需極多段數（大 N）才能收斂至真實分佈式響應。
π-model	兩端各接 $\frac{C}{2}$、中間夾串聯電阻 R	$\frac{RC}{2}$	**不論分成幾段（對任意 $N \geq 1$），Elmore 延遲恆為 $\frac{RC}{2}$！**	**業界與考試首選標準模型**！手算用**單段 π-model** 即可得精確 Elmore 延遲；SPICE 模擬用 **3 ～ 5 段 π-model** 即可達 $< 3\%$ 誤差（習題 6.2）。
T-model	兩端各串 $\frac{R}{2}$、中間節點接對地 C	$\frac{RC}{2}$	對任意 $N \geq 1$，Elmore 延遲亦恆為 $\frac{RC}{2}$	精度與 π-model 相當，但因比 π-model **多出一個內部節點**，手算與電路模擬器求解皆較慢。

1.2　導線電阻、阻障層與碟化、多層電容與集膚效應推導（Sec. 6.2）

【公式推導與定理證明：導線有效電阻（含阻障層與 CMP 碟化）、多層電容、光速飛行時間與集膚深度公式（Eq. 6.1–6.17）】

1. 方塊電阻（Sheet Resistance）與銅製程阻障層/碟化修正公式（Eq. 6.1–6.3 & 習題 6.1）：

理想均勻導體的電阻為 $R = \frac{\rho}{t}\frac{l}{w} = R_{\square}\frac{l}{w}$，其中方塊電阻 $\boxed{R_{\square} = \frac{\rho}{t}}$（單位：$\Omega/\square$，長寬比 l/w 即為方塊數 Number of squares）。在奈米銅製程（大馬士革製程）中，銅線四周（底面與兩側壁，頂面除外）必須包覆高電阻率的擴散阻障層（如 Ta/TaN，厚度 $t_{\text{barrier}} \approx 10$ nm），且化學機械研磨（CMP）會造成頂面凹陷的**碟化效應（Dishing，厚度減少 t_{dish}）**（圖 6.7）。因此實際高導電銅芯的有效截面積縮減為 $(t - t_{\text{dish}} - t_{\text{barrier}})(w - 2t_{\text{barrier}})$，修正後電阻為：

$$\boxed{R = \frac{\rho}{(t - t_{\text{dish}} - t_{\text{barrier}})\,(w - 2t_{\text{barrier}})}\,l} \tag{1}$$

（注意：薄膜金屬因表面與晶界散射，電阻率高於塊材 Table 6.2：塊材 Cu 為 1.7 $\mu\Omega\cdot$cm、Al 為 2.8 $\mu\Omega\cdot$cm，但晶片內薄膜 Cu 約為 **2.2–2.6** $\mu\Omega\cdot$cm、薄膜 Al 約為 3.6–4.0 $\mu\Omega\cdot$cm！此外，溫度每升高 100°C，Cu 與 Al 電阻皆上升約 40%，即溫度係數 $\approx +0.4\%/°\text{C}$。）

2. 邊緣電場（Fringing Field）與多層鄰線耦合電容模型（Eq. 6.6–6.9，圖 6.9–6.12）：

- **Yuan & Trick 圓柱邊緣近似模型（Eq. 6.7）**：將孤立導線視為寬度 $w - t/2$ 的平行板加上兩端半徑 $t/2$ 的半圓柱體（對 AR $< 2, t \approx h$ 誤差 $< 10\%$）：

$$C = \varepsilon_{\text{ox}} l \left[\frac{w - t/2}{h} + \frac{2\pi}{\ln\left(1 + \frac{2h}{t} + \sqrt{\frac{2h}{t}\left(\frac{2h}{t} + 2\right)}\right)} \right] \tag{2}$$

- **Meijs & Barke 經驗公式（Eq. 6.8，對 AR < 3.3 誤差 $< 6\%$）**：

$$C = \varepsilon_{\text{ox}} l \left[\frac{w}{h} + 0.77 + 1.06\left(\frac{w}{h}\right)^{0.25} + 1.06\left(\frac{t}{h}\right)^{0.5} \right] \tag{3}$$

- **多層繞線總電容直覺模型（Eq. 6.9，圖 6.11）**：當上下層（Layer $n+1$ 與 $n-1$）視為接地平面，且同層左右兩側皆有相距 s 的平行鄰線時，總電容為對上下層電容 $C_{\text{gnd}} = C_{\text{top}} + C_{\text{bot}}$ 與兩側鄰線耦合電容 $2C_{\text{adj}}$ 之和：

$$\boxed{C_{\text{total}} = C_{\text{top}} + C_{\text{bot}} + 2C_{\text{adj}} \approx \varepsilon_0 l \left(2k_{\text{vert}}\frac{w}{h} + 2k_{\text{horiz}}\frac{t}{s}\right) + C_{\text{fringe}}} \tag{4}$$

（典型緊密間距金屬線之總電容約為 **0.15–0.2** fF/μm $=$ **0.15–0.2** pF/mm。）

【公式推導與定理證明：導線電感、電磁波飛行時間（Flight Time）與集膚效應（Skin Effect）推導（Eq. 6.10–6.17）】

1. 導線電感、電磁波飛行時間（Flight Time）與集膚效應（Skin Effect）（Eq. 6.10–6.17）：

- **光速飛行時間與傳播速度（Eq. 6.11–6.12）**：設單位長度電感為 L、單位長度電容為 C，若電流返回路徑與電場終止導體相同，則 $\sqrt{LC}=\sqrt{\varepsilon_{\text{ox}}\mu_0}$，訊號傳播速度與飛行時間為：

$$\boxed{v=\frac{1}{\sqrt{LC}}=\frac{1}{\sqrt{\varepsilon_{\text{ox}}\mu_0}}=\frac{c}{\sqrt{k_{\text{ox}}}}},\qquad \boxed{t_{pd,\text{flight}}=l\sqrt{LC}} \tag{5}$$

  （對 SiO_2 介電常數 $k=3.9$，訊號傳播速度 $v\approx\frac{3\times10^8}{\sqrt{3.9}}\approx1.5\times10^8$ m/s $=0.5c$，即約為光速的一半！）

- **接地平面上方導線之電感近似公式（Eq. 6.13，$w<h$）**：$\boxed{L=l\frac{\mu_0}{2\pi}\ln\left(\frac{8h}{w}+\frac{w}{4h}\right)}$（典型值 0.15–1.5 pH/$\mu$m，其中 $\mu_0=4\pi\times10^{-7}$ H/m）。
- **集膚深度（Skin Depth）與邊緣等效角頻率（Eq. 6.14–6.15，Example 6.2）**：高頻時電流集中於導體外殼厚度 δ 內流動以最小化阻抗 $Z=R+j\omega L$。決定集膚效應的頻率**不是晶片時脈頻率**，而是對應於訊號 20%–80% 上升/下降時間 t_{rf} 的正弦波頻率（週期 $T\approx8.65t_{rf}$）：

$$\boxed{\omega=\frac{2\pi}{8.65t_{rf}}},\qquad \boxed{\delta=\sqrt{\frac{2\rho}{\omega\mu}}} \tag{6}$$

  當 $\min(w,t)>2\delta$ 時導線中心無電流通過，有效電阻才會上升（在 $t_{rf}=20$ ps 下，$\omega=3.6\times10^{10}$ rad/s，銅線 $\delta\approx0.99$ μm，大於一般金屬層厚度的一半，故僅對極寬的頂層時脈/電源線有影響）。

2　分佈式導線延遲、RC 樹 Elmore 延遲、串音干擾與電感效應（Sec. 6.3）

2.1　集中式 vs. 分佈式 RC 延遲、含驅動器之單段 π-model 與分枝 RC 樹（Sec. 6.3.1 & 6.3.5）

【公式推導與定理證明：驅動器推動長導線之 π-Model Elmore 延遲與分枝 RC 樹公式（Example 6.3–6.5 & Sec. 6.3.5）】

1. 集中式（Lumped）vs. 分佈式（Distributed）RC 電路之真實步階響應（Sec. 6.3.5，圖 6.24–6.25）：

- **集中式 RC 電路（圖 6.24a）**：$V_{\text{out}}(t) = 1 - e^{-t/(R'C)}$，跨過 50% 之傳播延遲為 $\boxed{t_{pd,\text{lumped}} = R'C\ln 2 \approx 0.69R'C}$。
- **真實連續分佈式 RC 導線（圖 6.24b）**：無封閉解析解，數值解得 50% 傳播延遲為 $\boxed{t_{pd,\text{distributed}} \approx 0.38R'C}$。
- **與 Elmore 延遲之調和**：在邏輯閘中我們將 $\ln 2$ 併入電晶體有效電阻 $R = R'\ln 2$；對分佈式導線而言，因為 $0.38R'C \approx \frac{1}{2}(R'\ln 2)C \approx 0.35R'C$，但當輸入為緩慢斜坡（Slow ramp，圖 6.25）時，分佈式導線延遲會趨近 $\frac{1}{2}R_{\text{wire}}C_{\text{wire}}$（使用真實未乘 $\ln 2$ 之線電阻 R_{wire}）。因此在手算與課本慣例中，**直接使用真實線電阻 R_w 搭配 $\frac{1}{2}R_wC_w$ 估算導線飛行時間（Flight time）**！

2. 驅動器（R_d）透過長導線（總電阻 R_w、總電容 C_w）推動負載（C_{load}）之標準公式（Example 6.3，圖 6.14）：

將長導線以單段 π-model 表示（近端電容 $\frac{C_w}{2}$、中間電阻 R_w、遠端電容 $\frac{C_w}{2}$ 與 C_{load} 並聯），則總 Elmore 延遲為：

$$\boxed{t_{pd} = R_d\left(\frac{C_w}{2}\right) + (R_d + R_w)\left(\frac{C_w}{2} + C_{\text{load}}\right) = R_dC_w + R_dC_{\text{load}} + \frac{1}{2}R_wC_w + R_wC_{\text{load}}} \tag{7}$$

（注意：不論將導線切成幾段 π-model，只要加總各節點對源頭之共同電阻乘電容，算出的 t_{pd} 完全相同！見習題 6.2–6.3 驗證。）

3. 分枝導線 RC 樹（Branched RC Tree）之 Elmore 延遲計算（Example 6.5，圖 6.15）：

在圖 6.15 中，驅動器電阻為 R_1，主幹第一段後分岔出支線 R_4, C_4（Node 4），主幹繼續經過 R_2, C_2 與 R_3, C_3 到達終點 Node 3。計算到達某一葉節點（Leaf）的 Elmore 延遲時，**非目標分枝上的所有電容必須全部折算（Lumped）到分岔點上**，且只乘上從源頭到該分岔點的共同路徑電阻：

$$\boxed{T_{D3} = R_1C_1 + (R_1 + R_2)C_2 + (R_1 + R_2 + R_3)C_3 + R_1C_4} \tag{8}$$

$$\boxed{T_{D4} = R_1C_1 + R_1(C_2 + C_3) + (R_1 + R_4)C_4} \tag{9}$$

表 2: 電容性串音對延遲之影響（Miller Coupling Factor, MCF，Table 6.3）與對雜訊之影響（Eq. 6.19–6.21）總表

鄰線（Aggressor B）狀態	**跨壓變化 ΔV**	**主線 A 等效總電容 $C_{\text{eff}(A)}$**	**米勒耦合因子（MCF）與工程應用意義**
保持靜止（Constant）	V_{DD}	$C_{\text{gnd}} + C_{\text{adj}}$（雙側鄰線則為 $C_{\text{gnd}} + 2C_{\text{adj}}$）	MCF = **1**：標稱延遲（Nominal delay）計算基準。
與 A 同向切換 (Same direction)	0	$\boxed{C_{\text{eff,min}} = C_{\text{gnd}}}$	MCF = **0**：耦合電容上無電荷轉移，對應**最短污染延遲（Contamination delay t_{cd}，Best-case speed）**！
與 A 反向切換 (Opposite direction)	$2V_{DD}$	$\boxed{C_{\text{eff,max}} = C_{\text{gnd}} + 2C_{\text{adj}}}$（雙側反向則為 $C_{\text{gnd}} + 4C_{\text{adj}}$）	MCF = **2**：需提供雙倍電荷，對應**最長傳播延遲（Propagation delay t_{pd}，Worst-case delay）**！（佈局前統計折衷常取 MCF = 1.5）。

2.2　電容性串音（Crosstalk Delay & Noise）與片上電感顯著區間（Sec. 6.3.3–6.3.4）

【公式推導與定理證明：串音耦合雜訊峰值電壓（Crosstalk Noise）與電感效應顯著長度不等式（Eq. 6.19–6.22）】

1. 受害線（Victim）浮接與受驅動時之串音峰值雜訊電壓（Eq. 6.19–6.21，圖 6.17–6.19）：

- **當 Victim 為浮接（Floating / Undriven，圖 6.17）**：形成純電容分壓器，雜訊將永久殘留：

$$\boxed{\Delta V_{\text{victim,floating}} = \frac{C_{\text{adj}}}{C_{\text{gnd-}v} + C_{\text{adj}}} \Delta V_{\text{aggressor}}} \tag{10}$$

- **當 Victim 由驅動器主動維持電位（Actively Driven，圖 6.18）**：設攻擊線（Aggressor）與受害線（Victim）的時間常數比為 k，則峰值耦合雜訊隨 k 增大（即攻擊線變慢或受害線驅動變強）而減小：

$$\boxed{\Delta V_{\text{victim,driven}} = \frac{C_{\text{adj}}}{C_{\text{gnd-}v} + C_{\text{adj}}} \cdot \frac{1}{1+k} \Delta V_{\text{aggressor}}}, \quad k = \frac{\tau_{\text{aggressor}}}{\tau_{\text{victim}}} = \frac{R_{\text{aggressor}}(C_{\text{gnd-}a} + C_{\text{adj}})}{R_{\text{victim}}(C_{\text{gnd-}v} + C_{\text{adj}})} \tag{11}$$

  重要物理直覺：發生串音瞬間，Victim 的維持電晶體處於**線性區（Linear region，小 V_{ds}，等效電阻 R_{victim} 小）**，而正在切換的 Aggressor 電晶體處於**飽和區（Saturation region，等效電阻 $R_{\text{aggressor}}$ 大）**！因此即使兩者使用**相同尺寸**的驅動器，仍有 $R_{\text{aggressor}} \approx (2 \sim 4)R_{\text{victim}}$（即 $k \approx 2 \sim 4$），大幅抑制了實際耦合雜訊（圖 6.19 中等尺寸驅動器下雜訊僅 8%，而非浮接時的 50%）！

2. 片上電感效應（Inductive Effects）顯著之導線長度區間推導（Eq. 6.22，Example 6.9，圖 6.20）：

對單位長度電阻 R、電感 L、電容 C 的導線，唯有當**光速飛行時間 $t_{\text{flight}} = l\sqrt{LC}$ 同時大於訊號上升時間的一半（$l\sqrt{LC} > \frac{t_r}{2}$）且大於導線自身的 RC 延遲（與阻尼條件 $\frac{Rl}{2}\sqrt{\frac{C}{L}} < 1$ 等價）**時，傳輸線電感效應（Overshoot、Ringing、額外飛行延遲）才會顯現：

$$\boxed{\frac{t_r}{2\sqrt{LC}} < l < \frac{2}{R}\sqrt{\frac{L}{C}}} \tag{12}$$

- 若 $l > \frac{2}{R}\sqrt{\frac{L}{C}}$：導線過長導致總電阻 Rl 過大（Overdamped），**由 RC 延遲主導**（高阻細訊號線如 M1–M3 幾乎不需考慮電感）。
- 若 $l < \frac{t_r}{2\sqrt{LC}}$：導線太短或輸入邊緣太慢，**由輸入上升時間 t_r 主導**。
- **信號對返回路徑比（Signal:Return Ratio, SR Ratio，圖 6.22–6.23）**：每隔 N 條訊號線插入一條電源或地線（VDD/GND）提供就近電流返回迴路以縮小磁場迴路面積；通常 $N = 8$ 時電感效應已很小，$N = 4$ 時可完全忽略，$N = 2$ 則相當於每條訊號線至少有一側受屏蔽（同時消除一半電容性串音）。

3　繞線工程、轉發器插入（Repeater Insertion）最佳化證明與抗串音設計（Sec. 6.4）

3.1　反相轉發器（Inverting Repeaters）與非反相緩衝器（Noninverting Buffers）完整推導（Sec. 6.4.2）

【公式推導與定理證明：轉發器插入（Repeater Insertion）最佳段數、間距、尺寸、延遲與能量完整證明（習題 6.5 & 6.6 必考！）】

1. 反相器作為轉發器（Inverting Repeaters，圖 6.26–6.27，Eq. 6.26–6.31 — 習題 6.5 完整證明）：

設總長為 l 的導線（單位長度電阻 R_w、單位長度電容 C_w）被均分為 N 段（每段長度 $\frac{l}{N}$），每段由尺寸為 W 倍單位反相器的轉發器驅動。注意此處定義**整個單位反相器**的有效電阻為 R、輸入閘極電容為 C、自身擴散寄生電容為 Cp_{inv}（故單顆無負載時間常數為 RC，且 $\text{FO4} = (4 + p_{\text{inv}})RC \approx 5RC$）。因此 W 倍反相器的電阻為 $\frac{R}{W}$、輸入電容為 CW、擴散電容為 CWp_{inv}。

- **步驟 A（建立 N 段總 Elmore 延遲方程式 Eq. 6.26）**：每一段（圖 6.27）包含驅動器電阻 $\frac{R}{W}$、導線單段 π-model（電阻 $R_w\frac{l}{N}$、兩端電容各 $\frac{1}{2}C_w\frac{l}{N}$）及下一級輸入電容 CW，故 N 段總延遲為：

$$\begin{aligned} t_{pd}(N,W) &= N\left[\frac{R}{W}\left(CWp_{\text{inv}} + \frac{C_w l}{2N}\right) + \left(\frac{R}{W} + \frac{R_w l}{N}\right)\left(\frac{C_w l}{2N} + CW\right)\right] \\ &= N\left[\frac{R}{W}\left(C_w\frac{l}{N} + CW(1+p_{\text{inv}})\right) + R_w\frac{l}{N}\left(\frac{1}{2}C_w\frac{l}{N} + CW\right)\right] \\ &= \frac{RC_w l}{W} + NRC(1+p_{\text{inv}}) + \frac{R_w C_w l^2}{2N} + R_w ClW \end{aligned} \tag{13}$$

- **步驟 B（對 W 與 N 偏微分求極小值，導出最佳尺寸 W 與最佳間距 l/N）**：

$$\frac{\partial t_{pd}}{\partial W} = -\frac{RC_w l}{W^2} + R_w Cl = 0 \implies \boxed{W_{\text{opt}} = \sqrt{\frac{RC_w}{R_w C}}} \quad \text{(Eq. 6.30)} \tag{14}$$

$$\frac{\partial t_{pd}}{\partial N} = RC(1+p_{\text{inv}}) - \frac{R_w C_w l^2}{2N^2} = 0 \implies \boxed{\frac{l}{N_{\text{opt}}} = \sqrt{\frac{2RC(1+p_{\text{inv}})}{R_w C_w}} \approx 0.77\sqrt{\frac{\text{FO4}}{R_w C_w}}} \quad \text{(Eq. 6.27)} \tag{15}$$

（其中近似係數係代入摺疊電晶體 $p_{\text{inv}} \approx 0.5$ 與 $RC = \frac{\text{FO4}}{5}$，得 $\sqrt{2 \times \frac{1}{5} \times 1.5} = \sqrt{0.6} \approx 0.775$！）

【公式推導與定理證明：反相轉發器（Inverting Repeaters）之每單位長度最小延遲與能量開銷推導（Eq. 6.29 & 6.31）】

- **步驟 C（代入 W_{opt} 與 l/N_{opt} 求每單位長度最小延遲 t_{pd}/l 與每單位長度能量 E/l）**：將 W_{opt} 與 N_{opt} 代回 $\frac{t_{pd}}{l} = \frac{RC_w}{W} + R_wCW + \frac{N}{l}RC(1+p_{\text{inv}}) + \frac{l}{2N}R_wC_w$，注意前兩項相等（各為 $\sqrt{RCR_wC_w}$），後兩項亦相等（各為 $\sqrt{\frac{1}{2}(1+p_{\text{inv}})RCR_wC_w}$）：

$$\boxed{\frac{t_{pd}}{l} = \left(2+\sqrt{2(1+p_{\text{inv}})}\right)\sqrt{RCR_wC_w} \approx 1.67\sqrt{\text{FO4}\,R_wC_w}} \quad \text{(Eq. 6.29)} \tag{16}$$

（代入 $p_{\text{inv}} = 0.5, RC = \text{FO4}/5$：$(2+\sqrt{3})/\sqrt{5} = 3.732/2.236 \approx \mathbf{1.67}$！）每單位長度總電容（導線 + 轉發器）與切換能量為：

$$\boxed{\frac{E}{l} = C_w\left(1+\sqrt{\frac{1+p_{\text{inv}}}{2}}\right)V_{DD}^2 \approx 1.87C_wV_{DD}^2} \quad \text{(Eq. 6.31)} \tag{17}$$

即**最佳速度轉發器會增加 87% 的能量消耗**！（若改採最小 EDP 設計，間距拉長 1.7×、尺寸縮小為 0.6×，延遲僅增加 14%，但轉發器額外能量從 +87% 大降至 +30%！）

【公式推導與定理證明：非反相雙級緩衝器（Noninverting Buffer Repeaters）最佳化證明（習題 6.6 — Eq. 6.33–6.36）】

2. 雙級非反相緩衝器作為轉發器（避免奇偶極性反轉問題，習題 6.6 完整證明）：
若每個轉發站改由兩級反相器串接組成（第一級尺寸為 W_1，第二級放大 k 倍為 $W_2 = kW_1$）：

- **建立單段延遲與總延遲方程式**：第一級反相器驅動第二級反相器的延遲為 $\frac{R}{W_1}(CW_1p_{\text{inv}} + CW_2) = RC(p_{\text{inv}}+k)$；第二級反相器驅動導線與下一站第一級輸入 CW_1 的延遲為 $\frac{R}{W_2}\left(CW_2p_{\text{inv}} + C_w\frac{l}{N} + CW_1\right) + R_w\frac{l}{N}\left(\frac{1}{2}C_w\frac{l}{N} + CW_1\right)$。乘上 N 段得：

$$\frac{t_{pd}}{l} = \frac{N}{l}RC\left(k+\frac{1}{k}+2p_{\text{inv}}\right) + \frac{l}{2N}R_wC_w + \frac{RC_w}{kW_1} + R_wCW_1 \tag{18}$$

- **對 W_1, N, k 偏微分求極小值**：
  1. 對 W_1 微分：$-\frac{RC_w}{kW_1^2} + R_wC = 0 \implies W_1 = \frac{1}{\sqrt{k}}\sqrt{\frac{RC_w}{R_wC}} = \frac{W}{\sqrt{k}}$，故 $\boxed{W_1 = \frac{W}{\sqrt{k}},\quad W_2 = W\sqrt{k}}$（Eq. 6.35，此時最末兩項之和仍為 $2\sqrt{\frac{1}{k}RCR_wC_w}$）。
  2. 對 N 微分：令前兩項對 N/l 微分為 0，得最佳間距：

$$\boxed{\frac{l}{N_{\text{opt}}} = \sqrt{\frac{2RC\left(k+\frac{1}{k}+2p_{\text{inv}}\right)}{R_wC_w}} \approx 1.22\sqrt{\frac{\text{FO4}}{R_wC_w}}} \quad \text{(Eq. 6.33)} \tag{19}$$

  3. 代回求 $\frac{t_{pd}}{l}$ 並對 k 最佳化：$\frac{t_{pd}}{l} = \left(\frac{2}{\sqrt{k}} + \sqrt{2\left(k+\frac{1}{k}+2p_{\text{inv}}\right)}\right)\sqrt{RCR_wC_w}$。當 $p_{\text{inv}} = 0.5$ 時，對 k 微分為 0 可解得最佳放大倍率 $\boxed{k \approx 2.25}$（即 $\sqrt{k} = 1.5$），代入得：

$$\boxed{\frac{t_{pd}}{l} \approx 1.81\sqrt{\text{FO4}\,R_wC_w}} \quad \text{(Eq. 6.34，僅慢 8\%)},\qquad \boxed{\frac{E}{l} \approx 2.2C_wV_{DD}^2} \quad \text{(Eq. 6.36)} \tag{20}$$

3.2　繞線寬度/間距選擇、抗串音工程、低擺幅訊號與再生器（Sec. 6.4.1 & 6.4.3–6.4.5）

表 3: 長導線抗串音與加速技術（Crosstalk Control, Low-Swing Signaling, Regenerators）比較表

技術名稱	核心機制與數學關係	優缺點、設計代價與適用場景
調整線寬 w 與間距 s (Sec. 6.4.1 & Ex. 6.4)	• 導線電容主導時：**加大間距 s** • 閘電容與線電阻主導時：**加寬線寬 w**	加大間距 s 可同時降低耦合電容 C_{adj}、延遲、能耗與串音雜訊（最佳選擇！）；加寬 w 雖可降線電阻，但會增加上下板電容與總功耗。
屏蔽線與匯流排交錯 (Shielding & Interleaving, Fig. 6.28)	在關鍵線兩側插入 VDD/GND 屏蔽線，或將正/負緣觸發之兩組匯流排 a_i, b_i 交錯排列。	單側屏蔽消除 50% 串音、雙側屏蔽完全消除同層串音（常用於時脈與敏感類比線）；時序交錯（Interleaving）可保證切換時兩側鄰線必靜止（MCF $= 1$），完全免除串音延遲變異。
錯位轉發器 / 電荷補償 / 雙絞差動線 (Fig. 6.29a–c)	• **Staggered Repeaters**：相鄰線轉發器交錯半段擺放 • **Charge Compensation**：加反相器與補償電容 • **Twisted Differential**：差動對週期性互換位置	錯位轉發器使每段 Victim 一半看到上升、一半看到下降而互相抵消；雙絞差動線（Twisted differential）讓正負端承受完全相等的共模耦合雜訊，廣用於記憶體位元線（Bitlines）。
低擺幅訊號傳輸 (Low-Swing Signaling, Sec. 6.4.4, Fig. 6.30)	驅動電壓為 V_{drive}、實際擺幅為 $V_{\text{swing}} \le V_{\text{drive}}$： $I_{\text{avg}} = \alpha f C V_{\text{swing}}$ $\boxed{P_{\text{dyn}} = \alpha f C V_{\text{swing}} V_{\text{drive}}}$	將 V_{swing} 與 V_{drive} 皆大幅降低可省電達一個數量級（10×）並加速傳輸！圖 6.30 採用雙 nMOS 驅動器（因 $V_{\text{drive}} < V_{DD} - V_t$）、雙絞等化差動線，以及 pMOS 輸入之時脈感測放大器（SA-F/F）。注意：若時脈週期變慢，擺幅會充到更接近 V_{drive} 而消耗更多能量！
並聯再生器 / 助推器 (Regenerators / Boosters, Fig. 6.31–6.32)	並聯掛在導線上，利用 LO-skew NAND 偵測上升緣啟動 pMOS 助推，HI-skew NOR 偵測下降緣啟動 nMOS 助推。	轉發器（Repeaters）串聯在導線上故**只能用於單向匯流排**；並聯再生器（Regenerators）**支援雙向匯流排（Bidirectional busses）**，可改善 20% 延遲，但犧牲雜訊邊界。

4　含導線電容與電阻之邏輯努力度最佳化定理（Sec. 6.5–6.6）

【公式推導與定理證明：Morgenshtein 含導線路徑最佳邏輯閘尺寸定理證明與中距離導線求解（Eq. 6.39–6.41 & 習題 6.8）】

1. 為什麼有固定導線負載時「各級等階段努力度（Equal Stage Effort）」不再成立？

當第 i 級邏輯閘（輸入電容 C_i）之間存在固定導線電容 C_w 時，分枝努力度 $b_i = \frac{C_{i+1}+C_{w_i}}{C_{i+1}}$ 會隨下一級邏輯閘的尺寸 C_{i+1} 改變而改變（不再是常數！）：

- **極短導線（$C_{\text{wire}} \ll C_{\text{gate}}$）**：可忽略或併入擴散寄生 p_{inv}，使最佳努力度 ρ 略大於 4（應採用較少級數與較大邏輯閘）。
- **極長導線（$C_{\text{wire}} \gg C_{\text{gate}}$）**：可將路徑拆成獨立兩段，前段以低邏輯努力度的反相器（Inverter）驅動龐大 C_{wire}，若長至 RC 飛行時間超過數個閘延遲則插入轉發器。

2. 習題 6.8 — 證明 Morgenshtein 含導線電阻與電容之最佳閘尺寸定理（Eq. 6.39，圖 6.33）：

考慮圖 6.33 的連續三級邏輯閘（Stage $i-1, i, i+1$），第 k 級邏輯閘的輸入電容為 C_k、有效電阻為 R_k。由於同一邏輯閘的電阻與尺寸成反比、電容與尺寸成正比，乘積為該閘固有的時間常數：$\boxed{R_k C_k = g_k \tau \equiv K_k \text{（常數）}} \implies R_i = \frac{K_i}{C_i}$。寫出路徑總 Elmore 延遲 D 中**所有與第 i 級尺寸 C_i（及 $R_i = K_i/C_i$）有關的項**（第 $i-1$ 級透過導線 $R_{w_{i-1}}, C_{w_{i-1}}$ 驅動 C_i，而第 i 級電阻 R_i 驅動自身擴散寄生、導線電容 C_{w_i} 與下一級輸入電容 C_{i+1}）：

$$\begin{aligned} D(C_i) &= \cdots + \left(R_{i-1} + R_{w_{i-1}}\right) C_i + R_i \left(C_{w_i} + C_{i+1}\right) + \ldots \\ &= \cdots + \left(R_{i-1} + R_{w_{i-1}}\right) C_i + \frac{K_i}{C_i} \left(C_{w_i} + C_{i+1}\right) + \ldots \end{aligned} \tag{21}$$

對第 i 級輸入電容 C_i 偏微分並令 $\frac{\partial D}{\partial C_i} = 0$ 以最小化總延遲：

$$\frac{\partial D}{\partial C_i} = \left(R_{i-1} + R_{w_{i-1}}\right) - \frac{K_i}{C_i^2} \left(C_{w_i} + C_{i+1}\right) = 0 \tag{22}$$

將兩邊同乘 C_i，並代回 $\frac{K_i}{C_i} = R_i$，立即得證：

$$\boxed{C_i \left(R_{i-1} + R_{w_{i-1}}\right) = R_i \left(C_{i+1} + C_{w_i}\right)} \qquad \text{(Eq. 6.39)} \tag{23}$$

物理意義口訣：在最佳尺寸下，**第 i 級邏輯閘的「輸入電容 C_i 為前級帶來的延遲」必須恰好等於「自身導通電阻 R_i 驅動後級（含導線電容）所造成的延遲」**！

【公式推導與定理證明：路徑中段含固定導線電容之最佳尺寸與努力度求解（Example 6.11，圖 6.34，Eq. 6.40–6.41）】

Example 6.11 — 路徑中段含固定導線電容之最佳尺寸與努力度變化：
三級反相器鏈：第 1 級輸入電容 10 fF → 驅動第 2 級（尺寸 x）→ 驅動中段導線電容 50 fF 加第 3 級（尺寸 y）→ 驅動終點負載 100 fF。總延遲為：

$$d = \frac{x}{10} + \frac{y+50}{x} + \frac{100}{y} + P \tag{24}$$

分別對 x, y 偏微分為 0：

$$\begin{cases} \dfrac{\partial d}{\partial x} = \dfrac{1}{10} - \dfrac{y+50}{x^2} = 0 \implies x^2 = 10y + 500 \\ \dfrac{\partial d}{\partial y} = \dfrac{1}{x} - \dfrac{100}{y^2} = 0 \implies y^2 = 100x \end{cases} \implies \boxed{x \approx \mathbf{33}\ \text{fF}, \quad y \approx \mathbf{57}\ \text{fF}} \tag{25}$$

此時三級的階段努力度分別為 $\boxed{f_1 = \dfrac{33}{10} = \mathbf{3.3}, \quad f_2 = \dfrac{57+50}{33} = \mathbf{3.24}, \quad f_3 = \dfrac{100}{57} = \mathbf{1.75}}$。注意：**沒有固定電容的前兩級維持相等的階段努力度（$f_1 = f_2 \approx 3.3$），但跨過大型固定導線電容（50 fF）後的第 3 級努力度大幅下降（$f_3 = 1.8$，即 y 被放大）**！因為 x 已經背負了龐大的 50 fF 導線電容，把 y 放大能顯著縮短第 3 級延遲，卻只會微幅增加第 2 級的負擔。

5　章末習題完整詳解與快速解題策略（Exercises 6.1–6.8）

參考資料

[1] Neil H. E. Weste and David Money Harris, **CMOS VLSI Design: A Circuits and Systems Perspective**, 4th ed., Boston, MA: Addison-Wesley (Pearson), 2011, Chapter 6: “Interconnect,” pp. 211–240.

表 4: Chapter 6 章末習題（Exercises 6.1–6.8）全題型詳解速查表

習題	考點主題與題目條件	標準解題步驟與最終答案
Ex. 6.1	估算 Table 6.1 Intel 45 nm 各金屬層（M1–M9）最小間距銅線之每 mm 電阻（設阻障層 $t_{\text{barrier}} = 10$ nm，忽略碟化 $t_{\text{dish}} = 0$，薄膜銅 $\rho = 2.2\ \mu\Omega\cdot\text{cm} = 22\ \Omega\cdot\text{nm}$）。	代入 Eq. (6.3) $\frac{R}{l} = \frac{\rho}{(t-10\text{ nm})(w-20\text{ nm})}$（若用塊材 $\rho = 1.7\ \mu\Omega\cdot\text{cm}$ 可按比例乘 $1.7/2.2$）： • **M1–M3**（$t = 144, w = 80$ nm）：$A_{\text{eff}} = 134\times 60 = 8040\text{ nm}^2 \Longrightarrow$ **2736 ☒/mm**。 • **M4**（$t = 216, w = 120$ nm）：$A_{\text{eff}} = 206\times 100 = 20600\text{ nm}^2 \Longrightarrow$ **1068 ☒/mm**。 • **M5**（$t = 252, w = 140$ nm）：$A_{\text{eff}} = 242\times 120 = 29040\text{ nm}^2 \Longrightarrow$ **758 ☒/mm**。 • **M6**（$t = 324, w = 180$ nm）：$A_{\text{eff}} = 314\times 160 = 50240\text{ nm}^2 \Longrightarrow$ **438 ☒/mm**。 • **M7**（$t = 504, w = 280$ nm）：$A_{\text{eff}} = 494\times 260 = 128440\text{ nm}^2 \Longrightarrow$ **171 ☒/mm**。 • **M8**（$t = 720, w = 400$ nm）：$A_{\text{eff}} = 710\times 380 = 269800\text{ nm}^2 \Longrightarrow$ **81.5 ☒/mm**。 • **M9**（$t = 7000, w = 17500$ nm）：$A_{\text{eff}} = 6990\times 17480\text{ nm}^2 \Longrightarrow$ **0.18 ☒/mm**。
Ex. 6.2	建立 0.6 μm 製程（$\lambda = 0.3\ \mu$m）下長 $l = 5$ mm、寬 $4\lambda = 1.2\ \mu$m 之 M2 導線（$R_\square = 0.08\ \Omega/\square, C_w = 0.2$ fF/μm）的 3 段 π-model。	• **總電阻與總電容**：$R_{\text{total}} = 0.08\times\frac{5000\ \mu\text{m}}{1.2\ \mu\text{m}} = \mathbf{333.3}\ ☒$；$C_{\text{total}} = 0.2\text{ fF}/\mu\text{m}\times 5000\ \mu\text{m} = \mathbf{1000}\text{ fF} = \mathbf{1.0}\text{ pF}$。 • **3 段 π-model 參數**：每段串聯電阻為 $R_{\text{seg}} = \frac{333.3}{3} = \mathbf{111.1}\ ☒$；每段兩端各為 $\frac{1000}{6} = 166.7$ fF，合併相鄰節點後，**兩端節點電容為 166.7 fF，中間兩個內部節點電容各為 333.3 fF**。
Ex. 6.3	10x 反相器透過 Ex. 6.2 的 5 mm 導線驅動 2x 反相器（單位 nMOS 寬 $4\lambda = 1.2\ \mu$m，$C = 2$ fF/μm，$R = 2.5\ \text{k}\Omega\cdot\mu\text{m}$），求 Elmore 延遲。	• **驅動器與負載參數**：單位 nMOS 寬 $1.2\ \mu$m $\Longrightarrow$ $R_{\text{unit}} = \frac{2.5\ \text{k}\Omega\cdot\mu\text{m}}{1.2\ \mu\text{m}} = 2.083\ \text{k}\Omega$，$C_{\text{unit,n}} = 2.4$ fF（單位反相器輸入電容 $3C_{\text{unit,n}} = 7.2$ fF）。故 10x 驅動器電阻 $R_d = \mathbf{208.3}\ ☒$，2x 接收器負載電容 $C_{\text{load}} = 2\times 7.2 = \mathbf{14.4}\text{ fF}$。 • **Elmore 延遲**：$t_{pd} = R_dC_{\text{total}} + \frac{1}{2}R_{\text{total}}C_{\text{total}} + (R_d + R_{\text{total}})C_{\text{load}} = (208.3)(1\text{ pF}) + \frac{1}{2}(333.3)(1\text{ pF}) + (541.6)(0.0144\text{ pF}) = 208.3 + 166.7 + 7.8 =$ **382.8 ps**。（若題意將「unit-sized」定義為 1 μm 寬，則 $R_d = 250\ \Omega, C_{\text{load}} = 12$ fF $\Longrightarrow$ $t_{pd} = 250 + 166.7 + 6.5 =$ **423.2 ps**，兩種定義一併列出最穩妥！）
Ex. 6.4	在圖 6.12（180 nm M2，最小 $w = s = 320$ nm）中，若 pitch $= w + s \le 960$ nm，求最小化匯流排 RC 延遲之最佳 (w, s)：(a) 鄰線不切換；(b) 鄰線反向切換。	為最小化 $RC \propto \frac{C_{\text{eff}}(w,s)}{w}$，必取最大允許間距 $w + s = 960$ nm： • **(a) 鄰線靜止（MCF = 1）**：由圖 6.12 讀取 (w, s)：當 $(320, 640)$ 時 $C \approx 150$ aF/μm $\Longrightarrow$ $C/w = 0.469$；當 $(\mathbf{480}, \mathbf{480})$ 時 $C \approx 185$ aF/μm $\Longrightarrow$ $C/w = \mathbf{0.385}$；當 $(640, 320)$ 時 $C \approx 245$ aF/μm $\Longrightarrow$ $C/w = 0.383$。故選 $w \approx \mathbf{500–640}$ nm, $s \approx \mathbf{460–320}$ nm（等寬等距 $w = s = 480$ nm 最平衡）。 • **(b) 鄰線反向切換（MCF = 2）**：耦合電容 C_{adj} 加倍（由 $s = \infty$ 曲線可知 $s = 320$ 時 $2C_{\text{adj}} \approx 95$ aF/μm，而 $s = 480$ 時 $2C_{\text{adj}} \approx 45$ aF/μm）。此時 $(640, 320)$ 的 $C_{\text{eff}} \approx 340$ aF/μm（$C_{\text{eff}}/w = 0.531$），而 $(\mathbf{480}, \mathbf{480})$ 的 $C_{\text{eff}} \approx 230$ aF/μm（$C_{\text{eff}}/w =$ **0.479** 最小！），故應**縮減線寬、加大間距至** $w = \mathbf{480\ nm}, s = \mathbf{480\ nm}$！

表 5: Chapter 6 章末習題（Exercises 6.5–6.8）全題型詳解速查表（續）

習題	考點主題與題目條件	標準解題步驟與最終答案
Ex. 6.5 & 6.6	推導反相轉發器 Eq. (6.27)–(6.30) 與非反相雙級緩衝器 Eq. (6.33)–(6.36)。	詳見第 3 節兩個公式推導專欄（已完整列出每一步偏微分與代數化簡過程）。
Ex. 6.7	計算 180 nm 製程（單位 nMOS $R = 2.5\ \text{k}\Omega, C = 0.7\ \text{fF}$）M2 導線在最小間距（$w = s = 320$ nm）與雙倍間距（$w = s = 640$ nm）下加入轉發器之每 mm 延遲。	單位反相器（pMOS 寬 2 倍）：$R_{\text{inv}} = 2.5\ \text{k}\Omega$，閘極電容 $C_{\text{inv}} = 3 \times 0.7 = 2.1\ \text{fF} \implies RC = 5.25\ \text{ps}$（若取 $p_{\text{inv}} = 1 \implies \text{FO4} = 5RC = 26.25\ \text{ps}$；若取 $p_{\text{inv}} = 0.5$ 則直接代 Eq. 6.29）： • **最小間距（$w = s = 320$ nm）**：由圖 6.12（上下有 M1, M3 平面）讀得 $C_w \approx \mathbf{0.21}$ pF/mm；線厚 $t = 0.7\ \mu\text{m}$，鋁線 $\rho \approx 3.8\ \mu\Omega \cdot \text{cm} \implies R_{\square} \approx 0.054\ \Omega/\square \implies R_w = \frac{0.054}{0.32\ \mu\text{m}} \approx \mathbf{170}\ \Omega/\text{mm}$。代入 Eq. (6.29) 得 $\frac{t_{pd}}{l} = 3.732\sqrt{(5.25)(170)(0.21)} \implies \boxed{\frac{t_{pd}}{l} \approx \mathbf{51}\ \text{ps/mm}}$。 • **雙倍間距（$w = s = 640$ nm）**：由圖 6.12 讀得 $C_w \approx \mathbf{0.19}$ pF/mm，且線寬加倍使電阻減半為 $R_w \approx \mathbf{85}\ \Omega/\text{mm}$，故 $\boxed{\frac{t_{pd}}{l} \approx \mathbf{34}\ \text{ps/mm}}$（速度提升約 1.5 倍！）。
Ex. 6.8	證明含導線路徑之最佳尺寸定理 Eq. (6.39)。	詳見第 4 節推導專欄：利用 $R_i = \frac{K_i}{C_i}$ 將 $D(C_i) = (R_{i-1} + R_{w_{i-1}})C_i + \frac{K_i}{C_i}(C_{i+1} + C_{w_i})$ 對 C_i 微分為 0 即得證。