CMOS 積體電路設計（Ch.1 – Ch.7）
考前全方位精華複習講義

涵蓋靜態與動態邏輯、元件物理與佈局規則、RC 與線性延遲、功耗分析、繞線耦合與循序電路時序

整理自臺灣大學電機系 闕志達教授 課程投影片

【高頻必考五大核心命題藍圖（Exam Roadmap）】

1. **靜態 CMOS 複合閘與傳遞電晶體合成（Ch.1 & Ch.6）**：由布林函數 $\overline{F}$ 直接畫出 NMOS 串並聯網路（AND 串聯、OR 並聯）與 PMOS 對偶網路（Dual Network）；區分 Pass Transistor 的閾值壓降（V_t drop）與 Transmission Gate 的全擺幅特性。
2. **MOS I-V 物理推導、反相器五區特性與非理想效應（Ch.2）**：一階通道電荷與漂移速度推導線性區與飽和區電流公式；CMOS Inverter 轉移曲線（VTC）五區工作狀態、β_p/β_n 對轉移閾值 V_{inv} 的影響、Noise Margin（斜率 $= -1$ 處）；次臨界導通、通道長度調變、Body Effect、三大漏電流路徑與溫度效應（溫度升高時 $I_{\text{ON}}\downarrow, I_{\text{OFF}}\uparrow$）。
3. **Elmore Delay、RC 等效電路與 Logical Effort 線性延遲模型（Ch.3）**：單位電晶體電阻與電容轉換（擴散區與閘極電容計算）、共享路徑電阻（Shared-path R）Elmore 延遲算則、Logical Effort（$d = g \cdot h + p$）參數推導，以及多級緩衝器最佳級數比（Optimal Stage Ratio $\rho \approx 3.59 \to 4$）。
4. **動態功耗、Switching Probability 與靜態漏電估算（Ch.4）**：$P_{\text{switching}} = \alpha C V_{DD}^2 f$、組合邏輯節點 Activity Factor（$\alpha_i = P_i(1-P_i)$）逐級遞推、10 億電晶體晶片之動態與雙閾值（Normal/High-V_t）靜態功耗精算、Stack Effect 與低功耗技術（Clock Gating、DVFS、Back-Bias、Power Gating）。
5. **導線 RC π 模型、Miller 耦合效應與循序電路時序約束（Ch.5 & Ch.7）**：1 mm 長導線 π 模型 Elmore 延遲計算、鄰線耦合有效電容（MCF $= 0, 1, 2$）與受驅動受害線（Driven Victim）雜訊公式；Flip-Flop、Two-Phase Latch 與 Pulsed Latch 之 Max-Delay（Setup）與 Min-Delay（Hold / Race）不等式、Time Borrowing 上限及 Clock Skew 影響比較。

目 錄

1 Chapter 1：CMOS 電路導論：開關模型與基本邏輯閘 **2**

1.1 MOS 開關模型與互補式靜態邏輯（Restored Logic）架構 2

1.2 串並聯開關組合與複合邏輯閘（Compound Gates）合成法則 2

1.3 傳遞電晶體（Pass Transistors）、傳輸閘與多工器設計 3

2 Chapter 2：MOS 元件物理、反相器直流特性、非理想效應與佈局規則 **4**

2.1 MOS 電容工作模式與一階 I-V 電流方程完整推導 4

2.2 CMOS Inverter 五大工作區、尺寸比與雜訊邊限（Noise Margin） 6

2.3 非理想 I-V 效應、三大漏電流機制與溫度特性（補充教材重點） 6

2.4 IC 佈局設計規則（Layout Design Rules）核心要點 8

3 Chapter 3：電路延遲分析：RC 模型、Elmore Delay 與 Logical Effort **8**

3.1 延遲時間定義與閘極 RC 等效電路轉換法則 8

3.2 Elmore Delay 模型與 3-Input NAND 延遲精算 9
3.3 線性延遲模型（Linear Delay Model）與 Logical Effort 10

4 Chapter 4：功耗分析與低功耗設計技術（Power Dissipation） 11
4.1 總功耗組成與動態切換功耗（Switching Power）推導 11
4.2 短路功耗（Short-Circuit Power）與靜態功耗精算實例 12
4.3 低功耗設計策略總整理（Dynamic vs. Static Power Saving） 14

5 Chapter 5：繞線與互連（Wires / Interconnect）：RC 延遲與串音耦合 14
5.1 金屬層架構、片電阻（Sheet Resistance）與導線電容模型 14
5.2 串音干擾（Crosstalk）、Miller 耦合因子（MCF）與中繼器（Repeaters） 15

6 Chapter 6：組合邏輯電路設計（Combinational Circuit Design） 16
6.1 靜態 CMOS 設計優化：輸入排序、Skewed Gates 與最佳 P/N 比 16
6.2 各大邏輯家族（Pseudo-nMOS、Dynamic、Domino、CVSL、Pass-Transistor）全面比較 18

7 Chapter 7：循序電路設計（Sequencing）：Latch、FF 與時序約束公式 18
7.1 Latch 與 Flip-Flop 電路演進：從動態到標準元件庫靜態設計 18
7.2 三大循序架構之 Max-Delay、Min-Delay、Time Borrowing 與 Skew 公式 18
7.3 自適應循序電路（Adaptive Sequencing：Razor 技術，Page 187） 21

8 考前快速解題模板與經典題型總覽（Problem Archetypes） 21

1 Chapter 1：CMOS 電路導論：開關模型與基本邏輯閘

1.1 MOS 開關模型與互補式靜態邏輯（Restored Logic）架構

在數位開關層級（Switch-level model）中，MOS 電晶體可視為受閘極訊號 g 控制的電壓控制開關：

- **nMOS 電晶體**：當 $g = 0$ 時開關斷路（OFF）；當 $g = 1$ 時開關導通（ON）。擅長傳遞強邏輯 0（Strong 0）。
- **pMOS 電晶體**：閘極帶有圓圈（反相泡泡），當 $g = 0$ 時導通（ON）；當 $g = 1$ 時斷路（OFF）。擅長傳遞強邏輯 1（Strong 1）。

標準**互補式靜態 CMOS 邏輯（CMOS Static Logic）**屬於**回復型邏輯（Restored Logic）**，由上方的 **pMOS 上拉網路（Pull-up Network, PUN）**連接至 V_{DD}，以及下方的 **nMOS 下拉網路（Pull-down Network, PDN）**連接至 GND 所組成。其四種導通組合決定輸出狀態：

1.2 串並聯開關組合與複合邏輯閘（Compound Gates）合成法則

兩個開關的連接方式直接對應布林代數運算：

- **串聯（Series）**：nMOS 串聯僅在 $g_1 = 1$ 且 $g_2 = 1$ 時導通（對應 AND 條件）；pMOS 串聯僅在 $g_1 = 0$ 且 $g_2 = 0$ 時導通（對應 NOR 上拉條件 $\overline{g_1 + g_2}$）。
- **並聯（Parallel）**：nMOS 並聯只要 $g_1 = 1$ 或 $g_2 = 1$ 即導通（對應 OR 條件）；pMOS 並聯只要 $g_1 = 0$ 或 $g_2 = 0$ 即導通（對應 NAND 上拉條件 $\overline{g_1 \cdot g_2}$）。

Pull-down (nMOS)	Pull-up (pMOS)	輸出狀態 Output	物理意義與電路應用
OFF	ON	1（強邏輯高準位）	正常靜態輸出高電位（連接至 V_{DD} 無壓降）
ON	OFF	0（強邏輯低準位）	正常靜態輸出低電位（連接至 GND 無壓降）
OFF	OFF	Z（高阻抗浮接）	用於三態反相器（Tri-state Inverter）或動態儲存節點
ON	ON	Crowbarred (X)	V_{DD} 與 GND 同時導通形成直流爭用（Contention），正常靜態 CMOS 嚴禁發生

表 1: CMOS 邏輯閘之 Pull-up 與 Pull-down 網路輸出狀態表（Table 1.3）

【推導與計算證明：複合邏輯閘（AOI / OAI Compound Gates）標準合成步驟】
給定任意反相布林輸出函數 $Y = \overline{F(A,B,C,D)}$，合成步驟如下：

1. **步驟一：優先設計 nMOS 下拉網路（NMOS First）**：取反相號下方的正邏輯子函數 F（代表使輸出拉至 0 的導通條件）。將子函數中的 **AND（·）對應為 nMOS 串聯，OR（+）對應為 nMOS 並聯**。
2. **步驟二：利用對偶定理（Duality）建構 pMOS 上拉網路**：將 nMOS 網路中的「串聯改為並聯」、「並聯改為串聯」，即可得到 pMOS 網路。
3. **步驟三：檢查反相輸出特性**：單級靜態 CMOS 閘必具有反相輸出（Inverting Output）。若目標函數為非反相（如 $Y = A \cdot B + C \cdot D$），必須在 Compound Gate 後方額外串接一級 CMOS Inverter。

經典實例 1（AOI22 閘，Fig. 1.18）：合成 $\boxed{Y = \overline{(A \cdot B) + (C \cdot D)}}$

- **nMOS 下拉網路**：(A 與 B 串聯) 並聯 (C 與 D 串聯)。
- **pMOS 上拉網路**：(A 與 B 並聯) 串聯 (C 與 D 並聯)。

經典實例 2（OAI31 閘，Fig. 1.19）：合成 $\boxed{Y = \overline{(A + B + C) \cdot D}}$

- **nMOS 下拉網路**：(A, B, C 三者並聯) 再與 D 串聯。
- **pMOS 上拉網路**：(A, B, C 三者串聯) 再與 D 並聯。

1.3 傳遞電晶體（Pass Transistors）、傳輸閘與多工器設計

單一 MOS 作為傳遞開關時，存在致命的**閾值電壓退化（Degraded Output / Threshold Drop）**問題：

- **nMOS 傳遞電晶體（$g = 1$ 導通）**：輸入 0 時輸出為 **Strong 0**（完全放電至 0 V）；但輸入 1（V_{DD}）時，當源極電位上升至 $V_s = V_{DD} - V_{tn}$ 時，$V_{gs} = V_g - V_s = V_{DD} - (V_{DD} - V_{tn}) = V_{tn}$ 即截止，故輸出為 **Degraded 1**（最高僅達 $V_{DD} - V_{tn}$）。
- **pMOS 傳遞電晶體（$g = 0$ 導通）**：輸入 1 時輸出為 **Strong 1**（完全充電至 V_{DD}）；但輸入 0 時，源極電位降至 $|V_{tp}|$ 即截止，故輸出為 **Degraded 0**（最低僅降至 $|V_{tp}|$）。

為同時傳遞 Strong 0 與 Strong 1，將一個 nMOS（受 g 控制）與一個 pMOS（受反相訊號 $gb = \bar{g}$ 控制）並聯，構成**傳輸閘（Transmission Gate, TG）**：

- **Transmission Gate 2-to-1 Multiplexer（Fig. 1.28）**：由兩個傳輸閘組成。注意傳輸閘為**雙向元件（Bilateral device）**，視哪一端為強驅動端（More forceful driving end），同一個電

路既可作為 2-to-1 多工器（MUX），也可反向作為 1-to-2 解多工器（Demultiplexer）。但它屬於**非回復型（Non-restoring）**邏輯。

- **三態反相器（Tri-state Inverter，Fig. 1.27）**：在反相器的輸出端串入受 EN 與 $\overline{EN}$ 控制的開關。當 $EN = 0$ 時輸出為高阻抗 $Y =$ ’Z’；當 $EN = 1$ 時正常反相輸出 $Y = \bar{A}$，常作為匯流排驅動器（Bus driver）。
- **靜態反相多工器（Static Inverting Multiplexer，Fig. 1.29）**：實現 $\boxed{Y = \overline{D_0 \cdot \bar{S} + D_1 \cdot S}}$，可由 AOI22 複合閘直接構成，或由兩個並聯的 Tri-state Inverter 構成，具有完全電壓回復（Restoring）能力。

2 Chapter 2：MOS 元件物理、反相器直流特性、非理想效應與佈局規則

2.1 MOS 電容工作模式與一階 I-V 電流方程完整推導

以增強型 nMOS（p-type substrate，通常接 $V_{ss} = \text{GND}$）為例，隨閘極電壓 V_{gs} 變化，通道呈現三種工作模式（Fig. 2.2）：

1. **累積區（Accumulation, $V_{gs} < 0$）**：負閘極電壓吸引 p-body 中的多數載子（電洞）聚集於氧化層下方。
2. **空乏區（Depletion, $0 < V_{gs} < V_t$）**：正閘極電壓排斥電洞，在氧化層下方留下負離子空乏層，無自由載子。
3. **反轉區（Inversion, $V_{gs} > V_t$）**：強正電壓吸引少數載子（電子）至表面形成 n 型導通通道（分為弱反轉與強反轉）。

【推導與計算證明：一階 Shockley 線性區與飽和區電流公式完整推導（Pages 23–29）】

在線性區（$V_{gs} > V_t$ 且 $V_{ds} < V_{gs} - V_t$），通道完全形成，多數載子（電子）受橫向電場漂移（Drift）產生電流。電流大小正比於通道總電荷量 Q 與載子跨越通道的漂移速度 v：

1. **平均閘極對通道電位（Average Gate-to-Channel Potential）**：源極處電位為 V_{gs}，汲極處為 $V_{gd} = V_{gs} - V_{ds}$，故通道平均電位為：

$$V_{gc} = \frac{V_{gs} + V_{gd}}{2} = V_{gs} - \frac{V_{ds}}{2}$$

2. **通道反轉電荷量 Q（平行板電容模型）**：閘極總電容 $C_g = \frac{\varepsilon_{ox} WL}{t_{ox}} = C_{ox} WL$（其中單位面積氧化層電容 $C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}}$，二氧化矽 $\varepsilon_{ox} = 3.9\varepsilon_0$）。扣除閾值電壓 V_t 後的有效驅動電壓為 $V = V_{gc} - V_t = V_{gs} - \frac{V_{ds}}{2} - V_t$，因此：

$$Q = C_g \cdot V = C_{ox} WL \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right)$$

3. **載子漂移速度 v 與渡越時間 t**：通道橫向電場 $E = \frac{V_{ds}}{L}$，平均漂移速度 $v = \mu E = \mu \frac{V_{ds}}{L}$（$\mu$ 為載子遷移率）。載子飛越長度 L 的時間為：

$$t = \frac{L}{v} = \frac{L^2}{\mu V_{ds}}$$

4. **線性區電流（Linear Region, $0 < V_{ds} < V_{dsat} = V_{gs} - V_t$）**：

$$\begin{aligned} I_{ds} &= \frac{Q}{t} = \frac{C_{ox} WL \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right)}{L/v} \\ &= \mu C_{ox} \frac{W}{L} \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds} = \boxed{\beta \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds}} \end{aligned}$$

   其中增益因子 $\boxed{\beta = \mu C_{ox} \frac{W}{L}}$。

5. **飽和區電流（Saturation Region, $V_{ds} > V_{dsat} = V_{gs} - V_t$，即 $V_{gd} < V_t$）**：當汲極電壓升高使 $V_{gd} < V_t$ 時，通道在汲極端發生**夾止（Pinch-off）**，有效通道電壓不再隨 V_{ds} 增加，固定將 $V_{ds} = V_{dsat} = V_{gs} - V_t$ 代入線性區公式：

$$I_{ds} = \beta \left(V_{gs} - V_t - \frac{V_{dsat}}{2} \right) V_{dsat} = \boxed{\frac{\beta}{2} (V_{gs} - V_t)^2}$$

nMOS 三大工作區總結方程：

$$I_{ds} = \begin{cases} 0, & V_{gs} < V_t \quad \text{（截止區 Cutoff）} \\ \beta \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds}, & V_{ds} < V_{dsat} = V_{gs} - V_t \quad \text{（線性區 Linear）} \\ \frac{\beta}{2} (V_{gs} - V_t)^2, & V_{ds} > V_{dsat} = V_{gs} - V_t \quad \text{（飽和區 Saturation）} \end{cases}$$

pMOS 電晶體特性比較：所有摻雜與電壓極性反轉（n-type body 通常接 V_{DD}）。由於 pMOS 由**電洞（Holes）**導電，而電洞遷移率 μ_p 約比電子遷移率 μ_n 低 $2 \sim 3$ 倍（$\mu_n \approx 2 \sim 3\,\mu_p$），因此 pMOS 需要 $2\times \sim 3\times$ **更大的寬長比** (W/L) 才能提供與 nMOS 相同的驅動電流。

2.2 CMOS Inverter 五大工作區、尺寸比與雜訊邊限（Noise Margin）

CMOS Inverter 的直流電壓轉移特性曲線（VTC）依輸入 V_{in} 由 0 至 V_{DD} 劃分為五個區域（Table 2.3）：

區域	輸入電壓條件 V_{in}	p-device (pMOS)	n-device (nMOS)	輸出電壓 V_{out} 行為
A	$0 \le V_{in} < V_{tn}$	Linear（線性區）	Cutoff（截止區）	$V_{out} = V_{DD}$
B	$V_{tn} \le V_{in} < V_{DD}/2$	Linear（線性區）	Saturated（飽和區）	$V_{out} > V_{DD}/2$（緩慢下降）
C	$V_{in} = V_{DD}/2$（轉移中心）	Saturated（飽和區）	Saturated（飽和區）	V_{out} 急遽下降（高增益區）
D	$V_{DD}/2 < V_{in} \le V_{DD} - \lvert V_{tp}\rvert$	Saturated（飽和區）	Linear（線性區）	$V_{out} < V_{DD}/2$（趨近於 0）
E	$V_{in} > V_{DD} - \lvert V_{tp}\rvert$	Cutoff（截止區）	Linear（線性區）	$V_{out} = 0$

表 2: CMOS Inverter 轉移特性曲線（VTC）五大工作區總結表（Table 2.3）

- **邏輯閘轉移閾值電壓 V_{inv}（Gate Threshold Voltage）**：定義為 VTC 上 $V_{in} = V_{out}$ 的交點（位於 C 區，此時 nMOS 與 pMOS 皆在飽和區），由 β_n/β_p 比值控制：
  - 當 $\beta_p/\beta_n = 1$（即 $W_p/W_n = \mu_n/\mu_p \approx 2 \sim 3$）時，反相器具有相同的灌電流（Sourcing）與汲電流（Sinking）能力，若 $V_{tn} = \lvert V_{tp}\rvert$，則 $V_{inv} = V_{DD}/2$。
  - 當 $\beta_p/\beta_n > 1$（pMOS 較強）時，VTC 曲線**向右偏移**（V_{inv} 變高，需更高 V_{in} 才能把輸出拉低）。
  - 當 $\beta_p/\beta_n < 1$（nMOS 較強）時，VTC 曲線**向左偏移**（V_{inv} 變低）。
- **雜訊邊限（Noise Margin, NM_L 與 NM_H）**：為避免前一級輸出受雜訊干擾而誤觸發下一級，在 VTC 曲線上尋找兩個**單位增益點（Unity Gain Points，即斜率 $\frac{dV_{out}}{dV_{in}} = -1$ 處）**，定義出四個關鍵邊界電壓（$V_{IL}, V_{IH}, V_{OL}, V_{OH}$）：

$$\boxed{NM_L = V_{IL} - V_{OL}}, \qquad \boxed{NM_H = V_{OH} - V_{IH}}$$

  其中 V_{IH} 為最小高準位輸入電壓、V_{IL} 為最大低準位輸入電壓、V_{OH} 為最小高準位輸出電壓、V_{OL} 為最大低準位輸出電壓；介於 V_{IL} 與 V_{IH} 之間為**不確定區（Indeterminate Region）**。

【考點陷阱與邊界條件：串接 Pass Transistor 的閾值壓降規則（Page 38, Fig. a–d）】 這是極高頻考題！務必區分「源極/汲極串聯」與「汲極驅動下一級閘極」的差異：

1. **單顆 nMOS（Gate 接 V_{DD}，Drain 接 V_{DD}）**：輸出源極電位為 $V_s = V_{DD} - V_{tn}$。
2. **單顆 pMOS（Gate 接 GND，Drain 接 GND）**：輸出源極電位只能放電至 $V_s = \lvert V_{tp}\rvert$。
3. **多顆 nMOS 的 Source-to-Drain 串聯（Gate 皆接 V_{DD}，輸入端接 V_{DD}，Fig. c）**：中間每一節點與最終輸出節點**全部都是** $V_{DD} - V_{tn}$（壓降**不會**累加為 $V_{DD} - 3V_{tn}$！因為決定截止條件的是最後一顆 nMOS 的 $V_g - V_s = V_{DD} - V_s = V_{tn}$）。
4. **前級 nMOS 的輸出再去驅動下一級 nMOS 的 Gate（Threshold Drop 累加，Fig. d）**：第一級輸出為 $V_{g2} = V_{DD} - V_{tn}$；此電壓接到第二級 nMOS 的**閘極（Gate）**時，第二級源極最高只能達 $V_{s2} = V_{g2} - V_{tn} = \boxed{V_{DD} - 2V_{tn}}$！

2.3 非理想 I-V 效應、三大漏電流機制與溫度特性（補充教材重點）

現代深次微米製程中，MOS 偏離理想平方律模型，包含以下關鍵效應（Pages 49–61）：

非理想效應名稱	核心公式或物理關係	物理成因與對電路特性的影響
Velocity Saturation	高電場下 $v \to v_{\text{sat}}$（常數）	橫向電場 $E = V_{ds}/L$ 過大時，載子速度不再與 E 成線性正比（電子約在 10^7 cm/s 飽和），導致飽和電流隨 $(V_{gs} - V_t)$ 的次方低於二次方（趨近線性），實際 I_{on} 小於理想模型。
Mobility Degradation	當 $T \uparrow$, 摻雜↑, $(V_{gs} - V_t) \uparrow$ 時 $\mu \downarrow$	垂直電場 $(V_{gs} - V_t)$ 增大會將載子拉向氧化層介面，增加表面散射；高溫與高摻雜亦降低遷移率 μ。
Channel Length Mod.	$I_{ds} = \frac{\beta}{2}(V_{gs} - V_t)^2 \left(1 + \frac{V_{ds}}{V_A}\right)$	高 V_{ds} 使汲極端空乏區擴大，縮短有效通道長度 $L_{\text{eff}} = L - L_d$（V_A 為 Early voltage），使飽和區電流隨 V_{ds} 微幅線性上升。
Body Effect	$V_t = V_{t0} + \gamma\left(\sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s}\right)$	當源極對基體電位 $V_{sb} > 0$（如串聯電晶體上方那顆 T_2），空乏區變寬，導致閾值電壓升高（$V_{t2} > V_{t1}$），降低導通速度但可抑制漏電。
Subthreshold Cond.	$I_{ds} = I_{ds0} e^{\frac{V_{gs} - V_t}{n v_T}} \left(1 - e^{-\frac{V_{ds}}{v_T}}\right)$	當 $V_{gs} < V_t$ 時仍有 $10^{-6} \sim 10^{-11}$ A 微小指數漏電流（又稱 Channel Leakage）。室溫熱電壓 $v_T = kT/q \approx 26$ mV，典型次臨界斜率 $S \approx 100$ mV/decade。受 Body effect 與 DIBL 影響。
Gate Tunneling	隨 $t_{ox} \downarrow$ 與 $V_{gs} \uparrow$ 呈指數暴增	當 $t_{ox} < 15 \sim 20$ Å 時，量子穿隧（低電壓 Direct tunneling、高電壓 FN tunneling）產生閘極漏電 I_{gate}。解決方案：採用 **High-k 介電層**（如 HfO_2 $[k = 20]$, ZrO_2 $[k = 23]$, Si_3N_4 $[k = 6.5 \sim 7.5]$）維持高 C_{ox} 並加厚物理厚度（$t_{ox} > 10.5$ Å）。Flash/EEPROM 則利用穿隧寫入電荷。
Junction Leakage	$I_D = I_S\left(e^{V_D/v_T} - 1\right)$	源/汲極擴散區與基體/井區間逆向偏壓 p-n 接面的漏電流 I_{junct}，在先進低 V_t 製程中已遠小於次臨界漏電。

表 3: MOS 電晶體七大非理想效應與三大漏電路徑（$I_{\text{sub}}, I_{\text{gate}}, I_{\text{junct}}$）總結表

【溫度效應（Temperature Dependence）與先進製程特色（Pages 60–62）】 當溫度升高（$T\uparrow$）時：

- **遷移率下降（$\mu\downarrow$）、閾值電壓下降（$V_t\downarrow$）**。
- 在高 V_{gs}（導通態）：遷移率下降主導，導致 **導通電流下降（ON current $I_{ON}\downarrow$）**，電路變慢。
- 在低 V_{gs}（關閉態）：V_t 下降與熱激發主導，導致 **次臨界與接面漏電劇增（OFF current $I_{OFF}\uparrow$）**。
- **結論**：積體電路在**冷卻（Cooled）**時效能提升且漏電減少！

先進製程強化技術：(1) **多閾值電壓（Multiple V_t）**：關鍵路徑（Critical path）用 Low-V_t 衝速度，非關鍵路徑用 High-V_t 壓低漏電；(2) **雙氧化層厚度（Thicker oxide）**：I/O 電晶體用厚氧化層（耐壓 3.3 V），核心邏輯用薄氧化層（1.8 V 或更低）；(3) **FinFET（3D 電晶體）**與 **FD-SOI**；(4) **化合物半導體（Compound Semiconductor）**：高功率（10 kW $\sim$ 10 MW）中頻率採用 **SiC**，中功率超高切換頻率（100 kHz $\sim$ 10 MHz）採用 **GaN**。

2.4 IC 佈局設計規則（Layout Design Rules）核心要點

- **設計規則的本質**：規範同一層或不同層之間的**最小寬度（Width）、最小間距（Spacing）、延伸量（Extension）與重疊量（Overlap）**，是**效能（Performance）與良率（Yield）之間的折衷**。過去有相對單位 λ rules（如 65 nm 製程 $\lambda \approx 25$ nm），現在工業界全面採用絕對尺寸 **Micron (μm) rules**（例如 65 nm 製程中 Poly 最小寬度為 0.065 μm）。
- **三大類規則物理背景（Pages 43–44）**：
  1. **Well Rules（井區規則）**：外側間距（Outside clearance）是為了防止**橫向擴散（Lateral diffusion）**導致短路；內側間距（Inside clearance）是為了避開區域氧化層侵蝕造成的**鳥嘴效應（Bird's beak from field oxide encroachment）**。
  2. **Transistor Rules（電晶體規則）**：Polysilicon 作為 Gate 跨越 Active（Diffusion）區域時，必須超出 Active 邊緣一段距離（Gate extension beyond active），以防止光罩對準誤差造成源極與汲極邊緣**短路（Short-circuited MOS）**。
  3. **Contact / Metal / Via Rules**：Contact 為統一尺寸的正方形，實務上應**盡可能多打（As many as possible）**以降低接觸電阻與提高可靠度；金屬線越寬越厚，所需的最小 Metal Spacing 越大；**堆疊介層窗（Stacked via）**雖可節省面積，但嚴禁跨騎（No straddling）下層 Contact 的邊界。

3 Chapter 3：電路延遲分析：RC 模型、Elmore Delay 與 Logical Effort

3.1 延遲時間定義與閘極 RC 等效電路轉換法則

- **傳播延遲（Propagation Delay, t_{pd}）**：輸入跨過 50% 準位到輸出跨過 50% 準位的**最大時間（Maximum time）**，細分為下降延遲 t_{pdf} 與上升延遲 t_{pdr}。
- **污染延遲（Contamination Delay, t_{cd}）**：輸入跨過 50% 準位到輸出跨過 50% 準位的**最小時間（Minimum time）**。若訊號以 t_{cd} 過快抵達下一級 Flip-Flop 並違反 Hold time，會造成輸出被污染，稱為**競爭危害（Race condition）**。
- **轉態時間（Transition Times）**：上升時間 t_r 為波形由穩態值的 20% **上升至** 80% 所需時間；下降時間 t_f 為由 80% **下降至** 20% 所需時間；平均轉態時間 $t_{rf} = (t_r + t_f)/2$。

【推導與計算證明：CMOS 邏輯閘轉 RC 等效電路之黃金法則（Pages 66–72）】

假設電子遷移率為電洞的兩倍（$\mu_n = 2\mu_p$），且所有電晶體具有相同通道長度 L：

1. **等效電阻 R 轉換**：定義寬度 $W = 1$ 的單位 nMOS 導通電阻為 R；因為 $\mu_n = 2\mu_p$，寬度 $W = 1$ 的單位 pMOS 導通電阻為 $2R$。因此，寬度為 k 的電晶體導通電阻為：

$$R_{\text{nMOS}}(W = k) = \frac{R}{k}, \qquad R_{\text{pMOS}}(W = k) = \frac{2R}{k}$$

   為了讓一個 N-input 邏輯閘在最差情況下的上拉與下拉等效電阻皆等於單位反相器的 R：

   - **基準單位反相器（Unit Inverter）**：nMOS 取 $W_n = 1$（電阻 R），pMOS 取 $W_p = 2$（電阻 $2R/2 = R$）。
   - **3-input NAND Gate**：3 顆 nMOS 串聯，每顆需取 $W_n = 3$（單顆電阻 $R/3$，三顆串聯總電阻 $= 3 \times (R/3) = R$）；3 顆 pMOS 並聯，最差情況僅 1 顆導通，故每顆取 $W_p = 2$（單顆導通電阻 $2R/2 = R$）。
   - **3-input NOR Gate**：3 顆 nMOS 並聯，每顆取 $W_n = 1$；3 顆 pMOS 串聯，每顆需取 $W_p = 6$（單顆電阻 $2R/6 = R/3$，三顆串聯總電阻 $= R$）。

2. **等效電容 C 轉換（將 V_{DD} 視為 AC GND）**：寬度為 k 的電晶體，其**閘極電容（Gate capacitance）** $= kC$，未共用的獨立**源極/汲極擴散電容（Diffusion capacitance）** $= kC$。

   - 以 **3-input NAND（$W_p = 2, W_n = 3$，Page 67–68）**為例：
   - **每一輸入端電容 C_{in}**：連接 1 顆 pMOS 閘極（$2C$）與 1 顆 nMOS 閘極（$3C$），故 $\boxed{C_{in} = 2C + 3C = 5C}$。
   - **輸出端節點 Y 內部寄生電容**：連接 3 顆 pMOS 的汲極（$3 \times 2C = 6C$）與最上方 1 顆 nMOS 的汲極（$3C$），合計 $\boxed{C_Y = 6C + 3C = 9C}$。（註：3 顆 pMOS 的源極接 V_{DD}，其電容兩端皆為 AC GND 故不計入）。
   - **下拉串聯內部節點電容 n_2, n_1**：在佈局中相鄰串聯的兩顆 nMOS **共用同一個擴散區（Shared diffusion）**，故每個內部節點電容為 $\boxed{C_{n2} = C_{n1} = 3C}$。

3.2 Elmore Delay 模型與 3-Input NAND 延遲精算

將上拉或下拉網路視為 RC 樹狀梯形網路（RC Ladder/Tree），**Elmore Delay 公式**定義為：

$$\boxed{t_{pd} \approx \sum_{\text{nodes } i} R_{i\text{-to-source}}\, C_i}$$

其中 $R_{i\text{-to-source}}$ 為從訊號源（Source，V_{DD} 或 GND）出發，到「節點 i」與「待求延遲之目標葉節點（Leaf node，即輸出端）」兩者路徑上的**共用路徑電阻總和（Shared-path Resistance）**。

【推導與計算證明：分枝 RC 樹與 3-Input NAND（帶載 h 個扇出）之 Elmore Delay 計算（Pages 70–72）】

題型一：分枝 RC 樹（Page 70） 設主幹為 $V_{in} \xrightarrow{R_1}$ Node 1$(C_1) \xrightarrow{R_2}$ Node 2$(C_2) \xrightarrow{R_3} V_{out3}(C_3)$，且從 Node 1 分枝出 $\xrightarrow{R_4} V_{out4}(C_4)$：

- **計算 V_{out3} 的延遲**：C_4 與目標節點 V_{out3} 的共用路徑僅有 R_1，因此 C_4 等效併入 Node 1：

$$t_{pd}(V_{out3}) = R_1(C_1 + C_4) + (R_1 + R_2)C_2 + (R_1 + R_2 + R_3)C_3$$

- **計算 V_{out4} 的延遲**：C_2, C_3 與目標節點 V_{out4} 的共用路徑僅有 R_1，因此 C_2, C_3 等效併入 Node 1：

$$t_{pd}(V_{out4}) = R_1(C_1 + C_2 + C_3) + (R_1 + R_4)C_4$$

題型二：3-input NAND 驅動 h 個相同 3-input NAND 扇出負載（Pages 71–72） 每個扇出負載提供 $5C$ 輸入電容，故輸出節點 Y 總電容為 $C_Y = (9 + 5h)C$，內部節點為 $C_{n2} = 3C, C_{n1} = 3C$：

- **當輸出 Y 下降（Falling, t_{pdf}）**：3 顆 nMOS（每顆電阻 $R/3$）全部導通放電至 GND。由底端 GND 往上算：

$$\begin{aligned} t_{pdf} &= \left(\frac{R}{3}\right)(3C) + \left(\frac{R}{3} + \frac{R}{3}\right)(3C) + \left(\frac{R}{3} + \frac{R}{3} + \frac{R}{3}\right)(9 + 5h)C \\ &= RC + 2RC + (9 + 5h)RC = \boxed{(12 + 5h)RC} \quad \text{（無負載 } h = 0 \text{ 時為 } 12RC\text{）} \end{aligned}$$

- **當輸出 Y 上升（Rising, t_{pdr}，最差情況）**：僅 1 顆 pMOS（電阻 R）導通充電，同時底端那顆 nMOS 截止，但上方兩顆 nMOS（電阻各為 $R/3$）仍導通，導致內部節點 n_2, n_1 的 $3C$ 電容也必須透過這顆 pMOS 充電！注意 n_2, n_1 與輸出端 Y 到電源 V_{DD} 的**共用路徑電阻只有 pMOS 的 R**（不包含 $R/3$）：

$$\begin{aligned} t_{pdr} &= R \cdot (9 + 5h)C + R \cdot (3C) + R \cdot (3C) \\ &= \boxed{(15 + 5h)RC} \quad \text{（無負載 } h = 0 \text{ 時為 } 15RC\text{）} \end{aligned}$$

3.3 線性延遲模型（Linear Delay Model）與 Logical Effort

為簡化 IC 設計中的延遲估算，將邏輯閘延遲正規化（除以單位反相器的基準延遲 $\tau = 3RC$），表示為線性函數：

$$\boxed{d = t_{pd} = t_{\text{internal}} + t_{LE} \cdot h = p + g \cdot h}$$

- **Logical Effort（邏輯努力，g 或 t_{LE}）**：定義為「在相同輸出驅動電流能力（等效電阻皆為 R）下，該邏輯閘的輸入電容 C_{in} 與單位反相器輸入電容（$C_{in,\text{inv}} = 3$）的比值」：

$$\boxed{g = \frac{C_{in,\text{gate}}}{C_{in,\text{inv}}}}$$

- **Electrical Effort（電氣努力，h）**：外部負載電容與邏輯閘輸入電容比值 $h = C_{\text{out}}/C_{\text{in}}$。
- **Parasitic Delay（內部寄生延遲，p 或 t_{internal}）**：無外部負載（$h = 0$）時的自身延遲。一階近似公式常假設 N-input 閘的 $p \propto N$（例如單位反相器 $p_{\text{inv}} = 1$，2-input NAND/NOR 的 $p = 2$）；但若考慮精確的 **Elmore delay 模型**，串聯內部節點充放電會使寄生延遲隨 $\boxed{N^2}$ 成長！因此實務上**嚴禁串聯超過 $4 \sim 5$ 顆 MOS**，且永遠優先選擇 **nMOS 串聯（NAND）優於 pMOS 串聯（NOR）**。

邏輯閘類型	電晶體尺寸 (W_p, W_n)	輸入電容 C_{in}	Logical Effort g	近似寄生 p	延遲公式
Inverter (反相器)	$W_p = 2,\ W_n = 1$	$2+1=3$	$3/3 = \mathbf{1}$	1	$d = h+1$
2-input NAND	$W_p = 2,\ W_n = 2$	$2+2=4$	$\mathbf{4/3}$	2	$d = \frac{4}{3}h+2$
3-input NAND	$W_p = 2,\ W_n = 3$	$2+3=5$	$\mathbf{5/3}$	3	$d = \frac{5}{3}h+3$
2-input NOR	$W_p = 4,\ W_n = 1$	$4+1=5$	$\mathbf{5/3}$	2	$d = \frac{5}{3}h+2$
3-input NOR	$W_p = 6,\ W_n = 1$	$6+1=7$	$\mathbf{7/3}$	3	$d = \frac{7}{3}h+3$

表 4: 常用靜態 CMOS 邏輯閘之輸入電容、Logical Effort g 與寄生延遲 p 對照表（Pages 73–75, 80）

- **線性延遲模型的誤差來源（Page 76）**：最大誤差來自**輸入波形斜率**（Input slope），修正公式為 $t_{pd} = t_{pd\text{-step}} + k \cdot t_{\text{edge}}$（$t_{\text{edge}}$ 為輸入上升/下降時間）。其他誤差包括：不同輸入訊號抵達時間不同（Input arrival times）、閘極耦合寄生電容（C_{gs}, C_{gd}）以及導線電容（Wire capacitance）。
- **最佳級數比（Optimal Stage Ratio ρ，Pages 77–79）**：驅動極大電容負載 C_L（如 I/O Pad 或長匯流排）時，需串接 N 級尺寸以 ρ 倍遞增（$1, \rho, \rho^2, \ldots$）的反相器鏈。令總延遲對級數微分為零，最佳級數比 ρ 滿足超越方程式：

$$\boxed{p_{\text{inv}} + \rho(1 - \ln \rho) = 0}$$

  當 $p_{\text{inv}} = 1$ 時，理論最佳解為 $\boxed{\rho \approx 3.59}$；工程實務上為求方便通常取 $\boxed{\rho = 4}$（即 FO4, Fanout-of-4）。事實上，只要 ρ 介於 $2.4 \sim 6$ 之間，總延遲與最佳值的差距皆在 15% 以內。
- **多級路徑延遲（Multistage Path Delay，Page 80）**：對於串聯路徑，總延遲為各級延遲之和 $t_{pd\text{-path}} = \sum(p_i + g_i h_i)$。例如「INV(10) $\to$ NOR2(x) $\to$ NAND2(y) $\to$ INV(z) $\to$ C_L(20)」的總延遲為：

$$t_{pd\text{-path}} = \left[1 + 1 \cdot \frac{x}{10}\right] + \left[2 + \frac{5}{3} \cdot \frac{y}{x}\right] + \left[2 + \frac{4}{3} \cdot \frac{z}{y}\right] + \left[1 + 1 \cdot \frac{20}{z}\right]$$

4 Chapter 4：功耗分析與低功耗設計技術（Power Dissipation）

4.1 總功耗組成與動態切換功耗（Switching Power）推導

CMOS 晶片的總功耗由**動態功耗（Dynamic Power）**與**靜態功耗（Static Power）**兩大部分組成：

$$\boxed{P_{\text{total}} = P_{\text{dynamic}} + P_{\text{static}} = \left(P_{\text{switching}} + P_{\text{shortcircuit}}\right) + \left(I_{\text{sub}} + I_{\text{gate}} + I_{\text{junct}} + I_{\text{contention}}\right) V_{DD}}$$

【推導與計算證明：動態切換功耗公式推導與 Activity Factor α（Pages 84–85, 89–91）】

當負載電容 C 以切換頻率 f_{sw} 進行充放電時，每個完整週期由電源 V_{DD} 抽取的電荷為 $Q = CV_{DD}$，因此平均切換功耗為：

$$P_{\text{switching}} = \frac{1}{T}\int_0^T i_{DD}(t)V_{DD}\,dt = \frac{V_{DD}}{T}\left[Tf_{\text{sw}}CV_{DD}\right] = CV_{DD}^2 f_{\text{sw}} = \boxed{\alpha CV_{DD}^2 f}$$

其中 f 為系統時脈頻率（Clock frequency），$\alpha = f_{\text{sw}}/f$ 為**活動因子（Activity Factor，節點在每個時脈週期發生 $0\to1$ 充電轉態的機率）**：

- **時脈訊號（Clock signal）**：每個週期必定從 $0\to1$ 再從 $1\to0$，故 $\boxed{\alpha_{\text{clk}} = 1}$。
- **每週期切換一次的週期方波（Switches once per cycle）**：每兩週期才有一次 $0\to1$，故 $\boxed{\alpha = 1/2 = 0.5}$。
- **隨機邏輯訊號節點** i：設節點為 1 的機率為 $P_i = \text{Prob}(\text{node } i = 1)$，為 0 的機率為 $\bar{P}_i = 1 - P_i$。若前後週期統計獨立，發生 $0\to1$ 轉態的機率為：

  $$\boxed{\alpha_i = P_i \cdot \bar{P}_i = P_i(1 - P_i)}$$

  對於完全隨機資料（$P_i = 0.5$），$\alpha_i = 0.5 \times 0.5 = \mathbf{0.25}$；但經過多級 AND/OR 邏輯閘後，$P_i$ 偏離 0.5，典型組合邏輯的 $\alpha \approx \mathbf{0.1}$。

邏輯閘	輸出為 1 機率 P_Y	當 $P = 0.5$ 時之 P_Y	當 $P = 0.5$ 時之 α_Y	考題應用說明
AND2	$P_A P_B$	$1/4$	$3/16$	多輸入串接時 P_Y 快速趨近 0
AND3	$P_A P_B P_C$	$1/8$	$7/64$	三輸入全部為 1 才輸出 1
OR2	$1 - \bar{P}_A\bar{P}_B$	$3/4$	$3/16$	任一輸入為 1 即輸出 1
NAND2	$1 - P_A P_B$	$3/4$	$3/16$	輸出 0 機率為 $P_A P_B$
NOR2	$\bar{P}_A\bar{P}_B$	$1/4$	$3/16$	兩輸入皆為 0 才輸出 1
XOR2	$P_A\bar{P}_B + \bar{P}_A P_B$	$1/2$	$1/4 = 0.25$	保持高切換率（α 不隨級數衰減）

表 5: 各類邏輯閘之輸出機率 P_Y 與活動因子 $\alpha_Y = P_Y(1 - P_Y)$ 公式表（Pages 90–91）

範例（Page 91）：兩級邏輯構成之 4-input AND（前級為兩個 NAND2 產生 n_1, n_2，後級為一個 NOR2 接收 n_1, n_2 產生 Y）：若輸入 $P_A = P_B = P_C = P_D = 1/2$，則中間節點 $P_{n1} = P_{n2} = 1 - (1/2)(1/2) = 3/4$，故 $\alpha_{n1} = \alpha_{n2} = \frac{3}{4} \times \frac{1}{4} = \mathbf{3/16}$；最終輸出 $P_Y = \bar{P}_{n1}\bar{P}_{n2} = (1/4)(1/4) = 1/16$，故 $\alpha_Y = \frac{1}{16} \times \frac{15}{16} = \mathbf{15/256}$。

4.2 短路功耗（Short-Circuit Power）與靜態功耗精算實例

- **短路功耗** $P_{sc} = I_{\text{mean}} V_{DD}$：當輸入訊號處於 $V_{tn} < V_{in} < V_{DD} - |V_{tp}|$ 的過渡期間，nMOS 與 pMOS 同時部分導通，產生從 V_{DD} 直通 GND 的短路電流。當輸出負載電容越大、或輸入上升/下降邊緣越快（Fast edges）時，短路功耗占比越小（若輸入與輸出 t_r/t_f 相當，P_{sc} 小於動態功耗的 10%，通常可忽略）。因此大電流電路（如 I/O）務必保持快速的訊號轉態邊緣。

【推導與計算證明：必考計算範例：10 億電晶體晶片之動態與靜態功耗估算（Pages 86–87, 95–96）】

已知條件：晶片含 10 億顆電晶體，採用 1.0 V、65 nm 製程（$\lambda = 25\,\text{nm} = 0.025\,\mu\text{m}$），時脈 $f = 1$ GHz。單位寬度電容為 $C_{\text{unit}} = 1\,\text{fF}/\mu\text{m}\,(\text{gate}) + 0.8\,\text{fF}/\mu\text{m}\,(\text{diffusion}) = 1.8\,\text{fF}/\mu\text{m}$。

- **邏輯電晶體（Logic）**：50M 顆，平均寬度 12λ，$\alpha_{\text{logic}} = 0.1$（其中 95% 用 High-$V_t$，5% 用 Normal-$V_t$）。
- **記憶體電晶體（Memory）**：950M 顆，平均寬度 4λ，$\alpha_{\text{mem}} = 0.02$（100% 全部用 High-$V_t$）。
- **單位寬度漏電流**：Normal-V_t 次臨界漏電 $= 100\,\text{nA}/\mu\text{m}$；High-$V_t$ 次臨界漏電 $= 10\,\text{nA}/\mu\text{m}$；閘極漏電 $I_{\text{gate}} = 5\,\text{nA}/\mu\text{m}$；接面漏電忽略不計。

Part A：計算動態切換功耗 $P_{\text{switching}}$

$$C_{\text{logic}} = (50\times10^6)(12\lambda)(0.025\,\mu\text{m}/\lambda)(1.8\,\text{fF}/\mu\text{m}) = 27\,\text{nF}$$
$$C_{\text{mem}} = (950\times10^6)(4\lambda)(0.025\,\mu\text{m}/\lambda)(1.8\,\text{fF}/\mu\text{m}) = 171\,\text{nF}$$
$$P_{\text{switching}} = \left(0.1\,C_{\text{logic}} + 0.02\,C_{\text{mem}}\right)V_{DD}^2 f = (2.7\,\text{nF} + 3.42\,\text{nF})(1.0\,\text{V})^2(10^9\,\text{Hz}) = \boxed{6.1\,\text{W}}$$

Part B：計算靜態漏電功耗 P_{static}（關鍵細節：除以 2！）

$$W_{\text{normal-}V_t} = (50\times10^6)(12\lambda)(0.025\,\mu\text{m}/\lambda)(0.05) = 0.75\times10^6\,\mu\text{m}$$
$$W_{\text{high-}V_t} = \left[(50\times10^6)(12\lambda)(0.95) + (950\times10^6)(4\lambda)\right](0.025\,\mu\text{m}/\lambda) = 109.25\times10^6\,\mu\text{m}$$

由於在任意靜態時刻，互補式 CMOS 中平均有 50% **的電晶體處於 OFF 狀態**（產生次臨界漏電 I_{sub}），且有 50% **的電晶體處於 ON 狀態**（產生閘極穿隧漏電 I_{gate}），因此兩項總電流皆須**除以** 2：

$$I_{\text{sub}} = \frac{W_{\text{normal-}V_t}\times100\,\text{nA}/\mu\text{m} + W_{\text{high-}V_t}\times10\,\text{nA}/\mu\text{m}}{2} = \frac{75\,\text{mA} + 1092.5\,\text{mA}}{2} \approx 584\,\text{mA}$$
$$I_{\text{gate}} = \frac{(W_{\text{normal-}V_t} + W_{\text{high-}V_t})\times5\,\text{nA}/\mu\text{m}}{2} = \frac{110\times10^6\,\mu\text{m}\times5\,\text{nA}/\mu\text{m}}{2} = 275\,\text{mA}$$
$$P_{\text{static}} = (I_{\text{sub}} + I_{\text{gate}})V_{DD} = (584\,\text{mA} + 275\,\text{mA})\times1.0\,\text{V} = \boxed{859\,\text{mW}}$$　（約占動態功耗的 15%）

4.3 低功耗設計策略總整理（Dynamic vs. Static Power Saving）

類別	低功耗技術名稱	物理機制、優點與設計限制
動態省電	**Clock Gating（時脈閘控）**	關閉閒置模組暫存器的時脈，不僅省下時脈樹本身的切換（$\alpha_{\text{clk}} = 1$），更完全消除區塊內部的邏輯切換。需搭配 Enable Latch 與 AND 閘以防止時脈毛刺（Glitch）。
動態省電	**DVFS / DVS（動態電壓頻率調整）**	依工作負載動態調降 V_{DD} 與 f（例如以 2/3 速度與較低 V_{DD} 運作可省下約 70% 功耗）。跨不同電壓域（Low → High V_{DD}）時必須加入 **Level Converter**。
動態省電	**降低電容（Gate & Wire C）**	減少邏輯級數、縮小非關鍵路徑電晶體尺寸；良好 Floorplanning 拉近通訊模組距離，並用 Inverter/Buffer 驅動長導線而非複雜邏輯閘。
靜態省電	**Stack Effect（堆疊效應）**	兩顆串聯 OFF 的 nMOS（下為 N1，上為 N2），因微弱漏電使中間節點 $V_x > 0$，導致上方 N2 呈現**負的** V_{gs}（$V_{gs2} = -V_x < 0$）加上 Body effect 與 DIBL 減小，2-stack 可使次臨界漏電降低約 10×！
靜態省電	**Back-Bias（基體偏壓控制）**	睡眠模式（Sleep）施加**逆向基體偏壓（Reverse Body Bias, RBB）**提高 V_{sb} 使 V_t ↑ 以壓低漏電；主動模式（Active）施加**順向基體偏壓（FBB）**降低 V_t 以提升速度。
靜態省電	**Power Gating（電源閘控）**	插入大型 Header switch 電晶體產生虛擬電源 V_{DDV}，在閒置時切斷電源，並將輸出端隔離（Output Isolation）防止非法準位傳播。缺點：正常運作時 Sleep 電晶體有 IR 壓降（需夠寬），且切換大電晶體耗費動態功耗（僅在睡眠時間夠長時划算）。

表 6: 動態功耗與靜態漏電控制技術比較表（Pages 97–105）

5 Chapter 5：繞線與互連（Wires / Interconnect）：RC 延遲與串音耦合

5.1 金屬層架構、片電阻（Sheet Resistance）與導線電容模型

- **幾何參數與金屬層分工（Pages 107–111）**：導線間距週期 Pitch $= w + s$（線寬 + 線距）；現代製程為兼顧低電阻與高密度，長寬比（Aspect Ratio, AR $= t/w$）約為 **2**。底層 **M1** 最薄最窄，用於高密度標準元件內部繞線；中層 **M2–M4** 較厚，用於區塊間長距繞線；頂層 **M5–M6+** 最厚最寬（片電阻最低），專門走 **GND, VDD, CLK**。
- **金屬材料演進**：0.18 μm 以前多用鋁（Al, $\rho = 2.8\,\mu\Omega\cdot\text{cm}$），現代製程改用低電阻率的**銅（Cu, $\rho = 1.7\,\mu\Omega\cdot\text{cm}$）**，但銅易擴散進入矽基底破壞 FET，必須加上阻障層。Diffusion 與 Polysilicon 通常會加上**矽化物（Silicide）**以大幅降低片電阻（由 50 ∼ 400 Ω/□ 降至 3 ∼ 10 Ω/□）。注意：**所有導體電阻皆隨溫度升高而增加**。
- **片電阻計算公式**：

$$\boxed{R = \frac{\rho}{t}\cdot\frac{l}{w} = R_s\cdot\frac{l}{w}}$$

（單位：Ω，其中 $R_s = \rho/t$ 為單位正方形電阻 Ω/□，與正方形大小無關）

- **導線電容與層間比較（Pages 112–114）**：導線總電容為上下層電容與左右相鄰導線電容之和：

$$\boxed{C_{\text{total}} = C_{\text{top}} + C_{\text{bot}} + 2C_{\text{adj}} = C_{\text{gnd}} + 2C_{\text{adj}}}$$

典型金屬線電容約為 0.2 **fF/μm**（相比之下，電晶體閘極電容與擴散電容高達 1 ∼ 2 **fF/μm**，相差約 10 倍）。Diffusion 既有高電容又有高電阻，**嚴禁用作長走線（Runners）**！Polysilicon 電容低但電阻高，僅用於電晶體閘極或極短連線。

【推導與計算證明：必考計算範例：1 mm 長導線之 π 模型 RC Delay 精算（Page 115）】

題目：一個 $10\times$ 反相器透過一條長 $l = 1\text{ mm} = 1000\ \mu\text{m}$ 的金屬線驅動末端的 $2\times$ 反相器。已知單位 nMOS 的 $R_{\text{unit}} = 10\ \text{k}\Omega$、$C_{\text{unit}} = 0.1\ \text{fF}$；導線單位電容為 $0.2\ \text{fF}/\mu\text{m}$，導線總電阻 $R_w = 800\ \Omega$。求傳播延遲 t_{pd}。（忽略驅動器自身擴散電容）

1. **驅動器等效電阻 R_{driver}**：$10\times$ 反相器的電阻為單位電阻除以 10：

$$R_{\text{driver}} = \frac{10\ \text{k}\Omega}{10} = \mathbf{1000}\ \boxtimes$$

2. **負載端等效輸入電容 C_{load}**：單位反相器（$W_n = 1, W_p = 2$）輸入電容為 $3C_{\text{unit}} = 0.3\ \text{fF}$；故 $2\times$ 反相器（$W_n = 2, W_p = 4$）的輸入電容為：

$$C_{\text{load}} = (2+4) \times 0.1\ \text{fF} = \mathbf{0.6}\ \text{fF}$$

3. **長導線 π 模型拆解**：導線總電容 $C_w = 0.2\ \text{fF}/\mu\text{m} \times 1000\ \mu\text{m} = 200\ \text{fF}$。採用對稱 π **model**，將電容拆成兩半（近端 $C_w/2 = \mathbf{100}\ \text{fF}$，遠端 $C_w/2 = \mathbf{100}\ \text{fF}$），中間夾著導線電阻 $R_w = \mathbf{800}\ \boxtimes$。
4. **套用 Elmore Delay 公式**：

$$\begin{aligned} t_{pd} &= R_{\text{driver}}\left(\frac{C_w}{2}\right) + (R_{\text{driver}} + R_w)\left(\frac{C_w}{2} + C_{\text{load}}\right) \\ &= (1000\ \Omega)(100\ \text{fF}) + (1000 + 800\ \Omega)(100 + 0.6\ \text{fF}) = \boxed{281\ \text{ps}} \end{aligned}$$

5.2 串音干擾（Crosstalk）、Miller 耦合因子（MCF）與中繼器（Repeaters）

相鄰平行長導線（如匯流排 Bus lines）之間的耦合電容 C_{adj} 會引發兩大問題：(1) **對切換中導線改變有效電容與延遲**；(2) **對靜止導線（Victim）產生串音雜訊（Crosstalk Noise）**。

相鄰導線 B 的切換行為	ΔV	有效電容 $C_{\text{eff}(A)}$	MCF	對延遲的影響
B 維持靜止（Constant）	V_{DD}	$C_{\text{gnd}} + C_{\text{adj}}$	**1**	正常基準延遲
B 與 A 同向切換（Same direction）	0	C_{gnd}	**0**	無跨壓變化，延遲最小（加速）
B 與 A 反向切換（Opposite direction）	$2V_{DD}$	$C_{\text{gnd}} + 2C_{\text{adj}}$	**2**	需充放兩倍耦合電荷，延遲最差

表 7: 切換方向對有效耦合電容與 Miller Coupling Factor (MCF) 的影響（Table 4.10, Page 117）

- **浮接與受驅動受害線（Floating vs. Driven Victim）之串音雜訊電壓（Pages 118–120）**：
  - 若受害線浮接（Floating / Undriven），由電容分壓定理可得雜訊峰值為：

$$\Delta V_{\text{victim, floating}} = \frac{C_{\text{adj}}}{C_{\text{gnd-}v} + C_{\text{adj}}}\Delta V_{\text{aggressor}}$$

  - 若受害線受邏輯閘驅動（Driven Victim，等效電阻 R_{victim}），驅動閘會抵抗雜訊，修正公式為：

$$\Delta V_{\text{victim}} = \boxed{\frac{C_{\text{adj}}}{C_{\text{gnd-}v} + C_{\text{adj}}} \cdot \left(\frac{1}{1+k}\right)\Delta V_{\text{aggressor}}}$$

$$k = \boxed{\frac{\tau_{\text{aggressor}}}{\tau_{\text{victim}}} = \frac{R_{\text{aggressor}}(C_{\text{gnd-}a} + C_{\text{adj}})}{R_{\text{victim}}(C_{\text{gnd-}v} + C_{\text{adj}})}}$$

當受害線的驅動器越強（尺寸越大，R_{victim} 越小），k 值越大，雜訊電壓 ΔV_{victim} 就越小（例如當 $C_{\text{adj}} = C_{\text{gnd}}$ 時，Undriven 雜訊達 50%，Half-size driver 為 16%，Equal-size 為 8%，Double-size 降至 4%）。

- **導線電感（Wire Inductance）與中繼器（Repeaters）及繞線工程（Pages 121–124）**：
  - 高速切換的寬厚導線具有顯著電感（RLC 模型），會造成額外的電感性延遲（Inductor-induced delay）與過衝振鈴（Overshoot/ringing）。
  - 由於導線 $R \propto l$ 且 $C \propto l$，長導線的 **RC 延遲隨長度平方 $\boxed{l^2}$ 成長**！解決方法是將長導線切分為 N 段（每段長 l/N），並在每段之間插入反相器或緩衝器作為**中繼器（Repeaters）**，使總延遲轉為與長度 l 呈線性關係。
  - **繞線工程（Wire Engineering）**：加寬導線雖可降低 R（改善 IR drop），但也會增加 C；對關鍵訊號線可採用**屏蔽拓撲（Shielding topology）**，在訊號線之間穿插 `vdd` 與 `gnd` 導線（如 `vdd a0 gnd a1 vdd`）或交錯走線以消除串音。

6 Chapter 6：組合邏輯電路設計（Combinational Circuit Design）

6.1 靜態 CMOS 設計優化：輸入排序、Skewed Gates 與最佳 P/N 比

- **靜態 CMOS 的優缺點**：具有無比穩健的 Ratioless（電晶體同尺寸也能正常決定邏輯準位）、P-N matching、無直流靜態功耗與高抗雜訊能力。缺點為：每個輸入必須同時驅動 pMOS 與 nMOS（輸入電容大）、pMOS 速度慢拖累效能，且輸出需全擺幅（Full swing 介於 V_{DD} 與 GND 之間）。
- **輸入訊號排序（Input Ordering，Page 130）**：串聯電晶體中，**最晚抵達的訊號（Latest-arriving / Slowest-arriving signal）應接在最靠近輸出端（Inner input）的電晶體閘極**！因為這樣當晚到訊號來臨時，靠近電源/地端的外側內部節點電容已經提前完成充放電，延遲最小。
- **偏斜邏輯閘（Skewed Gates，Page 130）**：刻意調整 P/N 尺寸以偏愛特定轉態方向。例如 **HI-skew Inverter** 將 nMOS 縮小（如 $W_p = 2, W_n = 1/2$），加速上升轉態並提高轉移閾值 V_{inv}；反之 LO-skew 則縮小 pMOS 以加速下降轉態。
- **最佳 P/N 尺寸比（Optimal P/N Ratio，Page 131）**：使上升與下降時間相等的 P/N 比為 2（當 $\mu_n = 2\mu_p$），但**使平均延遲（Average delay）最小的最佳 P/N 比其實是 $\boxed{\sqrt{2} \approx 1.414}$**！採用 1.414 可顯著減小面積與功耗，不過平均延遲相比 P/N = 2 僅節省約 3%。
- **速度、面積與功耗設計準則（Page 132）**：為了速度，優先用 NAND 取代 NOR，且採用**多級簡單邏輯閘（Many simple stages）優於少級高扇入邏輯閘（Fewer high fan-in stages）**；但若為了節省面積與功耗，少級高扇入有時較有利。

邏輯家族名稱	電路結構核心特徵	運作機制、關鍵參數、優缺點與典型應用
Pseudo-nMOS（比例型 Ratioed Logic）	以 1 顆閘極接地的 **Always-on pMOS** 取代整個上拉網路	**優點**：大幅減小輸入電容，在**高扇入（Wide NOR）結構中比 Static CMOS 更快**，廣泛用於 **ROM 與 PLA**。 **設計限制**：當輸出 $Y=0$ 時，pMOS 與 nMOS 同時導通產生直流靜態功耗 $P=I_{DD}V_{DD}$。為確保 $V_{OL}<\frac{1}{4}V_{DD}$，必須調整負載與驅動強度比為 $\boxed{\beta_p/\beta_n \approx 1/4}$（可透過電流鏡自動產生偏壓 V_{bias} 使 pMOS 電流固定為 ON N-block 的 1/4，或閒置時關閉 pMOS）。
Dynamic Logic（動態邏輯）	1 顆 pMOS 預充電晶體 + nMOS 邏輯網 + 底部 **Foot** 評估電晶體	分兩階段：$\phi=0$ **Precharge**（輸出預充至 V_{DD}）；$\phi=1$ **Evaluate**（依輸入條件放電）。 **致命限制**：(1) **輸入單調性要求（Monotonicity）**：評估期間輸入只允許 $0\to0,0\to1,1\to1$，**嚴禁** $1\to0$（一旦放電無法拉回 1）；(2) **不可直接串接（Cannot be cascaded）**：因為動態閘在評估期產生的是 $1\to0$ 單調下降輸出，會導致下一級誤放電；(3) 抗雜訊極差（$V_{IH}\approx V_{th}$，浮接輸出易受 Capacitive crosstalk、Charge sharing、漏電與 Feedthrough 干擾）。
Domino Logic（骨牌邏輯）	**Dynamic Gate + 靜態輸出 Inverter**（常加 Weak Keeper pMOS）	**解決串接問題**：$\phi=0$ 預充時，動態節點 $W=1$，經過反相器使輸出 $X=0$，確保下一級 nMOS 關閉；$\phi=1$ 評估時，X 只會發生 $0\to1$ **單向轉態**，符合單調性！預充為並聯同時進行，評估如骨牌般串聯傳遞。 **特性**：比 Static CMOS 快 $1.5\sim2$ **倍**，廣泛用於高速微處理器；但只能實現**非反相邏輯（Non-inverting）**。為防止漏電與電荷分享，需在動態節點並聯受輸出控制的 **Weak Keeper pMOS**。
Dual-Rail Domino / Clocked CVSL	兩組互補的動態 N-block 背對背結合	同時接受互補輸入並產生真值與反相輸出（`sig_h`, `sig_l`），解決 Domino 無法反相的問題。編碼：`(0,0)` 為 Precharged，`(0,1)` 為 `'0'`，`(1,0)` 為 `'1'`，`(1,1)` 為 Invalid。可產生 Completion 訊號用於非同步電路。
Static CVSL（串疊電壓切換邏輯）	兩組互補 N-block + 頂部兩顆**交叉耦合 pMOS**	無靜態直流功耗，同時產生 Y 與 $\bar{Y}$，適合實作多輸入 XOR/XNOR。但切換時 N-block 需與交叉耦合的 pMOS 抗衡（Fight），速度可能比一般互補式 CMOS 慢。
CPL / DPL / SRPL / LEAP / EEPL / PPL	傳遞電晶體邏輯家族（輸入同時驅動 Gate 與 Diffusion）	**CPL（Complementary Pass-transistor Logic）**：雙軌 nMOS 傳遞網 + 輸出反相器 + 交叉耦合 pMOS 回復全擺幅，是極具潛力的傳遞邏輯（擅長 XOR/MUX）。 **LEAP**：單軌 nMOS 傳遞網 + 輸出反相器 + 單顆 Weak pMOS 回授拉升（省去雙軌與交叉耦合）。其他衍生型包含 **DPL**（雙傳遞電晶體，含 pMOS 消除 V_t drop）、**SRPL**（交叉耦合反相器回復擺幅）、**EEPL**、**PPL**。

表 8: Chapter 6 各大組合邏輯家族架構、物理限制與優缺點全方位對照表（Pages 133–158）

6.2 各大邏輯家族（Pseudo-nMOS、Dynamic、Domino、CVSL、Pass-Transistor）全面比較

【推導與計算證明：必考計算範例：Pseudo-nMOS ROM 靜態功耗精算（Page 135）】

題目：某晶片包含一個 32 word × 48 bit 的 ROM，其字元線解碼器（Wordline decoder，共 32 條）與位元線（Bitline，共 48 條）皆採用 Pseudo-nMOS 上拉結構。已知在平均運作下，有 **1 條 wordline 為 High**，且有 **24 條 bitlines 為 High**。若每個導通拉低支路的靜態電流 $I_{\text{on-}p} = 36\ \mu\text{A}$，$V_{DD} = 1.0\ \text{V}$，求該 ROM 消耗的靜態功耗 P_{static}。

1. **核心觀念**：Pseudo-nMOS **只有在輸出被拉為 Low（$Y = 0$）時才會消耗靜態電流**！輸出為 High 時 N-block 截止，無靜態電流。
2. **統計處於 Low 狀態的線數**：
   - Wordlines 為 Low 的數量 $= 32 - 1 =$ **31** 條。
   - Bitlines 為 Low 的數量 $= 48 - 24 =$ **24** 條。
3. **計算總靜態功耗**：單一條處於 Low 的線消耗功率 $P_{\text{pull-up}} = V_{DD} I_{\text{on-}p} = 1.0\ \text{V} \times 36\ \mu\text{A} = 36\ \mu\text{W}$，故總靜態功耗為：

$$P_{\text{static}} = (31 + 24) \times P_{\text{pull-up}} = 55 \times 36\ \mu\text{W} = \boxed{1.98\ \text{mW}}$$

通用布林函數單元（Boolean Function Unit，Pages 149–150）：n 個輸入共有 $\boxed{2^{2^n}}$ 種可能的布林函數（例如 $n = 2$ 有 $2^{2^2} = 16$ 種）。利用 4-to-1 傳遞電晶體網路，將選擇線接 $A, \bar{A}, B, \bar{B}$，並由控制訊號 (P_1, P_2, P_3, P_4) 輸入真值表（例如 AND : 0001, XOR : 0110, OR : 0111, NOR : 1000, NAND : 1110），即可用同一硬體實現任意 2-input 布林函數。

7 Chapter 7：循序電路設計（Sequencing）：Latch、FF 與時序約束公式

7.1 Latch 與 Flip-Flop 電路演進：從動態到標準元件庫靜態設計

- **Latch（栓鎖器，又稱 Transparent latch / D latch）**：**準位觸發（Level-sensitive）**，當時脈為高準位時處於透明狀態（Transparent，Q 隨 D 變化），低準位時鎖住（Opaque）。
- **Flip-Flop（正反器，又稱 Master-Slave FF / D register）**：**邊緣觸發（Edge-triggered）**，由**兩個時脈反相的 Latch 背對背串接（Master-Slave）**而成，在任何時刻必有一級透明、一級不透明，僅在時脈上升緣瞬間取樣輸入。

7.2 三大循序架構之 Max-Delay、Min-Delay、Time Borrowing 與 Skew 公式

先定義時序參數（Page 175）：組合邏輯傳播延遲 t_{pd}、污染延遲 t_{cd}；FF/Latch 時脈到輸出傳播延遲 t_{pcq}、污染延遲 t_{ccq}；Latch 資料到輸出傳播延遲 t_{pdq}、污染延遲 t_{cdq}；建立時間 t_{setup}、保持時間 t_{hold}；時脈週期 T_c；兩相不重疊時間 $t_{\text{nonoverlap}}$；時脈偏移 t_{skew}。

循序元件架構	電路改良重點	殘留缺陷或特性評估（Pages 162–172）
單一 Pass Transistor / TG Latch	最精簡動態栓鎖器	動態儲存（漏電會遺失資料）、**雙向導通（Bilateral / Back-driving 風險）**、**擴散區輸入（Diffusion input，易受雜訊影響）**、**輸出節點直接暴露（Exposed output，易受外部電容耦合干擾）**。Pass transistor 另有 V_t drop。
Inverting Buffer Latch	加入一個反相器（放輸出端或輸入端）	具電壓回復力（Restoring）、消除 Back-driving，並解決「輸出暴露」或「擴散輸入」其中之一，但輸出反相且**仍是動態（Dynamic）**。
Static Latch（基本型）	加入 **Tri-state Inverter 回授迴路**	轉為靜態儲存（Static，不畏漏電），但輸入端仍為 Diffusion input 且有 Back-driving 風險。
Datapath Latch	輸出端加 Buffer，輸入端不加 Buffer	專為資料路徑（Datapath，輸入雜訊受控）設計，面積小、速度快。
Buffered-Input/ Output Static Latch	輸入端與輸出端皆加 Inverter 隔離	完全消除 Diffusion input 與 Back-driving，**極度強健（Very robust），為標準元件庫（Standard cells）主力**；缺點為面積較大、延遲約 1.5 ∼ 2 FO4、時脈負載較高。
Dynamic Flip-Flop	兩級 Inverting Buffer Latch 串接	體積小而簡單，主要用於**移位暫存器（Shift register）**。有 Clock skew 引發 Race 的風險，故**時脈走線方向應與資料傳遞方向相反（Clock goes in opposite direction with signal）**。
Static Flip-Flop	兩級靜態 Latch 串接（含本地時脈反相器）	標準元件庫最常用，提供 Q 與 $\bar{Q}$。若本地反相時脈邊緣不夠陡峭會產生 Charge sharing，常加額外時脈緩衝器銳化邊緣，或改用 **Two-Phase Non-overlapping Clocking**（ϕ_1, ϕ_2）徹底消除 Skew 問題（代價是繞線與功耗增加）。
Reset / Enable FF	加入同步/非同步 Reset 或 Enable	**Synchronous reset**：僅在輸入端加 NAND2（須等時脈邊緣才重置）；**Asynchronous set/reset**：必須將邏輯閘嵌入 Master 與 Slave 的**回授迴路內**以立即重置。**Enable FF**：用 MUX 會增加 $D \rightarrow Q$ 延遲；用 **Clock Gating** 則不增加資料延遲，但 `en` 在 clk = 1 期間必須維持穩定以防毛刺。

表 9: Latch 與 Flip-Flop 電路拓撲演進與設計取捨總表（Pages 162–172）

【推導與計算證明：Flip-Flop vs. Two-Phase Latch 時序約束完整公式對照（Pages 176–186）】

1. 最大延遲約束（Max-Delay Constraint / Setup Time Constraint）：決定系統最高工作頻率（若違反，可透過**拉長時脈週期** T_c 解決）：

- **Flip-Flop 系統**（含 Sequencing overhead $t_{pcq} + t_{\text{setup}}$）：

$$\text{無 Skew：} \quad \boxed{t_{pd} \le T_c - (t_{\text{setup}} + t_{pcq})}$$

$$\text{考慮 Skew：} \quad \boxed{t_{pd} \le T_c - (t_{pcq} + t_{\text{setup}} + t_{\text{skew}})}$$

- **Two-Phase Transparent Latch 系統**（一個週期內通過兩級半週期邏輯 $t_{pd} = t_{pd1} + t_{pd2}$）：

$$\text{無 Skew：} \quad \boxed{t_{pd} = t_{pd1} + t_{pd2} \le T_c - 2t_{pdq}}$$

$$\text{考慮 Skew：} \quad \boxed{t_{pd} \le T_c - 2t_{pdq} \quad \text{（完全不受 Skew 影響！）}}$$

關鍵物理洞見：因為 Latch 在透明期間允許資料直接穿過（Skew-tolerant），時脈抖動與偏移不會吃掉整條路徑的可用計算時間！

2. 最小延遲約束（Min-Delay Constraint / Hold Time / Race Immunity）：防止訊號過快在單一週期內穿過兩級（**注意：公式中完全沒有 T_c！一旦違反 Hold time，晶片在任何頻率下都會失效，調慢時脈也無法修復！**）：

- **Flip-Flop 系統**：

$$\text{無 Skew：} \quad \boxed{t_{cd} \ge t_{\text{hold}} - t_{ccq}}$$

$$\text{考慮 Skew：} \quad \boxed{t_{cd} \ge t_{\text{hold}} - t_{ccq} + t_{\text{skew}}}$$

- **Two-Phase Transparent Latch 系統**（每個半週期邏輯 t_{cd1}, t_{cd2} 皆須滿足）：

$$\text{無 Skew：} \quad \boxed{t_{cd1}, t_{cd2} \ge t_{\text{hold}} - t_{ccq} - t_{\text{nonoverlap}}}$$

$$\text{考慮 Skew：} \quad \boxed{t_{cd1}, t_{cd2} \ge t_{\text{hold}} - t_{ccq} - t_{\text{nonoverlap}} + t_{\text{skew}}}$$

保守防失效對策（Page 186）：採用具有**大不重疊時間（Large $t_{\text{nonoverlap}}$）**的 Two-Phase Latches，只要將 $t_{\text{nonoverlap}}$ 調大，上式右方變為負數，不等式恆成立，即可保證絕不發生 Hold time 違規！

3. 時間借用上限（Maximum Time Borrowing，Pages 180–185）：

- **Flip-Flop 系統**：具有堅硬的時脈邊界（Hard edges），資料若提早抵達則時間被浪費，晚到則系統崩潰，**無法借用時間（$t_{\text{borrow}} = 0$）**。
- **Two-Phase Latch 系統**：當某一級組合邏輯較慢時，只要在下一級 Latch 透明期間（半週期 $T_c/2$ 扣除建立時間與不重疊時間）抵達，即可向下一級較快的邏輯**借用時間（Time Borrowing）**（注意：迴圈 Loops 內部可互相借時間，但總延遲仍必須在單一完整週期 T_c 內完成）：

$$\text{無 Skew：} \quad \boxed{t_{\text{borrow}} \le \frac{T_c}{2} - (t_{\text{setup}} + t_{\text{nonoverlap}})}$$

$$\text{考慮 Skew：} \quad \boxed{t_{\text{borrow}} \le \frac{T_c}{2} - (t_{\text{setup}} + t_{\text{nonoverlap}} + t_{\text{skew}})}$$

7.3 自適應循序電路（Adaptive Sequencing：Razor 技術，Page 187）

傳統設計必須預留龐大的時序邊限（Timing margin）以應付最差情況下的電壓壓降（Voltage）、高溫（Temperature）、製程變異（Process variation）、資料相依性（Data dependency）與 EDA 工具誤差。

- **Razor 核心概念**：不留保守邊限，直接提高工作頻率（或降低電壓）直到錯誤邊緣（Verge of error），並透過硬體即時偵測與修正近乎失敗（Near failures）的時序錯誤。
- **電路架構**：對輸入訊號 D 進行**兩次取樣（Sample "D" twice）**——主路徑使用正緣觸發的 **D-FF** 提早取樣輸出至 Q，輔助路徑（Shadow latch）使用延遲短脈衝 ϕ_p 控制的 **Latch** 稍晚取樣得到 X，再將 Q 與 X 送入 **XOR 閘**比對。
- **效益**：若兩次取樣結果不同，XOR 輸出 ERR $= 1$（代表主 D-FF 發生微幅遲到違規，但 Shadow Latch 已抓到正確值，可立即觸發回復機制）。此技術可將時脈週期時間（Cycle time）大幅縮減約 30%！

8 考前快速解題模板與經典題型總覽（Problem Archetypes）

經典考題型態	對應章節	標準秒殺解題步驟（Fast-Solve Recipe）
1. AOI/OAI 複合閘設計與電晶體尺寸標定	Ch.1, Ch.3, Ch.6	(1) 將目標函數化為 $Y = \overline{F}$；(2) 對 F 直接畫 nMOS（· 串聯、+ 並聯），取對偶得 pMOS；(3) 找最長串聯支路，若 k 顆 nMOS 串聯則寬度乘 k，若 m 顆 pMOS 串聯則寬度乘 $2m$；(4) 計算指定輸入端電容除以 3 即得 Logical Effort g。
2. 串接 Pass Transistor 節點電壓求解	Ch.1, Ch.2	逐節點檢查是「Source/Drain 串聯」還是「驅動下一級 Gate」：同為 Gate $= V_{DD}$ 的 nMOS S/D 串聯輸出恆為 $V_{DD} - V_{tn}$；若前級輸出 $(V_{DD} - V_{tn})$ 接到下級 Gate，下級源極最高僅能達 $V_g - V_{tn} = V_{DD} - 2V_{tn}$。
3. RC 樹與邏輯閘 Elmore Delay 計算	Ch.3, Ch.5	(1) 標出每顆導通電晶體的等效電阻（R/W_n 或 $2R/W_p$）與所有導通節點對 AC GND 的擴散/負載電容；(2) 對每個有電容的節點 i，找出它與輸出端到電源/地的**共用電阻** $R_{i\text{-to-source}}$，累加 $\sum R_{i\text{-to-source}} C_i$；(3) 長導線務必先轉為對稱 π model（兩端各 $C_w/2$，中間 R_w）。
4. 多級邏輯節點 α_i 與晶片總功耗精算	Ch.4	(1) 由輸入機率 $P = 0.5$ 依邏輯閘公式（AND: $P_A P_B$, NAND: $1 - P_A P_B$, NOR: $\bar{P}_A \bar{P}_B$）逐級算出各節點 P_i，再代 $\alpha_i = P_i(1 - P_i)$；(2) 算靜態漏電時，務必先算出 Normal-V_t 與 High-V_t 的總寬度（μm），**最後乘完單位漏電流後一定要除以 2（50% OFF / 50% ON）**！
5. 循序電路最高頻率與 Hold Time 檢驗	Ch.7	(1) 找最小允許週期 $T_{c,\min}$：FF 代 $T_c \geq t_{pd} + t_{pcq} + t_{\text{setup}} + t_{\text{skew}}$，2-Phase Latch 代 $T_c \geq t_{pd1} + t_{pd2} + 2t_{pdq}$；(2) 檢查 Hold time 是否違規：比較 t_{cd} 與 $t_{\text{hold}} - t_{ccq} + t_{\text{skew}}$（Latch 還可減去 $t_{\text{nonoverlap}}$）。記住：Hold time 違規無法靠增加 T_c 修正！

表 10: 五大必考計算與設計題型之標準解題 SOP 總表