

Instituto Tecnológico de Costa Rica

Escuela de Ingeniería en Computadores

CE1107 — Fundamentos de Arquitectura de Computadores

Bitácora del Taller

Estudiantes:

Josue A. Pérez

Alexander Angulo

Profesor: Luis Chavarría Zamora

Fecha de entrega:

Dia 14 de septiembre:

Se realizó el diseño del circuito del taller, lo que se hizo fue implementar las contraseñas de abierto y cerrado con compuertas AND y compuertas NOT, de estas compuertas salen las salidas A (abierto) y C (cerrado), la salida E (Error) se obtiene con una compuerta NOR usando de entrada A y C, para el decodificador de 7 segmentos se analizó la tabla de verdad y se concluyó que los output (a, b, c, d, e, f, g) son los siguientes utilizando el HDL SystemVerilog: $HEX0 = \{1'b1, A, A, (C|(\sim A)), 1'b1, 1'b1, (A|(\sim C))\}$; se llegó a esta conclusión analizando la tabla de verdad y dándose cuenta de que las posiciones “a, e, f” siempre van a estar encendidas sin importar los inputs, además, las posiciones “b, c” solo son utilizadas por el input A y las posiciones “d, g” fueron simplificadas a las expresiones “ $(C|(\sim A))$,” “ $(A|(\sim C))$ ” respectivamente con el fin de no incluir la entrada E en el decodificador, para el decodificador de compuerta se decidió por utilizar solo dos outputs, uno que signifique abierto y otro cerrado, donde los outputs tienen el mismo nombre que su significado, esto se realizó con dos compuertas AND y 4 compuertas NOT.




Figura 1. Diagrama final del circuito para el taller del curso





Figura 2. Cálculos para el circuito del taller del curso




Figura 3. Continuación de la figura anterior

Dia 20 de septiembre de 2026:

Se realizo la tabla de verdad y los mapas de Karnaugh para el decodificador de la entrada de las fotorresistencias, además se realizo un diagrama de bloques que incluye lo anteriormente trabajado en el taller y se añadió también la parte del motor utilizando transistores de potencia que incluyen diodos de seguridad.

A	B	C	D	E	a	b	c
0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	1
0	0	0	1	0	0	0	1
0	0	0	1	1	0	1	0
0	0	1	0	0	0	0	1
0	0	1	0	1	0	1	0
0	0	1	1	0	1	1	0
0	0	1	1	1	0	1	1
0	1	0	0	0	0	0	1
0	1	0	0	1	0	1	0
0	1	0	1	0	0	1	0
0	1	0	1	1	0	1	1
0	1	1	0	0	0	1	0
0	1	1	0	1	0	1	1
0	1	1	1	0	0	1	1
0	1	1	1	1	0	0	0
1	0	0	0	0	0	0	1
1	0	0	0	1	0	1	0
1	0	0	1	0	0	1	0
1	0	0	1	1	0	1	1
1	0	1	0	0	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	0	0	1	1
1	0	1	1	1	0	0	0
1	1	0	0	0	0	1	0
1	1	0	0	1	0	1	1
1	1	0	1	0	0	1	1
1	1	0	1	1	0	0	0
1	1	1	0	0	0	1	1
1	1	1	0	1	1	0	0
1	1	1	1	0	1	0	0
1	1	1	1	1	1	0	1

AB \ CDE	000	001	010	011	100	101	110	111	101	100
00	0	0	1	0	0	0	0	0	0	0
01	0	0	0	0	0	1	0	0	0	0
11	0	0	1	0	1	1	1	1	0	0
10	0	0	0	0	0	1	0	0	0	0

$$a = \bar{A}\bar{B}\bar{C}DE + A\bar{B}\bar{C}DE + B\bar{C}DE + AB\bar{C}DE + ABCE + A\bar{B}CD$$

Figura 4. Tabla de verdad y mapa de Karnaugh para la salida a






Figura 5. Mapas de Karnaugh para las salidas b y c, y diagramas de bloque para el circuito completo

