

Sistema de cerrojo con contraseña en base 5 mediante lógica combinacional

Josué Adrián Pérez Pérez, Alexander Mauricio Angulo Serrano

email: j.perez.1@estudiantec.cr

email: a.angulo.1@estudiantec.cr

Escuela de Ingeniería en Computadores

Instituto Tecnológico de Costa Rica

Resumen—This paper presents the design and implementation of a password-based door lock built entirely with CMOS logic integrated circuits, the primary purpose of this project is to develop a reliable access control system utilizing a base-5, three-digit password, inputted through physical sensors, the system architecture encompasses a serial-to-parallel shift register for sequential input storage, combinational decoders to evaluate the password validity (generating open, close, or error flags), a 7-segment display driver for user feedback, and an optocoupled H-bridge to drive a DC motor safely, during the physical testing phase, the purely combinational stages—such as the password decoding and visual output—operated successfully, however, the sequential data loading stage encountered synchronization issues due to mechanical bouncing and electrical noise in the breadboard environment, which caused spurious clock edges despite the implementation of an RC Schmitt trigger debouncer, consequently, the final physical implementation successfully demonstrates the robustness of the isolated combinational logic blocks, while highlighting the critical need for strict timing control and signal conditioning in sequential digital systems.

Index Terms—Combinational circuits, logic gates, decoders, electrical decoupling, shift register

I. INTRODUCCIÓN

Los sistemas de control de acceso son una de las aplicaciones más comunes de la electrónica digital, en la mayoría de los productos comerciales esta función la cumple un microcontrolador, sin embargo, implementarla únicamente con lógica combinacional permite observar de forma directa cómo una especificación funcional se traduce en una tabla de verdad, se simplifica en ecuaciones booleanas y se materializa en compuertas lógicas [2], este mismo proceso es la base del diseño de bloques más complejos, como los decodificadores presentes en la unidad de control de un procesador.

En este trabajo se diseña e implementa un cerrojo de puerta controlado por una contraseña de tres dígitos en base 5, en la que cada dígito se ingresa indicando entre cero y cuatro dedos sobre un conjunto de sensores, un serializador, único elemento secuencial del sistema, almacena los dígitos ingresados, y un conjunto de decodificadores combinacionales determina si el código corresponde a la contraseña de apertura, a la de cierre o a un código inválido, el estado resultante se muestra en un visualizador de 7 segmentos, la salida lógica acciona un motor DC por medio de una etapa de desacople con componentes discretos y una fuente de alimentación independiente, el diseño se restringe a circuitos integrados de compuertas de la familia CMOS, operando bajo la disciplina estática de 0 a 5 V.

El resto del documento se organiza de la siguiente manera: la Sección II describe el diseño desarrollado para cada etapa del sistema, la Sección III presenta los resultados de simulación y de la implementación física, finalmente, las Secciones IV y V exponen las conclusiones y recomendaciones del trabajo.

II. DISEÑO DESARROLLADO

II-A. Arquitectura general

El sistema se compone de las etapas mostradas en la Figura 1, primero ingresan los 5 bits de las fotorresistencias al decodificador de entrada, posteriormente, se generan 3 bits que entran en paralelo al serializador, desde el serializador, estos 3 bits se dirigen a un registro de corrimiento, este proceso se repite hasta que se cargan los 9 bits correspondientes a los 3 dígitos en base 5, una vez cargados dichos 9 bits, se comparan en el decodificador de la contraseña, del cual se obtienen 3 banderas de salida: A, C y E, que corresponden a Abierto, Cerrado y Error, respectivamente, luego, el decodificador del visualizador de 7 segmentos procesa estas salidas y las convierte en los estados correspondientes, el decodificador de control de la puerta también toma estas 3 banderas y las transforma en dos señales finales (Abierto y Cerrado), las cuales deciden la dirección de giro del motor DC mediante un puente H.




Figura 1. Diagrama de bloques del sistema de cerrojo con contraseña.

II-B. Codificación de la entrada y contraseña

Cada dígito de la contraseña corresponde a una cantidad de dedos entre 0 y 5, para el decodificador, se estableció que solo existe una forma válida para indicar los dígitos, las contraseñas elegidas y embebidas directamente en el diseño del circuito

fueron A: 310 y C: 421, cualquier otra combinación activa inmediatamente la bandera de error (E).

II-C. Serializador

Para el serializador se utilizó el registro de corrimiento 74HC165 [4], el cual recibe entradas en paralelo y las transmite en serie sincronizadas por una señal de reloj, para la generación de este reloj, se implementó un pulsador en paralelo con un capacitor y una resistencia de pull-up, conectados a un disparador Schmitt (Schmitt trigger), con el fin de amortiguar el rebote mecánico del botón (circuito antirrebote), esta señal se conectó a VCC para que actúe como reloj tanto para el serializador como para el deserializador, las entradas del serializador son los 3 bits que provienen del decodificador, y la salida del deserializador consta de 9 bits, que representan los 3 dígitos colocados en las fotorresistencias.




Figura 2. Circuito debouncer para el reloj de los registros de corrimiento.

II-D. Decodificadores de abrir y cerrar puerta

Para el decodificador de estado de la puerta, se evalúan las salidas A, C y E provenientes de la sección de verificación de la contraseña, mediante lógica combinacional, se obtienen dos señales de control que se conectan al puente H de la etapa de potencia, si únicamente se activa la señal A, la puerta se abre, si se activa la señal C, la puerta se cierra, si la bandera E se encuentra en nivel alto, no ocurre ninguna acción mecánica.

$$A = \overline{C} A \overline{E} \quad (1)$$

$$C = \overline{A} C \overline{E} \quad (2)$$

Las ecuaciones mostradas corresponden a la simplificación booleana utilizada para asegurar que las señales de los actuadores sean mutuamente excluyentes.

II-E. Decodificador de anuncios

Para esta sección se tomaron las salidas A, C y E, y con base en la tabla de verdad se definió la configuración de encendido para cada segmento del visualizador de 7 segmentos, la lógica booleana se simplificó al máximo aprovechando los estados "No importa" (Don't care), con el objetivo de reducir la cantidad de compuertas físicas requeridas.

A	C	E	a	b	c	d	e	f	g
0	0	0	x	x	x	x	x	x	x
0	0	1	1	0	0	1	1	1	1
0	1	0	1	0	0	1	1	1	0
0	1	1	x	x	x	x	x	x	x
1	0	0	1	1	1	0	1	1	1
1	0	1	x	x	x	x	x	x	x
1	1	0	x	x	x	x	x	x	x
1	1	1	x	x	x	x	x	x	x

Cuando A y C = 0
 $E = 1$
 $\therefore HEX = 10011111$
 Si A = 1, C = 0 y E = 0
 $HEX = 11101111$
 Si A = 0, C = 1 y E = 0
 $HEX = 10011110$

Figura 3. Tabla de verdad para determinar el estado visual.




Figura 4. Decodificador del display de 7 segmentos simplificado.

II-F. Etapa de desacople y accionador

La principal razón por la que es obligatorio mantener una separación eléctrica entre la lógica combinacional y el actuador es que los motores de corriente continua demandan una cantidad considerable de corriente, esto provoca caídas de tensión bruscas que alteran los niveles lógicos (V_{IH} y V_{IL}) de las compuertas CMOS, generando inestabilidad, para el desacople se emplearon optoacopladores y transistores de potencia con diodos de protección en configuración de puente H, las banderas de abrir y cerrar activan directamente los optoacopladores, los cuales conmutan los transistores pertinentes para determinar el sentido de giro del motor.

II-G. Selección de la familia lógica

Se seleccionó la familia lógica CMOS debido a que el trabajo directo con sus rangos de voltaje de alimentación facilita la comprensión y el ensamble del circuito en la placa de pruebas, no se consideró utilizar compuertas de tecnología TTL, dado que combinar ambas familias lógicas resulta en

incompatibilidades eléctricas provocadas por diferencias en los niveles mínimos y máximos de tensión para estados altos y bajos (V_{OH} , V_{IH} , V_{OL} y V_{IL}), para lograr interconectar ambas familias sin errores, sería estrictamente necesario implementar circuitos integrados adaptadores como los de la serie HCT [3].

II-H. Herramientas de automatización y validación

Se utilizó el lenguaje de descripción de hardware SystemVerilog para sintetizar y modelar el comportamiento del circuito haciendo uso del entorno de desarrollo Quartus Prime, las vistas RTL obtenidas de la síntesis automatizada se contrastaron sistemáticamente con los diagramas de compuertas diseñados de forma analítica mediante mapas de Karnaugh, con el propósito de validar las ecuaciones booleanas propuestas empíricamente.

III. RESULTADOS

Durante la etapa de ensamblaje y pruebas físicas, el sistema demostró un funcionamiento mixto, la lógica puramente combinacional operó de manera óptima, sin embargo, la parte secuencial del circuito presentó fallas críticas de sincronización, específicamente, el registro de corrimiento empleado para la carga serial de la contraseña no logró registrar los datos correctamente debido a inconsistencias severas en la señal de reloj.

Existen diversas causas probables que explican este fallo, la principal es el rebote mecánico (bouncing) del pulsador que, a pesar de contar con un filtro pasivo RC y un disparador Schmitt (Schmitt Trigger), continuó generando múltiples flancos de subida y bajada erráticos, esto sugiere que la constante de tiempo τ calculada para el arreglo resistor-capacitor fue insuficiente frente al desgaste del componente mecánico y a la capacitancia parásita intrínseca de la protoboard, en segundo lugar, se detectó susceptibilidad al ruido electromagnético ocasionado por la considerable longitud del cableado y la ausencia de capacitores de desacople cerámicos cerca de los pines de alimentación de los integrados, estas inductancias parásitas transformaron pequeñas fluctuaciones de corriente en picos de tensión que los circuitos integrados secuenciales interpretaron como pulsos válidos.

Por consiguiente, en la presentación de la implementación final se logró validar satisfactoriamente el funcionamiento de las etapas combinacionales estáticas: el decodificador principal de la contraseña, el decodificador de toma de decisiones de la puerta y el decodificador de anuncios del visualizador de 7 segmentos, la Figura 5 muestra la disposición del cableado y los componentes utilizados durante estas pruebas.

IV. CONCLUSIONES

El desarrollo e implementación física de este proyecto permitió comprobar empíricamente la efectividad del diseño lógico combinacional para la evaluación de estados y toma de decisiones, se demostró que la derivación de ecuaciones booleanas a partir de tablas de verdad y su posterior simplificación resultan fundamentales y suficientes para construir sistemas de seguridad básicos, como la verificación de secuencias binarias para una puerta.




Figura 5. Implementación física del sistema y maqueta de la puerta.

Por otro lado, los obstáculos presentados en la etapa secuencial evidenciaron que el manejo de las señales de reloj (timing) es el aspecto más crítico y vulnerable dentro del diseño de sistemas digitales, la extrema susceptibilidad de los registros de desplazamiento al ruido eléctrico y a los falsos flancos enfatiza la importancia de diseñar etapas de acondicionamiento de señal altamente precisas al interactuar con el entorno analógico o con componentes electromecánicos, finalmente, la implementación de los optoacopladores validó la necesidad ineludible de aislar eléctricamente las etapas lógicas (control) de las etapas de potencia (motores), garantizando la integridad funcional de los circuitos CMOS frente a los transitorios de corriente requeridos por las cargas inductivas.

V. RECOMENDACIONES

Para futuras implementaciones de sistemas lógicos que dependan de interacciones humanas, se recomienda enfáticamente sustituir el circuito antirrebote pasivo (RC y Schmitt Trigger) por un circuito integrado generador de pulsos de estado sólido, el uso de un temporizador como el LM555 configurado en modo monoestable garantizaría la emisión de un pulso de reloj único, limpio y con una duración paramétrica estable, eliminando por completo los errores de lectura secuencial asociados a interruptores mecánicos.

Adicionalmente, desde el punto de vista del ensamblaje, es imprescindible minimizar la longitud del cableado, enrutar las señales de reloj lejos de posibles fuentes de ruido y soldar la lógica a una placa perforada (o PCB) una vez superada la fase de prototipado inicial, también resulta estrictamente necesario colocar capacitores de desacople cerámicos (típicamente de $0,1 \mu\text{F}$) lo más cerca posible de los pines de alimentación de cada circuito integrado secuencial, por último, para sistemas que exigen retroalimentación visual estandarizada, se aconseja integrar decodificadores comerciales de BCD a 7 segmentos, esto reduciría sustancialmente el número de compuertas lógicas discretas, acortando los tiempos de depuración y mitigando los puntos de falla por falsos contactos.

VI. ANEXOS

La documentación detallada del proceso de diseño, incluyendo las tablas de verdad completas, las simplificaciones paso a paso y el registro cronológico del trabajo, se encuentra disponible en la bitácora del proyecto a través del siguiente enlace: https://github.com/JosueAPerez/Proyecto_1_FAC/blob/main/bitacora_funda.pdf.

REFERENCIAS

- [1] D. M. Harris y S. L. Harris, *Digital Design and Computer Architecture*, 2nd ed. San Francisco, CA, USA: Morgan Kaufmann, 2012.
- [2] M. Morris Mano y M. D. Ciletti, *Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog*, 6th ed. Pearson, 2017.
- [3] T. L. Floyd, *Fundamentos de Sistemas Digitales*, 11va ed. Pearson Educación, 2016.
- [4] Texas Instruments, “SN74HC165 8-Bit Parallel-Load Shift Registers,” hoja de datos, 2004. [En línea]. Disponible: <https://www.ti.com/lit/ds/symlink/sn74hc165.pdf>
- [5] Texas Instruments, “CD40106B CMOS Hex Schmitt-Trigger Inverters,” hoja de datos, 2003. [En línea]. Disponible: <https://www.ti.com/lit/ds/symlink/cd40106b.pdf>