

Práctica 3S4: Análisis del rendimiento de las políticas de ubicación de la memoria cache (IV)

5. Práctica 3 Sesión 4

En esta sesión se realizará una revisión de todos los conceptos vistos en las sesiones anteriores.

Descarga el programa "P3S4.s" del aula virtual. Crea un nuevo proyecto en el simulador MipsIt, añade el fichero, compílalo, enlázalo y súbelo al simulador Mips.

```
#include <iregdef.h>
.data 0x00000000
Valor: .word 0
V1:    .word 1, 2, 3, 4, 5, 6
V2:    .word 6, 5, 4, 3, 2, 1

.text
.align 4
.globl start
.ent start
start: li    t1, 0          # Desplazamiento en memoria del vector
      li    t2, 0          # Contador de elementos del vector
bucle: lw    t3, V1(t1)     # t3 <- V1[i]
      lw    t4, V2(t1)     # t4 <- V2[i]
      lw    t5, Valor       # t5 <- Valor
      add   t5, t5, t3      # t5 <- t5 + t3
      add   t5, t5, t4      # t5 <- t5 + t4
      sw    t5, Valor       # Valor <- t5
      addi  t1, t1, 4       # Incremento del desplazamiento en memoria
      addi  t2, t2, 1       # Incremento del contador del vector
      bne   t2, 6, bucle    # Repetir mientras el contador del vector < 6
      j     _exit          # Fin del programa
.end start
```

5.1. Estudia el programa en indica el total de accesos a memoria que se realizan, indica el resultado en función de las iteraciones que hace el bucle.

5.2. Configura la cache de datos en el simulador Mips para que sea n-asociativa con 2 conjuntos con los siguientes parámetros: Size=16 , Block size=4 y política de reemplazo LRU.

¿Cuántas vías tiene la cache n-asociativa definida en el punto anterior?

5.3. Para la cache configurada en el punto anterior busca en memoria (RAM) la posición que ocupa el elemento V2[3] (el primer elemento es V2[0]), que contiene el valor 3 (recuerda poner direcciones físicas).

5.4. A partir de la configuración de la cache y a partir de la dirección de memoria de V2[3], indica:
 El bloque de memoria que contiene dicha palabra de memoria:
 La etiqueta que tendrá el bloque cuando esté en cache: Etiqueta:
 El conjunto en que se ubicará el bloque de memoria:

5.5. Completa la tabla con los bloques de memoria que se usan en el programa.

Variables	Bloque de memoria (HEX)	Bloque de memoria (decimal)	Conjunto de cache (decimal)
Valor +V1[0-2]			
V1[3-5]+V2[0]			
V2[1-4]			
V2[5]			

Tabla 1: Tabla a completar a partir de las direcciones de memoria obtenidas en el simulador y para una cache de datos con Size=16 , Block size=4, Blocks in sets=2.

5.6. Indica el número mínimo (óptimo) de fallos de cache que se producirán al ejecutar el programa de acuerdo a la configuración de la cache.

5.7. Sin usar el simulador y indica cuántos aciertos y fallos se producirán al ejecutar el programa con la configuración de la cache definida anteriormente. Justifica la respuesta y usa el simulador para comprobarlo.

Acceso	Var	Bloque	Cjto/Vía	A/F	Acceso	Var	Bloque	Cjto/Vía	A/F
1	V1[0]				13	V1[3]			
2	V2[0]				14	V2[3]			
3	Valor				15	Valor			
4	Valor				16	Valor			
5	V1[1]				17	V1[4]			
6	V2[1]				18	V2[4]			
7	Valor				19	Valor			
8	Valor				10	Valor			
9	V1[2]				21	V1[5]			
10	V2[2]				22	V2[5]			
11	Valor				23	Valor			
12	Valor				24	Valor			

5.8. Sin usar el simulador indica cuántos reemplazos se producirán al ejecutar el programa con la configuración de la cache definida anteriormente. Indica en qué iteración y en el acceso a que variable se produce cada reemplazo. Justifica la respuesta y usa el simulador para comprobarlo.

5.9. Sin usar el simulador, cuantos aciertos y fallos se producirán en una cache totalmente asociativa con las siguientes características: Size=16 , Block size=4. Compruébalo luego con el simulador.

5.10. Configura la cache para que la política de ubicación sea por correspondencia directa Size=16 , Block size=4, Blocks in sets=_____ y rellena las siguientes tablas

Variables	Bloque de memoria (HEX)	Bloque de memoria (decimal)	Etiqueta (HEX)	Bloque de cache (decimal)
Valor +V1[0-2]				
V1[3-5]+V2[0]				
V2[1-4]				
V2[5]				

Tabla 2: Tabla a completar a partir de las direcciones de memoria obtenidas en el simulador y para una cache de datos con Size=16 , Block size=4 con política de ubicación por correspondencia directa.

Acceso	Var	Bloque	Línea	A/F	Acceso	Var	Bloque	Línea	A/F
1	V1[0]				13	V1[3]			
2	V2[0]				14	V2[3]			
3	Valor				15	Valor			
4	Valor				16	Valor			
5	V1[1]				17	V1[4]			
6	V2[1]				18	V2[4]			
7	Valor				19	Valor			
8	Valor				10	Valor			
9	V1[2]				21	V1[5]			
10	V2[2]				22	V2[5]			
11	Valor				23	Valor			
12	Valor				24	Valor			