Elektronikpraktikum – Versuch 7: Logische Schaltungen

Jonas Wortmann*1 and Angelo V. Brade†1

 $^1{\rm Rheinische}$ Friedrich-Wilhelms-Universität Bonn

17. September 2024

^{*}s02jwort@uni-bonn.de †s72abrad@uni-bonn.de

Inhaltsverzeichnis

| 1 | Einleitung | 1 |
|---|---|---|
| 2 | Theorie 2.1 Boolische Algebra und Schaltfunktionen | 1 |
| 3 | Voraufgaben | 2 |
| 4 | Auswertung 4.1 Inverter 4.2 NAND-Gatter 4.3 XOR | 5 |
| 5 | Fazit | 6 |

2 THEORIE 1

1 Einleitung

Dieser Versuch ist die Einführung in die boolische Elektrotechnik, wobei wir boolische Algebra nutzen, um logische Operationen zu konstruieren und z.B. Flip-Flops bauen, mit denen wir ein Shreiberegister und Zähler bauen. Dabei basiert alles darauf, dass hohe Spannungen einer logischen 1 zugeordnet werden und niedrige Spannungen einer logischen 0 zugeordnet werden. Von hier aus wird die grundlegende Informatik praktisch aufgebaut.

2 Theorie

2.1 Boolische Algebra und Schaltfunktionen

Bei digitalen Schalftelementen gibt es im allgmeinen mehrere Eingänge und einen Ausgang, wobei alle Signal als 0 oder 1 interpretiert werden. Das Verhalten lässt sich mit Schaltfunktionen beschreiben, die von der Menge der Eingangsvariablen auf die Menge der Ausgangsvariable abbildet. Um diese Funktionen darzustellen werden Funktionstafeln verwendet, die alle Kombinationen an Eingängen, sowie die zugeordneten Ausgang angeben.

Für eine Eingangsvariable sind die folgenden operationen möglich:

| Identität | p(x) = x |
|--------------------------|------------------|
| Komplement oder Negation | $p(x) = \bar{x}$ |
| sowie konstant 1 | p(x) = 0 |
| und konstant 0 | p(x) = 1 |

Für Funktionen mit zwei Eingansvariablen, sog. elementare Funktionen, sind diese möglich:

| x_1 | x_2 | Konjunktion UND | Disjunktion ODER |
|-------|-------|--------------------|---------------------|
| | | $x_1 \cdot x_2$ | $x_1 + x_2$ |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 |

Tabelle 1: Elementare Funktionen

Nun lässt sich jede boolesche Funktion F als Summe von Mintermen, die sog. disjunktive Normalform, oder als Produkt von Maxtermen, die sog. konjunktive Normalform, ausdrücken. Hierbei ist eine Minterm m eine boolesches Produkt aus jeder Eingangsvariable oder ihrem Kompliment, wobei diese jeweils nur einmal auftreten. Genauso ist ein Maxterm M eine boolesche Summer aus jeder

Eingangsvariable oder ihrem Kompliment, wobei diese jeweils nur einmal auftreten. Hier sind gebräuchliche Schalftunktionen dargestellt:

| | | Bezeichn | ung |
|--------|-----------------------|--------------|----------|
| Symbol | BOOLEsche Funktion | deutsch | englisch |
| A Y | $a \cdot b$ | UND | AND |
| A Y | a + b | ODER | OR |
| A B | $\overline{a\cdot b}$ | NICHT - UND | NAND |
| A Y | $\overline{a+b}$ | NICHT - ODER | NOR |
| A Y | \overline{a} | INVERTER | NOT |

Abbildung 1: Gebräuchliche Schaltfunktionen

2.2 Flip-Flops

Die einfachste möglichkeit ein Signal zu speicher, ist mithilfe eines Flip-Flops.




Abbildung 2: Flip-Flop

Ist a = b = 1, so ist das signal gespeichert und es lässt sich durch belegen mit einer 0 löschen. Hierbei ist dann $Q_2 = \overline{Q_1}$ gespeichert.

2.3 Schrieberegister und Zähler

Nun kann man mithilfe von FFs eine Schreiberegister bauen, dass mit jedem Takt den Inhalt des i-ten FFs in das (i+1)-te FF schreibt. Neben dem gibt es dann noch den Dualzähler. Er erzeugt in ansteigender Reinfolge mit jedem Takt Dualzahlen.

2.4 Aufbau von elektronischen Logikschaltungen

Um nun Logikschaltungen zu konstruieren, wird eine Minimalspannung, ab der das Signal als 1 interpretiert wird, und eine Maximalspannung, unter der das Signal als 0 interpretiert wird, definiert. Diese Schwellspannungen lassen sich in Übertragungskennlinien darstellen, hier in Abb. 3.

3 VORAUFGABEN 2




Abbildung 3: Übertragungskennlinie eines Inverters




Abbildung 4: Schaltung eines Inverters

Z.B ein Inverter kann nun mit Transistoren realisiert werden. Hier in Abb. 4 dargestellt. Diese Schaltung kann mit z.B. Dioden erweitert werden, um mehr Eingänge zu erhalten. Dies wird allerding heutzutage nicht mehr mit Diodon, sondern direkt mit Transistoren gemacht, da diese deutlich kleiner hergestellt werden können. So kann auch ein CMOS-Gatter realisiert werden, welches allein aus Transistoren besteht und somit extrem klein gebaut werden kann. Dies ist hier in Abb. 5 dargestellt.




Abbildung 5: Schaltung eines CMOS-Gatter

3 Voraufgaben

\mathbf{A}

Wenn man n Eingangsvariablen hat, gibt es ohne Redundanzen 2^{2n} Schaltfunktionen.

В

Es werden folgende Ausdrücke mit einer Funktionstafel überprüft.

$$a+1=1$$
 $a\cdot 1=a$ $a+\bar{a}=1$ $a+0=a$ $a\cdot \bar{a}=0$

Man erkennt in Tab. 2, dass alle Ausrücke korrekt sind.

| Funktion f | a | \bar{a} | $f(a, \bar{a})$ |
|-------------------|---|-----------|-----------------|
| a+1 | 0 | 1 0 | 1 |
| | 1 | 0 | 1 |
| a+0 | 0 | 1 0 | 0 |
| | 1 | 0 | 1 |
| $a \cdot 1$ | 0 | 1 0 | 0 |
| | 1 | 0 | 1 |
| $a \cdot 0$ | 0 | 1 0 | 0 |
| | 1 | 0 | 0 |
| $a + \bar{a}$ | 0 | 1 | 1 |
| | 1 | 0 | 1 |
| $a \cdot \bar{a}$ | 0 | 1 | 0 |
| | 1 | 0 | 0 |

Tabelle 2: Funktionstafel

\mathbf{C}

Nun wird das Distributivgesetz und das Gesetz von De-Morgan mithilfe von Funktionstafeln bestätigt. Diese sind in Tab. 3 und 4 dargestellt.

| a | b | c | a+b | $(a+b)\cdot c$ | $a \cdot c$ | $b \cdot c$ | $a \cdot c + b \cdot c$ |
|---|---|---|-----|----------------|-------------|-------------|-------------------------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

Tabelle 3: Funktionstafel für das Distributivgesetz

3 VORAUFGABEN 3

| a | b | \bar{a} | \bar{b} | $a \cdot b$ | $\overline{a \cdot b}$ | $\bar{a} + \bar{b}$ | a+b | $\bar{a+b}$ | $\overline{a} \cdot \overline{b}$ |
|---|---|-----------|-----------|-------------|------------------------|---------------------|-----|-------------|-----------------------------------|
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |

Tabelle 4: Funktionstafel für das DeMorgan-Gesetz

|--|

Abbildung 6: 4-Bit Schreiberegister

 \mathbf{D}

$$f(a,b) = (a+b) \cdot (\overline{a \cdot b}) \qquad = \qquad (1)$$

Der ausruck folgt der Tabelle, allerdings beschriebt $\overline{(a \cdot b)}$ nicht die Tabelle.

\mathbf{E}

Da wir für jede Variable entweder die normale Form oder die negierte Form und somit zwei Zustände haben, und wir jede Kombination durchgehen wollen, kann man binär hochzählen, wobei dann 0 für normal und 1 für negiert steht.

| | T |
|-------------|--|
| Binäre Zahl | entsprechender Minterm |
| 000 | $a \cdot b \cdot c$ |
| 001 | $a \cdot b \cdot \overline{c}$ |
| 010 | $a\cdot \overline{b}\cdot c$ |
| 011 | $a\cdot \overline{b}\cdot \overline{c}$ |
| 100 | $\overline{a} \cdot b \cdot c$ |
| 101 | $\overline{a} \cdot b \cdot \overline{c}$ |
| 110 | $\overline{a}\cdot\overline{b}\cdot c$ |
| 111 | $\overline{a}\cdot \overline{b}\cdot \overline{c}$ |
| | |

Tabelle 5: Mintermbestimmung mithilfe von binärem Zählen.

\mathbf{F}

Sobald a und b, 1 sind, sind die Ausgänge nicht mehr eindeutig. Für sonnstige Zustände sind die Ausgänge eindeutig.

| a | b | Q_1 | Q_2 |
|---|---|------------|------------|
| 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 0 oder 1 | 0 oder 1 |

Tabelle 6: Funktionstafel von einem Flip Flop

\mathbf{G}

Um einen 4-Bit-Schreibergeister zu konstruieren, müssen vier D-FF hinteinander geschalten werden, welche snychron getrakted werden. Dieser ist in Abb. 6 dargestellt.

\mathbf{H}

Ein paralleles Schreiberegister wird nach Abb. 7 konstruiert.




Abbildung 7: parallel 4-Bit Schreiberegister

Ι

Ein Dualzähler wird nach Abb. 8 konstruiert.




Abbildung 8: 4-Bit Dualzähler

J

Die Funktion der Schaltung entspricht einer NOR-Schaltung. Die beiden Dioden dienen als Eingangssignal, das aktiviert ist, sobald einer der beiden Eingänge aktiv ist. Somit erhälten wir eine OR-Schaltung. Nun ist hinter den Dioden ein Invertierer geschaltet, welcher das Signal invertiert und so die Schaltung zu einer NOR-Schaltung vervollständigt.

Da wir eine Basis-Spannung von ca. 1.8 V haben und über Basis-Emitter $U_{BE}=0.7\,\mathrm{V}$ abfällt können wir mit

$$I_B = \frac{1.8 \,\mathrm{V} - 0.7 \,\mathrm{V}}{1 \,\mathrm{k}\Omega} - \frac{0.7 \,\mathrm{V}}{1 \,\mathrm{k}\Omega} \tag{2}$$

$$= 0.4 \,\mathrm{mA} \tag{3}$$

3 VORAUFGABEN 4

zeigen, dass der Ausgangspegel korrekt ist.

\mathbf{K}

Werden die Dioden umgepolt und ein Spannungsteiler über die 5 V mit $2.2\,\mathrm{k}\Omega$ realisiert, so erhalten wir die in Abb. 9 dargestellte Schaltung. Wir erhalten so mit

$$U_{in} = 5 \,\mathrm{V} \frac{2 \cdot 1 \,\mathrm{k}\Omega}{2.2 \,\mathrm{k}\Omega + 2 \cdot 1 \,\mathrm{k}\Omega}$$

 $\approx 2.38 \,\mathrm{V}.$

Durch die Eigenschaft der Sperrichtung der Dioden sehen wir, dass es sich hier um ein NAND-Gate handelt. Nun muss allerdings beachtet werden, dass durch den Spannungsteiler eine Spannung von $U_E = U_{ELmax}$ nicht mehr ausreicht, um ein H-Signal auszugeben.




Abbildung 9: NAND-Gate

\mathbf{L}

Beim CMOS-Inverter fließt bei geringer anliegender Spannung Strom, sodass beim Ausgang Spannung anliegt. Bei hoher Spanung fließt kein Strom, sodass keine Ausgangsspannung anliegt.

\mathbf{M}

Die Zeichnung realisiert ein NAND-Gatter. Es ist immer logisch 1, außer beide Eingänge sind logisch 1.

\mathbf{N}

Ein Übetrag eines Halbaddierer ist ein XOR und die Summe eine AND.

O

Die Funktionstafel eines Volladierers mit vorherigem Bit ist in Abb. 7 zu sehen.

| a | b | S | Ü | $\ddot{\mathrm{U}}_{i-1}$ |
|---|---|---|---|---------------------------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |

Tabelle 7: Funktionstafel eines Volladierers mit vorheriegem Bit

P

In Abb. 10 ist ein Volladdierer dargestellt.




Abbildung 10: Volladdierer aus zwei Halbaddierern.

\mathbf{Q}

In Abb. 11 ist ein serielles Addierwerk dargestellt.

4 AUSWERTUNG 5




Abbildung 11: Serielles Addierwerk

4 Auswertung

4.1 Inverter

Zuerst wird ein Inverter nach Abb. 4 aufgebaut. Um nun dessen Kennlinien zu zeigen, wird ein 60 Hz Rampensignal mit $5\,\mathrm{V_{PP}}$ und $2.5\,\mathrm{V}$ Offset eingestellt. Das resultierende Oszillogramm wird in Abb. 12 gezeigt.




Abbildung 12: Kennlinie des Inverters

4.2 NAND-Gatter

Es wird ein NAND-Gatter nach 9 gebaut. Dazu wird ein Eingang konstant 0 gehalten und die entsprechende Abb. 13 aufgenommen. Hier wurde der zweiter Eingang mit einer Rampe (gelb), wie zuvor, besteuert. Nun wird der Eingang konsant 1 gehalten und die Abb. 14 aufgenommen.




Abbildung 13: Eingang 1: konstant 0; Eingang 2: Rampen-Signal




Abbildung 14: Eingang 1: konstant 1; Eingang 2: Rampen-Signal

Es ist direkt zu erkennen, dass das Signal die folgende Funktiontafel erfüllt.

| a | b | Q |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Es schein alles Funktionert zu haben, da alles stimmt.

5 FAZIT 6

4.3 XOR

Nun wird ein XOR-Gatter nur mit NAND-Gatter gebaut. Dies wird nach dem Schaltplan in Abb. 15 realisiert.




Abbildung 15: XOR-Gatter mit NAND-Gattern

Nach testen erhalten wir folgende Funktionstafel.

| a | b | Q |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Es schein alles funktioniert zu haben, da die Funktiontafel stimmt.

5 Fazit