Charakteristika, vznik a rozdělení PLD

- Je to obvod, který pracuje s digitalními signály pomocí tranzistorů a hradel.
- Tranzistor spínač - MOSFET
 - N-MOS otevře se když má na vstupu 1 pustí proud k zemi
- P-MOS otevře se když má na vstupu 0 pusí proud k napájení
- díky kombinací několika tranzistorů vznika hradlo - Hradlo - provádí jednoduché operace
- NOT negace opačná hosnota
- AND všechny vstupy 1 aby byl výstup 1 - OR - alespoň jeden vstup 1 aby byl výstup 1
- NAND všechny vstupy 1 aby byl výstup 0
- NOR žádný vstup 1 aby byl výstup 1
- XOR vstupy musí být různé aby byl výstup 1
- · Nemají předem danou funkci to jim dává programátor. Mají vstupní část a signál prochází propojenými hradly
- tím tvoří nějakou funkci s nějakým výstupem - existuje zpětná vazba - to je že vstup závisí na předešlém výstupu

· Nekompilujeme, ale syntetizujme - vytvoříme si svůj vlastní obvod

- Vznik
- Nahrazují kombinační a sekvenční obvody
- kombinační výstup závisí jen na aktuálních vstupech - sekvenční - výstup závisí na vstupech a předchozím stavu (má paměť)
- Abychom prostě nemuseli stávět obvod pro naší potřebu hradla, registry, čitače - tak se postavilo PLD který si naprogramuješ a nemusíš si stávět svůj vyjímečný

- Rozdělení PROM (Programmable Read-Only Memory)
- nejjednodušší PLD - možnost naprogramovat jen jednou - potom se jenom čte
- programuje se vypálením některých pojistek SPLD (Simple PLD)
- čip spíš pro kombinační logiku - po vypnutí a zapnutí najede to co tam bylo nahráno
- prostě několik hradel spojených dekodéry, multiplexéry, řadiče - PAL, PLA, GAL
- · CPLD (Complex PLD)
- přišly makrobuňky začaly stavové automaty více SPLD propojených - řadiče, konfigurace chipsetu, klávesnice
- už pro více složitější operace
- uchovává jak má být obvod zapojen EEPROM
- progamování HDL jazykem (Hard Descriptional Language) syntetizace
- FPGA (Field Programmable Gate Array) nejvýkonnější typ PLD
- tisíce až miliony logických obvodů možnost libovolného naprogramování
- Jsou už logické bloky namísto makrobuňek
- napamatují si konfiguraci musí se jí znova nahrát z pomocné paměti
- tváří se to jako procesor
- progamování HDL jazykem (Hard Descriptional Language) syntetizace

Výrobci

- Xilinx, Lattice, Intel

Programovací jazyky

- HDL, VHDL, Verilog

Popis dílčích PLD obvodů

PAL - Programmable Array Logic

- součást SPLD - můžeme programovat pouze pole ANDů
- ORy jsou dané natvrdo
- kde jsou křížky tam ro je rozpojené tranzistory programování pomocí pojistek - vypálení - jednorázově

PLA - Programmable Logic Array součást SPLD

- jsou programovatelné jak ANDy tak ORy - kde jsou křížky tam ro je rozpojené - tranzistory
- programování pomocí pojistek vypálení jednorázově

- pro uložení předchozího stavu - může ovlivnit vstupy


- stává se z toho sekvenční obvod místo kombinačního

- skládá se z D-klopných obvodů - jednobitová paměť - registr



CPLD - Complex PLD

- více PAL propojených maticí - složitější SPLD - více makrobuňek



FPGA - Field Programmable Gate Array

- obsahuje tisíce až miliony logických bloků místo makrobuňek bloky komunikují se sebou nezávislé - nezpomaluje to celý běh
- každý blok se stará o sebe komunikují přes nějakou centrální sběrnici
- ke každému IOB je přiřazen pin abychom s nim mohli pracovat
- Jako na STM32 nejsložitější
- musíme mít externí paměť nepamatuje si stav po restartu - tváří se jako procesor - jsou tam speciální obvody jako PLL - násobení frekvence
- ** | DB ** | LB ** | L

PLD a NPLD

- Charakteristika, vznik a rozdělení PLD Popis dílčích PLD obvodů
- PLA, PAL, GAL, CPLD, FPGA
- Makrobunka vs. logický blok
- Vývojové prostředí WebPack PLD kompilátor
- Charakteristika NPLD
- Popis a využití vybraných obvodů
 - o 74164, 74166, 74595, 74573, 74244, 74245, 74688, 74193

Makrobuňka vs Logický blok

- Makrobuňka OLMS (Output Logic Macro Cell)
- základní části je D-klopný obvod a pomocná hradla pro sekvenční automaty a pamatování předchozího stavu - kombinační
- u CPLD - složení více makrobuňek dohromady tvoří Logický blok

Logický blok

- více makrobuňek propojených společně
- dovoluje se libovolně propojit mezi bloky plně programovatelný
- u FPGA potřebuje paměť, nepamatuje si předchozí stav po restartu
- využití pro vlastní čipy, procesory


- Integrovaný obvod, který má pevně danou funkci. použití

∗] CLK


NPLD - Non Programmable Logical Device


- posuvné registry - zachytné registry
- posilovače sběrnice
- komparátory
- čítače


4164		
8bit posuvný registr	A 1 1	14 V
seriové -> paralelní	В П2	13 7 0
2 vstupy - A, B CLR - pro vymazaní	Q _A Π^3	12 7 0
- aktivní v 0	Q _B [] ⁴	'164 □ Q _F
CLK - pro posun o 1bit - minimálně 8 clk, aby se registr naplnil	Q _C [] ₅	10 Q _F
pužití	Q _D [I ₀	ال ال



- vysílací jednotka - pro připojení na paralelní vstup GND







74688

- 2x 8bit Komparátor

- E - aktivate v 0

vyhnout se u maturity


hradla shora

- NOR

signýly


- NAND

- 8bit posuvný registr paralelní -> seriovou - opak '164 - SH a LD ¹⁵ SH/Ū - Shift - posun | Load - nahrání - aktivní v 0 - v 1 posouváme - vznikají nové bity - v 0 nahráváme - načtení dat z paralelních vstupů SER - Seriová informace - nový bit, který se načte při posunu - SH=1 CLK INH []€ - je tam pro připojení více těch obvodů za sebou CLK 🛚 7 - SER je tam pro možnost rozšíření GND 🗗 8 ⁹☐ CLR CLK - clock - CLK INH - poddržení, zastavení clocku - CLR - vymazaní toho co je v obvodech





74244



93	в[1	16 V _{CC}
it obousměrný čítač - nahoru a dolů	Q_B [2	15 A
od 0 do 15 nožňuje kaskádování	Q_A [3	14 CLR
připojení více čítačů za sebou	DOWN [⁴ '193	13 BO
2 čítače - možnost počítat do 255	UP [193	12 CO
stupy	Q_C [6	11 LOAI
nály CLR - reset	Q_D [7	10 C
LOAD - nahrání hodnotv - aktivní v 0	GND [8	9 D

- CO - Carry Out - přetečení - 1111 -> 0000

možnost omezení počítání - reset u 9 třeba

- DOWN - odečte při LOAD v 0

- UP - přičte při LOAD v 0

složen z 4 JK klopných obvodů

- BO - Borrow Out - přetečení naopak - 0000 -> 1111