H 老 (A卷

研 李 计算机组织与结构 考试学期 09-10-3 计算机 考试形式 闭卷 考试时间长度 120分

一、选择题(每小题2分,共26分)

1、冯•诺依曼模型计算机中,程序执行过程实际上是循环的指令执行过程, 今地址用作循环变量,通常存放在(/1)寄存器中。

C. MAR D. MDR

2、下列(8)方法有利于提高计算机中数据传送与数据处理的并行性。 多总线互连 B. 以存储器为中心 C. 多种存储器共存

3、下列接收的奇偶校验码中,若只有一个有奇数个错误,则它是())。 A. 11001011 B. 11010110

人)若浮点数尾数(纯小数)用补码表示,则下列()为非格式化尾数。 D. 11000101

C. 11000001

A. 0.100111 B. 1.011000 C. 1. 101100

运算器的核心是 ALU, 为支持关系运算, 常在状态寄存器中设置 Z/C/S 位 这些状态位应在)时改变其值

A. 逻辑运算时 算术运算时 C. 传送操作时

6, 为提高主存的性能/价格,现代计算机中内存条常由(A. SRAM В. Cache C. EDO SDRAM ()) 芯片组成 J. SDRAM

7、虚拟存储器中, 快表(TLB)通常存放在(C. 辅存 △→。

学号

堆栈寻址方式中,假设 SP 为主存堆栈栈顶指示器,若入栈操作的动作顺序 是 SP-(SP)+1、[(SP)]-(R0),则出栈操作的动作顺序应是()。 A. R0+[(SP)], SP+(SP)+1 $SP \leftarrow (SP) + 1$, $R0 \leftarrow [(SP)]$ B. R0+[(SP)], SP+(SP)-1 D. SP-(SP)-1, RO-[(SP)]

> 9、微程序控制器中, 功能相当 微指令周期实现的功能与硬布线控制器中(

A. 机器周期 节拍周期

节拍脉冲

10、下列集中式总线仲裁方式中,(/))方式可支持隐藏式仲裁 A. 串行菊花链 B. 计数器定时查询 C. 独立请求

14个总线时钟周期,则总线带宽为(|) 某 32 位数据宽度、总线时钟频率为 100MHz 的总线中, 若一次总线传输需) 。 1x Wool

A. 400Mb/s B. 400MB/s C. 100Mb/s D. 100MB/s

12、以存储器为中心的工作方式是提高计算机系统性能的重要手段之一,下列

1/0方式中, (()可实现以存储器为中心的工作方式。

A. 中断方式

8

程序查询方式

C. DMA 方式

13, 程序中断方式中,两次数据传送的最小间隔为一个(/)。

10111 000 000

A. 指令周期 B. 存取周期 C. 总线周期

2、7位定点表示中,用补码形式表示的有符号整数范围是2 至2-%

3、层次结构存储系统可满足用户大容量、高速度、低价格要求的原因是程序呈现出,经序层多小性扩强率,Cache-主存-辅存层次结构中,Cache 主要解

化公式中参数一人心的性能。 表示,RISC侧重强化公式中参数CPI的性能(使该值较小),而CISC则侧重强

000

6、为提高计算机系统的可扩展性,现代计算机大多采用 <u>多数</u> 互连方式,为实现 CPU 的 1/0 操作标准化,通常使用 中转 CPU 不同 1/0 设备的名种操作,而当前 1/0 操作的目标通过 表明。

1、若6位定点纯小数[X]_{*}=1.01011, [Y]_{**}=0.11001, 请用原码一位乘法规则计算[X×Y]_{**}。 = |、0000||00||

2、某主存-Cache 层次结构中,主存容量 1MB、按字节编址,Cache 容量 64KB、块大小为 32B, 采用 4 路组相联映像方式。① 画出主存地址及 Cache 地址的组成格式,并标出各部分的长度;②若 CPU 访问的主存地址为 94703H 时,该主存地址可能映像到 Cache 的哪个组中?③若 Cache 采用 LRU 替换算法,则目录表最少需增加多少容量来存储各个块的计数器值(LRU/位)?~2

3、某16位 CPU 约定主存单元长度为16位,指令系统的指令格式如下图所示,其中 DF=000、010、100 分别表示立即寻址、基址寻址、相对寻址方式,CPU 中只有1个基址寄存器(简写为 RB)和1个变址寄存器(简写为 RI),形式地址 A 用原码表示。

 址 A 用原码表示。
 3
 6

 操作码OP
 寻址方式位DF
 形式地址A

、简答题(每小题 5 分, 共 10 分)

总线周期包含那些操作步骤?简述各步骤的主要操作。

、向量中断响应阶段需完成哪些工作?简述各个工作的主要任务

、 欲用 16K×4bit 的 SRAM 芯片构成 32K×8bit 的存储器,完成下列要求:

- 1) 求 SRAM 芯片及目标存储器的地址引脚(信号线)、数据引脚(信号线)数量;
- 2)目标存储器需由多少片 SRAM 芯片组成? 用图或表格形式说明各 SRAM 芯片空间在目标存储器空间中的位置(地址及数据位范围),若目标存储器的片选信号线为 CS,写出各 SRAM 芯片的片选引脚信号的有效逻辑;
- 3) 画出目标存储器的各信号线与各 SRAM 芯片相应引脚连接的逻辑结构图,注意标出所有相关引脚名数 (共 12 分)

