姓名

锹


效

小小

东南大学考试卷(A卷)


课程名	称 计	算机结构。	与逻辑设计	计 考	试学期	2016-17 第二学期	2	得分	
适用专	业 1	言息工程	考 ì	武形 式	į	引卷	考试F 考试F	—— 村间长度	120 分钟
题目	_	=	Ξ	四	五	六	七	八	总分
得分									
批阅人									
1、在 8 位 2、逻辑 则,反函 3、函数 4、逻辑	立数值系统 函数的对 其: 原函。 数: F=AB+B6 函数 F=A	数: C+ A C的最 B + C + A	(-89) ₁₀ 达式F = (设备与或表 LD的最小	(AB + C · · · · · · · · · · · · · · · · · ·	+ <u>D</u>)(C <u>D</u>	+ A + B)	,根据x ; 。	古偶规则	和反演规 。 C D ,为了
		,可以週末,其表达,						L+Β <i>D</i> +€	νυ, <i>γ</i> Ι]
								§信号有	效时,计
数器	就清零;	四位同步	二进制集》	成计数器	74163 有	同步清零	端,当同	司步清零	端清零信
号有多	效并且					,计数器	清零。		
7、动态队	植机存储	器 DRAM	的基本有	存储单元是	是电容,	静态随机	存储器 S	RAM 的	基本存储
单元是	론			o					
8、构成	8K×8 的	RAM,需要	要	† 1K×2 ′	位的 RAM,	需要有_		条地址组	浅。
9. A/D	转换器是	由采样、	保持、量	化和		E	 	0	
10、双积	分型 ADC	的转换速	度很低,	完成一次	次转换最十	长可能长法	达		个标
准频图	率周期,	因此只能从	用于直流位	信号或者	缓慢变化	信号的转	换。		

二、(10分)用一位全加器和与门设计一个实现两个二位二进制数相乘的乘法器电路,写 出设计过程,画出逻辑电路图。(两个二位的二进制数分别用 A_1A_0 、 B_1B_0 表示;一位 的全加器逻辑符号如题图二所示)。




三、(15分)设计一三人表决器电路:对重大事件表决时,必须三个人全部赞成才算是通过;对于一般事件表决,只要两个人以上赞成,就通过。试写出真值表和逻辑表达式,并用与非门画出逻辑图。

四、(15分)或非门构成的 RS 锁存器如图所示,分析该锁存器的工作,写出状态转移真值表,画出在图中所示 R 和 S 波形激励下,Q 端的波形。(设 Q 端的初始状态为 0,如图所示)




五、(10 分) 试用 4 位同步二进制加计数器 74LS161 及少量门电路构成同步 57 进制计数器,写出设计过程,画出逻辑电路图。

CR	ĪD	CT _p	СТт	CP	Q ₃ Q ₂ Q ₁ Q ₀
0	x	x	x	×	0 0 0 0
1	0	×	×	↑	$D_3 D_2 D_1 D_0$
1	1	0	×	×	$Q_3 Q_2 Q_1 Q_0$
1	1	×	0	×	$Q_3 Q_2 Q_1 Q_0$
1	1	1	1	↑	加法计数



六、(10分)试用后边沿 D 触发器设计一双模计数器,可完成模 6或者模 7计数,写出设 计过程, 画出逻辑图。

七、(10分)分析题图 7 所示电路,画出在 CP 作用下,F 的输出波形。(74161 功能表见 第五题,74151 功能表)



74151 功能表

使能端	ţ	也址》	输出					
<u>s</u>	A2	A1	A0	₩				
1	×	×	×	0				
0	0	0	0	D0				
0	0	0	1	D1				
0	0	1	0	D2				
0	0	1	1	D3				
0	1	0	0	D4				
0	1	0	1	D5				
0	1	1	0	D6				
0	1	1	1	D7				

八、(10 分)下图是 PAL16R8 的一部分, 试分析该电路, 写出状态方程和状态转移真值表, 在输出使能允许的情况下, 写出其 19 号引脚对应的输出序列。

