
#### Lab 5 Report

#### Advanced 1:


Dec1 偵測到 101 且前面沒有 1111 的時候就輸出 1 Dec2 偵測到 1101 就輸出 1

d1\_state, d2\_state 是 dec1,dec2 當前的 state

d1\_nstate, d2\_nstate 是 dec1,dec2 下一個 state




左圖為 sequential 的部分,d1 跟 d2 的 state 會在這裡做改變。 中間、右圖是 dec1 的 Mealy machine,按照下圖 dec1 的 state transition diagram 來編寫。



```
case(d2_state)
85 <del>|</del>
                                     107 🖨
                                                     S3:begin
             SO:begin
86 🖨
                                     108 🖨
                                                          if (in)begin
87
                 dec2 = 0;
                                     109
                                                               d2_nstate = S1;
88 🖨
                 if(in)
                    d2_nstate = S1; 110
                                                               dec2 = 1;
89 ¦
90
                                     111 🗀
                                                          end
91 🔅
                     d2_nstate = S0;
                                     112 🖨
                                                          else begin
92 🖨
             end
                                     113
                                                               d2_nstate = S0;
93 🖨
             S1:begin
                                                               dec2 = 0;
                                     114
                 dec2 = 0:
94
95 🖨
                 if(in)
                                     115 🖨
                                                          end
                     d2_nstate = S2;
96
                                     116 🖒
                                                     end
97
                 else
                                     117 🖯
                                                     default:begin
98 🖨
                     d2_nstate = S0;
                                                          dec2 = 0;
                                     118
99 🖨
             end
                                                          if(in)
             S2:begin
                                     119 🖨
100 🖨
101
                 dec2 = 0;
                                     120
                                                               d2_nstate = S1;
102 🖨
                 if(in)
                                     121
                                                          else
                     d2_nstate = S2;
103
                                     122 🖨
                                                               d2_nstate = S0;
104
                                     123 🖨
                                                     end
105 🖨
                     d2_nstate = S3;
                                     124 🖨
                                                 endcase
106 🖨
             end
```

上圖是 dec2 的 Mealy machine. 下圖是 dec2 的 state transition diagram.




### Testbench:

輸入一串 in 來觀察  $dec1 \cdot dec2$  結果是否正確 Out[1]是 dec1 的結果 Out[2]是 dec2 的結果


```
#5
@(negedge clk) rst_n = 1;
@(negedge clk) in = 1;
@(negedge clk) in = 1;
@(negedge clk) in = 0;
@(negedge clk) in = 1;
@(negedge clk) in = 1;
@(negedge clk) in = 0;
@(negedge clk) in = 1;
@(negedge clk) in = 0;
@(negedge clk) in = 1;
@(negedge clk) in = 1;
@(negedge clk) in = 0;
@(negedge clk) in = 1;
@(negedge clk) in = 0;
@(negedge clk) in = 1;
@(negedge clk) in = 0;
@(negedge clk) in = 1;
@(negedge clk) in = 0;
@(negedge clk) in = 1;
```

#### Waveform:



#### Advanced 2:

### FSM:



State 是 HW 和 LR 的當前狀態 nstate 是 HW 和 LR 的下個狀態 g\_count(綠燈)、y\_count(黃燈)是用來記錄是否達到所需的 cycles ng count、ny count 是下一個 cycles 數

```
23 🖨 always @ (posedge clk)begin
        if(!rst_n)begin
                                      sequential 的部分
24 🖨
          g_count <= 0;
                                      rst n 為 0 的時候初始化
            y_{count} \Leftarrow 0;
            ng_count <= 0;
27
28
            ny_count <= 0;
                                      rst_n 為 1 的時候就會變成 state 改變狀態
            nstate <= S0;
29
                                      g_count、y_count 也會改變 cycles 數量
30 🖨
31 🖨
        else begin
            hw_light <= nhw_light;</pre>
33
            lr_light <= nlr_light;</pre>
34
           g_count <= ng_count;
           y_count <= ny_count;</pre>
36
            state ← nstate;
37 🖒
38 合 end
```

#### 下面是 state transition 的部分

```
63 ⊜
                                                                       else begin
40 🖨 always @ (*)begin
                                                                           nstate = S1;
         case(state)
41 ⊜
                                                       65
                                                                           ny count = y count + 1;
42 🖨
                                                                          nhw_light = 3'b010;
                                                                           nlr_light = 3'b001;
                  if(g_count >= 34 && lr_has_car)begin 67
43 🖨
                      nstate = S1;
44
                                                      69 🖨
                                                                   end
45
                      ng_count = 0;
                                                     70 🖨
                                                                   S2:begin
                      nhw_light = 3'b010;
                                                      71
                                                                       nstate = S3;
47
                      nlr_light = 3'b001;
                                                                       nhw_light = 3'b001;
                                                      72
48 🖨
                  end
                                                      73
                                                                       nlr_light = 3'b100;
49 🖨
                  else begin
                                                      74 🖨
                      nstate = S0;
50
                                                      75 🖨
                                                                  S3:begin
                      ng_count = g_count + 1;
                                                   76 🖨
                                                                       if(g_count >= 34)begin
                      nhw_light = 3'b100;
                                                                          nstate = S4;
                                                      78
                                                                           ng_count = 0;
53 ¦
                      nlr_light = 3'b001;
                                                      79
                                                                           nhw_light = 3'b001;
54 🖨
                  end
                                                      80
                                                                           nlr light = 3'b010:
55 🖒
             end
                                                      81 🖨
                                                                       end
             S1:begin
56 🖨
                                                      82 🖨
                                                                       else begin
57 🖨
                 if (y_count >= 14)begin
                                                      83
                                                                           nstate = S3;
                      nstate = S2;
                                                      84
                                                                           ng_count = g_count + 1;
                      ny_count = 0;
                                                                          nhw_light = 3'b001;
                                                      85
60
                      nhw_light = 3'b001;
                                                      86 ¦
                                                                           nlr_light = 3'b100;
                      nlr_light = 3'b001;
61
62 🖨
                  end
                                                      88 🖨
```

如果是 HW 或 LR 是綠燈的部分(S0,S3),每次  $g_count$  就會加 1,直到 35 次,但 是 HW 要變成下一個 state 的話,LR has Car 要等於 1。


如果是 HW 或 LR 是黃燈的部分(S1,S4),每次 g\_count 就會加 1,直到 15 次,接著經過 sequential 變成下個 state。

```
89 🖨
               S4:begin
90 🖨
                   if(y_count >= 14)begin
91
                        nstate = S5;
                        ny_count = 0;
92
                        nhw_light = 3'b001;
93
                        nlr_light = 3'b001;
94
95 🖨
                   end
96 🖨
                   else begin
97
                        nstate = S4;
                        ny_count = y_count + 1;
98
99
                        nhw_light = 3'b001;
                        nlr_light = 3'b010;
100
101 🖨
                   end
102 🖨
               end
103 🖨
               S5:begin
104
                   nstate = S0;
105
                   nhw_light = 3'b100;
                   nlr_light = 3'b001;
106
107 🖨
               end
108 🖨
          endcase
```

#### Testbench:




在 9.000ns 的時候 HW 為綠燈, LR 為紅燈




可以看到在 36.000ns 的時候 LR\_has\_Car = 1,但是因為 HW 還沒等到 35 cycles, 所以燈號沒改變,直到 89.000ns 的時候,此時 HW\_light 已經經過了 40 個 cycles((89-9)/2) >= 35,所以會開始改變燈號,HW 進入黃燈的狀態。



到了 119.000ns 的時候 HW 黄燈的狀態結束了,進入紅燈的狀態



當 HW 變成了紅燈時, LR 會再等一個 clk 才轉為綠燈狀態((121-119)/2) = 1 cycle



後面的狀態就跟 state diagram 一樣進行變化。



# **Lab 5 Report**


: Course	Logic Design Lab
✓ Done	<b>✓</b>
Last edited time	@Nov 26, 2020 11:35 PM
© URL	

## FPGA 1

藉由鍵盤控制目前發出聲音的上階、下階、速度。

## **Circuit**

為了方便辨識,wire的名稱全部用橘框框起。



## **Description**

- Keyboard\_Decoder: 對鍵盤輸入進行解碼,轉換成 KEY\_DOWN[512], key\_valid, last\_change 轉發給Control\_Unit
- Control\_Unit: 讀取當前的 last\_change ,視情況轉換內建的 reg direction (數字 0與1) 或改變內建的 reg beat\_FREQ (數字2)

- direction: 決定下一個note是向上還是向下。
- beat\_FREQ: 內容為 32'd1 或 32'd2 ,可以改變PWM\_Gen1輸出 beat 的頻率。
- rst:將direction reset成 1'b1, beat\_FREQ reset成 32'd2。
- *PWM\_GEN1*: 依據 beat\_FREQ 給定的值,來決定除頻的速度(1Hz or 2Hz),輸出給 beat 。
- Note\_Gen: 內建 reg cur\_note ,紀錄上一個輸出的 note ,配上 direction 後可以輸出下一個 note 的頻率。
  - trigger and prev: 這裡對 trigger (即為 beat ) 作處理,利用 prev 來判 斷是否當前是 trigger 的正緣,可以做出等同於 always @(posedge trigger) 的效果。
    - Y

這裡不直接使用 trigger 的原因是可能會造成delay(嗎? 我記得上課有 說到盡量只寫 clk 的DFF就好,而實際上我寫 trigger 的DFF還真的會 出問題)。

```
reg prev;
reg [4:0] note, n_note;

alwavs @(posedge clk. posedge reset) begin
    prev <= trigger;


if (reset) begin
    note <= 5'd0;
end
else begin
    if (trigger && !prev) begin
    note <= n_note;
end
else begin
    note <= note;
end
end
end</pre>
```

• PWM\_GEN2: 依照Note\_Gen給定的頻率進行除頻,將正確頻率輸出到 pmod\_1 ,即可發出聲音。

## FPGA 2

## 實作販賣機

## Circuit




## **Description**

- Keyboard\_Decoder: 同FPGA1。
- Control\_Unit: 根據目前的State做出相對應的動作。
  - IDLE: 投錢階段,是否投入錢幣。
    - 5、10、50: Money增加(上限99)
    - Keyboard a s d f: 判斷Money足不足夠,如果可以的話,進入各自的飲料state,否則留在**IDLE**。
    - CXL: 進入RETURN state。
  - coffee, coke, oolong, water: 扣除飲料需要的錢,進入RETURN state。
  - **RETURN**:利用 **count** 計算1秒,每過1秒扣除5塊錢,直到歸零並進入**IDLE** state。

• Seven\_Segment: 提供的Sample,將輸入的數字轉換為BCD number(display),並不斷切換顯示的數字(digit )。

# **State Diagram**



## 分工:

Advanced 1:林諭震 Advanced 2:林諭震

FPGA 1: 莊景堯 FPGA 2: 莊景堯

Report: 林諭震、莊景堯

## 心得:

經過前面幾次 state 的題目練習過後,這一次的 advanced1、2 題寫得比較上手,這次一次 FPGA 變成了兩題而且還加入 Keyboard 和 Audio,在寫得時候花了比較多得時間,尤其在 debug 的時候沒辦法 simulation 因為有 inout 的變數類型,所以很難找到哪邊錯誤。