


**UNIVERSIDADE FEDERAL DE OURO PRETO
CURSO DE GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO**

**CRISTIAN ANSELMO DE SOUZA PINTO - 21.2.4005
CÉSAR GABRIEL DE PAULA BATISTA - 21.2.4176
IVES HENRIQUE SENIBALDE DE OLIVEIRA- 21.2.4184
JULIANA APARECIDA BORGES - 21.2.4156
LUCAS DE OLIVEIRA BARBOZA- 21.2.4173
MARIA CLARA MIRANDA DE SÁ- 21.2.4187**

**ATIVIDADE ABERTA 03 DE ELETRÔNICA PARA COMPUTAÇÃO
BCC-265**

**OURO PRETO
2022**

Nessa atividade aberta tivemos que supor a implementação de um circuito para controlar o acendimento dos LEDs de um giroflex de uma viatura oficial (como um carro de polícia, ambulância ou bombeiros). Portanto, projetamos um circuito para controlar o conjunto de leds de modo que se tenha a sequência de acendimentos, de acordo com a imagem disponibilizada na atividade anexada abaixo:



Não conseguimos fazer o circuito, só fizemos o verilog.

VERILOG

Código:

```
module controle(clock, Y0, Y1, Y2, E, X0, X1);

    input clock, Y0, Y1, Y2, E;
    output reg X0, X1;

    reg [5:0] i;
    reg [4:0] hora_inicial1, tempo1, hora_inicial2, tempo2, duracao;
    reg ativado1, ativado2;
    reg [4:0] tempoAtual, t_ativo1, t_ativo2, t_ativoE;
    reg ativo1, ativo2, ativoE;

    initial begin
        i <= 6'b100000;
        hora_inicial1 <= 0;
        tempo1 <= 0;
        hora_inicial2 <= 0;
        tempo2 <= 0;
        duracao <= 0;
        X0 <= 0;
        X1 <= 0;
    end

    always @(posedge(Y0)) begin
        i <= {i[0], i[5:1]};
    end

    always @(posedge(Y1)) begin
```

```

case (i)
    6'b100000: hora_inicial1 <= hora_inicial1 + 1;
    6'b010000: tempo1 <= tempo1 + 1;
    6'b001000: ativado1 <= ~ativado1;
    6'b000100: hora_inicial2 <= hora_inicial2 + 1;
    6'b000010: tempo2 <= tempo2 + 1;
    6'b000001: ativado2 <= ~ativado2;
endcase
end

```

```

always @(posedge(Y2)) begin
    duracao <= duracao + 1;
end

```

```

always @(posedge(E)) begin
    if (!ativoE) begin
        X1 <= 1;
        ativoE <= 1;
        ativoE <= 0;
    end
end

```

```

always @(posedge(clock)) begin
    tempoAtual <= tempoAtual + 1;

```

```

    if (ativado1) begin
        if (tempoAtual == hora_inicial1) begin
            X0 <= 1;
            ativo1 <= 1;
            t_ativo1 <= 0;
        end
        if (ativo1 == 1) begin
            t_ativo1 <= t_ativo1 + 1;
        end
        if (t_ativo1 == tempo1) begin
            X0 <= 0;
            ativo1 <= 0;
        end
    end else begin
        if (ativo1) begin
            X0 <= 0;
            ativo1 <= 0;
        end
    end
end

```

```

    if (ativado2) begin
        if (tempoAtual == hora_inicial2) begin
            X0 <= 1;
            ativo2 <= 1;
            t_ativo2 <= 0;
        end
        if (ativo2 == 1) begin

```

```

        t_ativo2 <= t_ativo2 + 1;
    end
    if (t_ativo2 == tempo2) begin
        X0 <= 0;
        ativo2 <= 0;
    end
end else begin
    if (ativo2) begin
        X0 <= 0;
        ativo2 <= 0;
    end
end

if (ativoE) begin
    t_ativoE <= t_ativoE + 1;

    if (t_ativoE == duracao) begin
        X1 <= 0;
        ativoE <= 0;
    end
end
end
endmodule

```