


# Diseño Lógico Ingeniería en Computación – Curso 2024

## Trabajo Práctico Especial

En esta práctica estudiaremos el siguiente procesador:



#### Donde:

- Memoria de instrucciones (ROM): almacena el programa instrucción por instrucción
- Contador de programa (PC): dirección de instrucción a ejecutar
- Registro de instrucción (IR): almacena la instrucción actual a ejecutar
- **Unidad de decodificación** (Decode): determina las señales de control que deben activarse para ejecutar la instrucción.
- Banco de registros (Regs): compuesto por 16 registros de 8 bits
- Registro acumulador (Reg\_a): permite almacenar temporalmente el operando B de la ALU
- Unidad aritmético lógica (ALU)
- Registro de salida (Reg\_out)

## **Buses**

Los buses de datos tienen un ancho de 8 bits, mientras que el de instrucción (IR) posee un ancho de 16 bits. En el esquema presentado se omiten las interconexiones de reloj y reset, para simplificar el diseño.

## <u>Instrucciones:</u>

El registro de instrucción (IR) contiene la instrucción a ejecutar en el ciclo actual de operación y se divide en los siguientes campos:

| Código de instrucción | rd     | rs     |
|-----------------------|--------|--------|
| 8 bits                | 4 bits | 4 bits |

| Código de instrucción | immediate |  |
|-----------------------|-----------|--|
| 8 bits                | 8 bits    |  |

El procesador debe soportar las siguientes instrucciones con sus correspondientes códigos de operación.

#### IN rd

Codigo de instrucción: 0x01 Descripción: Reg[rd] = IN

#### **OUT** rs

<u>Codigo de instrucción:</u> 0x02 <u>Descripción</u>: Reg\_out = Reg[rs]

#### MOV rd, rs

<u>Codigo de instrucción:</u> 0x03 <u>Descripción</u>: Reg[rd] = Reg[rs]

#### LDA rs

<u>Codigo de instrucción:</u> 0x04 <u>Descripción</u>: Reg\_A = Reg[rs]

#### LDI immediate

<u>Codigo de instrucción:</u> 0x05 <u>Descripción</u>: Reg\_A = immediate

#### ADD rd, rs

Codigo de instrucción: 0x10

Descripción: Reg[rd] = Reg[rs] + Reg\_A

#### SUB rd, rs

Codigo de instrucción: 0x11

Descripción: Reg[rd] = Reg[rs] - Reg\_A

#### SHL rd, rs

<u>Codigo de instrucción:</u> 0x20 <u>Descripción</u>: Reg[rd] = Reg[rs] << 1

## SHR rd, rs

<u>Codigo de instrucción:</u> 0x21 <u>Descripción</u> Reg[rd] = Reg[rs] >> 1

#### AND rd, rs

Codigo de instrucción: 0x12

Descripción: Reg[rd] = Reg[rs] and Reg\_A

## OR rd, rs

Codigo de instrucción: 0x13

Descripción: Reg[rd] = Reg[rs] or Reg A

#### XOR rd, rs

Codigo de instrucción: 0x14

<u>Descripción</u>: Reg[rd] = Reg[rs] xor Reg\_A

## **Unidad Aritmético Lógica (ALU)**

La unidad aritmético lógica (ALU) opera con datos de 8 bits. Sus operaciones aritmético/lógicas básicas son suma, resta, and, or y xor. En el caso de introducir un código de operación (op) que no corresponda con los prefijados en la tabla, la señal de salida S se pondrá a 0.

El componente tiene como entradas a los operandos a[7..0], b[7..0] y el selector de operación op[2..0]. La salida es s[7..0].

Los códigos de operación se corresponderán con la siguiente tabla:

| <i>op</i> [30] | Operación             |  |
|----------------|-----------------------|--|
| 000            | а                     |  |
| 010            | a + b                 |  |
| 011            | a – <i>b</i>          |  |
| 100            | <i>a</i> and <i>b</i> |  |
| 101            | a or b                |  |
| 110            | a xor b               |  |

## Banco de registros

Este banco de registros se compone de 16 registros de 8 bits. Las entradas del circuito están formadas, por una señal de reloj (*clk*), una señal de puesta a cero o reset (*rst*), una dirección de lectura (*rs*), una dirección de escritura (*rd*), el dato a escribir (*in*) y una habilitación de escritura (*we*). La salida está formada por el valor leído (*out*). La lectura se realiza en forma asíncrona. De esta manera el comportamiento del circuito es el siguiente:

#### Lectura

out = Reg[rs]

#### **Escritura**

En flanco ascendende de reloj, si we = 1Reg[Rd] = in

## **Realice**

1. Complete la tabla e implemente la *Decode* (unidad de decodificación). Esta unidad permite la activación de las señales de control a partir del valor del código de instrucción almacenado en *IR*. Se recomienda realizar la minimización de las funciones.

| Instrucción | bus_sel | alu_op | reg_a_we | out_we | reg_we |
|-------------|---------|--------|----------|--------|--------|
| IN (0x01)   | 10      | 000    | 0        | 0      | 1      |
| OUT (0x02)  |         |        |          |        |        |
| MOV (0x03)  |         |        |          |        |        |
| LDA (0x04)  | 00      | 000    | 1        | 0      | 0      |
| LDI (0x05)  |         |        |          |        |        |
| ADD (0x10)  |         |        |          |        |        |
| SUB (0x11)  | 00      | 011    | 0        | 0      | 1      |
| AND (0x12)  |         |        |          |        |        |
| OR (0x13)   |         |        |          |        |        |
| XOR (0x14)  |         |        |          |        |        |
| SHL (0x20)  |         |        |          |        |        |
| SHR (0x21)  |         |        |          |        |        |

- 2. Implemente en VHDL a nivel de abstracción RTL, la Unidad de Decodificación, **utilizando sentencias concurrentes**. Mencione si el circuito implementado es secuencial o combinacional, justificando la respuesta.
- 3. Considerando que se cuenta con un banco de registros, *regs*, como el descripto en la siguiente entidad:

```
entity regs is

Port ( clk : in STD_LOGIC;

rst : in STD_LOGIC;

we : in STD_LOGIC;

rd : in STD_LOGIC_VECTOR (2 downto 0);

rs : in STD_LOGIC_VECTOR (2 downto 0);

din : in STD_LOGIC_VECTOR (7 downto 0);

dout : out STD_LOGIC_VECTOR (7 downto 0));
end regs;
```

Utilizando el componente *regs*, describa en VHDL el código que debe incluirse en el diseño del procesador para la implementación del banco de registro requerido. Nota: Se adjunta la versión completa del banco de registro, *regs*.

- 4. Determine la frecuencia de operación (frecuencia de reloj) óptima en que puede trabajar el procesador. Considere los siguientes tiempos
  - Tiempo de ROM:  $T_{ROM} = 5$  ns
  - Tiempo Multiplexores de 2 entradas de 32 bits:  $T_{Mux2\ 32} = 2$  ns;
  - Tiempo de demultiplexor de dos salidas de un bit:  $T_{Dmux2}$  <sub>1</sub> = 2 ns;
  - Tiempo de Unidad de Decodificación: T<sub>Decode</sub> = 4 ns
  - Tiempo de suma (usado en el PC):  $T_{Add} = 5$  ns
  - Tiempo de ALU:  $T_{ALU} = 12 \text{ ns}$
  - Tiempo de registros: tiempo de set, ts = 0.2 ns; tiempo de propagación, tp = 0.8 ns; y tiempo del holding, th = 0.02 ns.
- 5. Dado el siguiente programa, y considerando que todos los registros del procesador se encuentran inicializados en cero:

```
Idi 3
add r1, r0
Idi 5
add r2, r1
sub r3, r2
and r4, r1
xor r5, r1
or r7, r1
mov r14, r3
out r2
out r3
out r4
out r5
out r7
out r7
```

- a. Determine para cada ciclo de reloj, cuales son los registros que se actualizan, y el valor. Solo se debe especificar los registros correspondientes a los datos.
- -b. Describir el contenido ROM para la ejecución de este programa, indicando celda y contenido.

escribir el codigo en hexa de cada instruccion en una ROM