

Universidad de Antioquia

Facultad de Ingeniería

Departamento de Ingeniería Electrónica y Telecomunicaciones

Práctica 3: Requisitos, especificaciones y arquitectura electrónica del CubeSat UD34

Integrantes:

Juan Pablo González Blandón - juan.gonzalez57@udea.edu.co

Santiago Castaño Loaiza - santiago.castano2@udea.edu.co

Curso:

Diseño de Productos Electrónicos

Medellín, Colombia

27 de septiembre de 2026

Índice

1. Interpretación del problema, límites del sistema y supuestos	2
1.1. Descripción y Misión	2
1.2. Límites del Sistema	2
1.3. Supuestos Iniciales y Decisiones Preliminares	2
2. Matriz de requisitos y criterios de aceptación	3
3. Especificaciones técnicas y matriz de trazabilidad	4
4. Distribución de funciones entre hardware y firmware	5
5. Alternativas de arquitectura y criterios de selección	5
6. Arquitectura seleccionada, división en PCBs e interfaces	5
7. Presupuestos de recursos preliminares	6
7.1. Cálculos Matemáticos de Viabilidad	6
7.2. Tablas de Presupuesto	6
8. Riesgos, limitaciones y asuntos pendientes	7

1. Interpretación del problema, límites del sistema y supuestos

1.1. Descripción y Misión

El proyecto UD34 consiste en el diseño de la arquitectura y el hardware electrónico de un nanosatélite formato 1U. La misión principal es la captura de imágenes multiespectrales de regiones productoras de café en Colombia y su descarga a una estación terrena en Medellín [1].

1.2. Límites del Sistema

El diseño abarca exclusivamente el hardware a bordo del CubeSat. Quedan fuera del alcance la programación del firmware, el vehículo de lanzamiento, el segmento terrestre y los algoritmos agronómicos [1].

1.3. Supuestos Iniciales y Decisiones Preliminares

- **Órbita y Restricciones:** Terrestre Baja (LEO) a 550 km. Periodo orbital estimado de 95 min (60 min de iluminación, 35 min de eclipse). Volumen estricto de $10 \times 10 \times 10$ cm y masa máxima de 2,00 kg [2].
- **Prevención de *Lithium Plating* y Calentamiento:** Se asume el diseño de un circuito de calentamiento resistivo (*Heaters*) en la PCB del EPS. Cargar la batería a $\leq 0^\circ\text{C}$ provoca metalización irreversible de litio. Esto exige un sensado térmico mixto: el BMS (Hardware) cortando el circuito como protección primaria, y el RTOS (Software) monitoreando los termistores para activar preventivamente los calentadores [3].
- **Despliegue Mecánico Redundante:** Se implementará un mecanismo *Double Burn-wire* (doble hilo térmico) para las antenas. Esta redundancia mecánica mitiga el riesgo de un despliegue prematuro debido a la fatiga generada por las pruebas de vibración o el ascenso en el cohete lanzador [5].
- **LCL y Mitigación de Inrush:** La activación del *Burn-wire* es esencialmente un cortocircuito. Para evitar que este pico transitorio colapse el bus principal (V_{BATT}) y reinicie el procesador, se asume el uso de un limitador de corriente LCL (*Latch-up Current Limiter*) que controla matemáticamente el di/dt y limita la carga total de acuerdo con las normativas europeas [3].
- **Comunicaciones (Banda S):** Se utilizará la Banda S para el enlace de bajada (*Down-link*). Esta frecuencia mitiga la congestión espectral de bandas inferiores y soporta altas tasas de transferencia (hasta ~ 10 Mbps), lo cual es obligatorio para descargar la ráfaga de 38.95 MB de imágenes en la corta ventana de paso [4].
- **Estabilización Activa (ADCS):** Se asume un sistema de control de actitud puramente magnético para no exceder el volumen 1U. Sensores de hardware (Magnetómetros) medirán el vector magnético terrestre local, permitiendo al software calcular el dipolo necesario para que las bobinas (*Magnetorquers*) generen el torque estabilizador hacia la Tierra [4].

2. Matriz de requisitos y criterios de aceptación

ID	Tipo	Requisito y Justificación	Prioridad	Criterio de Aceptación
RF-01	Funcional	Req: Adquirir, almacenar y transferir imágenes vía DMA sin interrumpir procesador. Justificación: Evitar pérdida de datos en tiempo real.	Crítica	Inspección de esquemático: Ruteo de bus paralelo síncrono y soporte DMA.
RF-02	Funcional	Req: EPS debe proveer Load Switches controlados por OBC. Justificación: Power Duty Cycling para mantener balance orbital.	Crítica	Verificación de interruptores independientes en los rieles de carga útil y RF.
RF-03	Funcional	Req: Inhibición hardware de actuadores ADCS durante lectura de actitud. Justificación: Prevenir ceguera del magnetómetro por campo inducido.	Alta	Análisis de temporización: Ventana de lectura post-decaimiento inductivo.
RF-04	Funcional	Req: Detectar eclipse y conmutar a "Modo de Bajo Consumo". Justificación: Supervivencia energética en la sombra orbital.	Crítica	Prueba FlatSat: 0V en paneles activa desconexión autónoma por telemetría.
RF-05	Funcional	Req: Reinicio automático de OBC (Cold Start) al recuperar insolación. Justificación: Evitar que el satélite quede bloqueado tras falla de energía.	Alta	Prueba de estrés: Desconectar batería y aplicar voltaje solar comprobando arranque.
RF-06	Funcional	Req: Precisión de apuntamiento permanente $< 0,1$ grados. Justificación: Evitar desenfoque por movimiento (motion blur) en GSD de 20m.	Crítica	Simulación algorítmica y validación de resolución de sensores.
RNF-01	No Func.	Req: Masa total no debe exceder 2.00 kg. Justificación: Restricción ineludible del lanzador (1U).	Crítica	Medición de ensamblaje de vuelo en báscula calibrada ($\leq 2,00$ kg).
RNF-02	No Func.	Req: Volumen estricto de $10 \times 10 \times 10$ cm. Justificación: Mandatorio para encajar en dispensador [2].	Crítica	Verificación de modelo 3D y medición física con calibrador.
RNF-03	No Func.	Req: Memoria no volátil ≥ 1 GB. Justificación: Almacenar ~ 25 ráfagas ante fallas prolongadas de estación terrena.	Alta	Revisión de datasheet de eMMC superando el umbral.
RNF-04	No Func.	Req: Tasa de bajada (Data Rate) ≥ 1 Mbps. Justificación: Bajar 320 Mbits en ventana LEO de pocos minutos.	Alta	Pruebas de modulación en banco demostrando Data Rate sin errores.
RA-01	Ambiental	Req: Tolerancia a Dosis Ionizante Total (TID) para 6 meses en LEO. Justificación: Operación COTS en LEO mitiga uso de piezas QML.	Alta	Revisión de tolerancia TID en datasheets de activos críticos.
RA-02	Ambiental	Req: Bloquear carga a $\leq 0^\circ\text{C}$ y habilitar calentadores. Justificación: Prevenir Lithium Plating irreversible [3].	Crítica	Prueba en cámara TVAC verificando corte de carga a baja temperatura.
RA-03	Ambiental	Req: Cumplir NASA-STD-6016 (Baja desgasificación). Justificación: Prevenir condensación de volátiles en óptica.	Alta	Certificados de materiales (TML $\leq 1,0\%$, CVCM $\leq 0,1\%$).
RN-01	Normativo	Req: Temporizadores de inhibición (30 min antenas, 45 min RF). Justificación: Restricciones del dispensador para evitar colisiones [2].	Crítica	Prueba HIL: Cronometrar retardos post-liberación de switches.
RN-02	Normativo	Req: Tres inhibidores independientes de RF. Justificación: Prohibir transmisiones inadvertidas [2].	Crítica	Continuidad con multímetro demostrando 3 interruptores en serie.

3. Especificaciones técnicas y matriz de trazabilidad

ID	Req.	Parámetro Técnico	Valor	Unidad	Fundamento y Verificación
ET-01	RF-01	Ancho de banda de bus paralelo (DCMI/DMA)	≥ 40	MB/s	Just: Absorber ráfagas sin saturar RTOS. Verif: Volcado de datos a SDRAM en HIL.
ET-02	RF-02, 04	Umbral Modo Eclipse (LPM)	$\leq 0,5$	V	Just: Desconexión autónoma de Load Switches. Verif: Simulación de caída de tensión solar.
ET-03	RF-03	Tiempo muerto (Dead-time) inhibición ADCS	≥ 5	τ	Just: Descarga inductiva antes de lectura TDM. Verif: Análisis osciloscopio señal PWM vs I2C.
ET-04	RF-05	Tensión mínima recuperación (Cold Start)	$\geq 4,0$	V	Just: Voltaje solar mínimo para reiniciar OBC con 0V. Verif: Inyección a bus solar sin batería.
ET-05	RNF-01, 02	Dimensiones Stack PC/104	$\leq 10^3$	cm ³	Just: Holgura interna chasis 1U. Verif: Fit-check 3D y calibrador.
ET-06	RA-01	Tolerancia Dosis Ionizante Total (TID)	≥ 30	krad	Just: Supervivencia SAA sin componentes QML. Verif: Revisión informes TID de fabricante.
ET-07	RA-02	Umbral térmico (Under-temp) e Histéresis	0 a 5	°C	Just: Evitar Lithium Plating y oscilaciones [3]. Verif: Inyección de resistencia NTC al BMS.
ET-08	RA-03	Desgasificación en Vacío (TML / CVCM)	$\leq 1,0/0,1$	%	Just: Cumplir NASA-STD-6016 para óptica. Verif: Certificados de fábrica de PCBs.
ET-09	RN-01	Temporización estricta por HW post-despliegue	30/45	min	Just: Distancia seguridad lanzador [2]. Verif: Cronometrado desde liberación de switch.
ET-10	RN-02	Interruptores físicos de RF en serie	3	Und	Just: Prevención de SEE o emisión temprana. Verif: Inspección visual y multímetro.

4. Distribución de funciones entre hardware y firmware

Función	Tipo	Recursos HW	Responsabilidad Firmware	Justificación
Inhibición de Seguridad	Hardware	Switches mecánicos, relés, lógica independiente.	Ninguna. Firmware no puede forzar despliegue si switches están presionados.	Normativa estricta CubeSat. Aislamiento determinista electromecánico.
Protección Térmica (Cold Start)	Hardware	Comparadores, termistores BMS, bloqueo subten-sión.	Ninguna. Decisiones de corte y reinicio operan a nivel compuertas.	Supervivencia depende de silencio si el MCU está apagado por frío extremo.
Recuperación SEU	Mixta	Watchdog Timer (WDT), pines reset, registros MCU.	Habilitar WDT en arranque y emitir pulso de vida periódico.	Hard Reset requiere que firmware demuestre estar "vivo". HW actúa si falta el pulso.
Adquisición de imágenes	Mixta	DCMI, DMA, SDRAM y eMMC.	Configurar sensor y dar Trigger. Gestionar sistema de archivos (FAT).	Volumen masivo transita por HW para no saturar CPU. Firmware orquesta.
Actuación Magnética RF	Mixta	Magnetorquers, Puentes H, Transceptor, SPI.	Leer buffers, empaquetar datos y modular PWM de actuación.	HW transduce energía/ondas; firmware decide momento, intensidad y protocolo.
Control de Actitud (ADCS)	Firmware	MCU (ALU / FPU).	Ejecutar Filtro Kalman, calcular TDM y matrices de actuación magnética.	Sensores dan variables crudas. Estabilización es abstracción matemática pura.
Protocolo de Tele-comunicaciones	Firmware	MCU, memoria caché.	Formatear tramas CCSDS, aplicar FEC y encriptación.	Transceptor emite a ciegas; código estructura información legible para Tierra.

5. Alternativas de arquitectura y criterios de selección

Se contrastaron dos macro-arquitecturas, asumiendo apilamiento PC/104 y enlace DTE:

- **Alternativa A (Línea Base):** Procesamiento centralizado, buses compartidos, monolítica, potencia DET, pasiva.
- **Alternativa B (Alto Rendimiento):** Procesamiento distribuido (DMA), buses segregados, carga útil Mezzanine, potencia MPPT, ADCS magnético activo.

Criterio	Peso	Alt. A	Alt. B	Justificación
Consumo (Arquitectura EPS)	25 %	2	5	DET (A) desperdicia energía. MPPT (B) garantiza balance positivo para el transmisor RF.
Capacidad Procesamiento/Señal	25 %	1	5	Bus global (A) colapsa con imágenes. DMA y buses segregados (B) blindan la integridad.
Volumen y Masa	20 %	5	3	Monolítica (A) ahorra peso/conectores. B añade peso pero cumple límite 1U.
Complejidad y Riesgo	15 %	4	2	(A) es trivial. (B) exige ruteo severo (4-6 capas) y firmware concurrente complejo.
Integración y Prueba	15 %	2	4	Mezzanine (B) permite calibrar óptica independientemente de la placa base (A).
Total Ponderado	100 %	2.65	4.05	Alternativa B es la única topología capaz de sostener la misión.

6. Arquitectura seleccionada, división en PCBs e interfaces

- **PCB 1 (EPS):** MPPT, LCLs (Limitadores Inrush), Heaters, Batería 2S1P.

- **PCB 2 (OBC + ADCS):** STM32 Cortex-M7, RAM, eMMC, IMU, Magnetorquers.
- **PCB 3 (COMM):** Transmisor de Banda S.
- **PCB 4 (Payload):** Sensor Multiespectral apilado sobre PCB 2.

ID	Origen	Destino	Función	Señal Eléctrica		Tasa	Observaciones
IF-01	PCB 2	PCB 4	Imágenes (Ráfaga)	DCMI + DMA, LVC-MOS 3.3V		≥ 40 MB/s	No cruza PC/104. Usa Mezzanine dedicado ultracorto.
IF-02	PCB 1	Resto	Alimentación Lógica	Potencia 3.3V/5V,	DC Rizado	N/A	Pines dedicados en conector PC/104.
IF-03	PCB 1	PCB 3	Alimentación RF	LCL Conmutado, V_{BATT} (7.4V), Picos $\geq 2,0A$		N/A	Pines múltiples paralelos para soportar corriente alta [3].
IF-04	PCB 4	PCB 3	Downlink	SPI Alta Velocidad / LVDS 3.3V		$\geq 1,25$ Mbps	Cruza PC/104. Sensible al ruido del EPS.
IF-05	PCB 4	PCB 1	Lectura Salud	I2C, Colector abierto 3.3V, Pull-ups en PCB1		400 kbps	Ruta vital para Modo de Bajo Consumo.
IF-06	PCB 4	PCB 1	Inhibición Cargas	GPIO Push-Pull 3.3V		N/A	Disparo directo HW; respuesta en microsegundos.
IF-07	PCB 4	Actuad.	Control H-Bridge	PWM Lógica 3.3V a MOSFETs		≤ 1 kHz	V_{BATT} viene de EPS, control lógico de OBC.
IF-08	PCB 1	Antena	Burn-Wire	GPIO de Potencia V_{BATT} , temporizado		N/A	Inhibición estricta requerida (3 switches) [5].

7. Presupuestos de recursos preliminares

Se sustenta matemáticamente la viabilidad de energía y datos.

7.1. Cálculos Matemáticos de Viabilidad

Potencia (Power Budget): La órbita de 95 min (1.58 h) con OAP de 2,0 W genera:

$$E_{gen} = 2,0 \text{ W} \times 1,58 \text{ h} = 3,16 \text{ Wh}$$

El consumo total (E_{cons}) calculado en la tabla inferior es de 1,79 Wh. Dado que 3,16 Wh > 1,79 Wh, el balance es positivo.

Datos (Link Budget / Data Volume): La ráfaga RAW pesa 38,95 MB. En bits:

$$S_{bits} = 38,95 \text{ MB} \times 8 = 311,6 \text{ Mbits}$$

La capacidad de descarga (C_{down}) en la ventana de 300 s a 1,25 Mbps es:

$$C_{down} = 1,25 \text{ Mbps} \times 300 \text{ s} = 375,0 \text{ Mbits}$$

Como 375,0 Mbits > 311,6 Mbits, se garantiza la descarga de la misión.

7.2. Tablas de Presupuesto

Subsistema	Potencia Nom.	Potencia Pico	Ciclo %	Energía/órbita	Masa	Volumen
PCB EPS (Diseño)	0,10 W	0,50 W	100 %	0,16 Wh	200 g	0.20 U
PCB OBC (STM32)	0,28 W	0,50 W	100 %	0,44 Wh	100 g	0.15 U
PCB Payload (Mezz)	0,00 W	1,50 W	1 %	0,02 Wh	150 g	0.20 U
PCB COMM	0,10 W	10,00 W	5 %	0,85 Wh	100 g	0.15 U
ADCS (Sens/Act)	0,20 W	1,00 W	20 %	0,32 Wh	200 g	0.20 U
TOTAL	0.68 W	13.50 W		1.79 Wh	750 g	0.90 U

Fuente de datos	Datos por adq.	Adq/órbita	Volumen acum.	Almacenamiento	Tasa mínima
Cámara Multiespectral	38.95 MB	1	38.95 MB	≥ 1 GB	$\geq 1,25$ Mbps
Telemetría	0.05 MB	10	0.50 MB	≥ 10 MB	9,6 kbps

8. Riesgos, limitaciones y asuntos pendientes

1. **Susceptibilidad EMI y Ruteo:** Aislar señales de bus DCMI demanda estricto control de impedancia y gestión de diafonía. El ruido inducido por la conmutación de fase del MPPT es un riesgo eléctrico latente para la integridad de datos.
2. **Concentración Térmica Estructural:** Apilar las placas (PC/104) consolida la disipación térmica del procesador Cortex-M7 y del amplificador RF, reduciendo la eficiencia de evacuación térmica hacia el vacío.
3. **Complejidad de Firmware (DMA y LCL):** Orquestrar rutinas hardware como DMA mientras se vigilan umbrales lógicos de corriente (*inrush*) eleva exponencialmente el riesgo de *Deadlocks* en el sistema operativo en tiempo real.

Referencias

- [1] Universidad de Antioquia, *Proyecto CubeSat UD34: Diseño de Hardware para Nanosatélite Académico*. (Guía Oficial de la Práctica 3).
- [2] California Polytechnic State University, *CubeSat Design Specification (CDS) Rev. 14.1*.
- [3] European Cooperation for Space Standardization (ECSS), *ECSS-E-ST-20-20C: Electrical design and interface requirements for power supply*.
- [4] NASA, *State-of-the-Art Small Spacecraft Technology: Communications and Hardware Systems*, 2026.
- [5] California Polytechnic State University, *CubeSat 101: Basic Concepts and Processes for First-Time CubeSat Developers*.