Caracterización de un MOSFET 2N7000 y diseño de un amplificador de fuente común: pre-informe de la Práctica 4

Juan José Tobar Álvarez*, Nombre Apellido 2*, Nombre Apellido 3*
*Departamento de Ingeniería Eléctrica y Electrónica, Universidad Nacional de Colombia, Bogotá, Colombia
jutobara@unal.edu.co, correo2@unal.edu.co, correo3@unal.edu.co

I. Introducción/Justificación

I-A. Introducción

En un MOSFET de canal n de enriquecimiento, como el 2N7000, el canal solo se forma cuando la tensión compuerta–fuente V_{GS} supera la tensión umbral V_t; según V_{GS} y la tensión drenador–fuente V_{DS}, el dispositivo opera en corte, triodo o saturación [1]. La saturación es la región de amplificación, pues allí la corriente de drenador I_D queda controlada por V_{GS} casi sin depender de V_{DS}. El análisis DC se realiza con la ley de Ohm y las leyes de Kirchhoff, y el análisis AC con el modelo de pequeña señal, caracterizado por la transconductancia g_m [1].

Objetivo general. Caracterizar el MOSFET 2N7000 y diseñar un amplificador de fuente común, verificándolo mediante simulación.

Objetivos específicos. (i) Determinar V_t y k_n y obtener las curvas I_D–V_{DS}; (ii) calcular el punto de polarización, A_v, Z_{in}, Z_{out} y los límites de pequeña señal; (iii) comparar teoría y simulación mediante el error relativo porcentual.

I-B. Justificación

El 2N7000 es un MOSFET DMOS vertical de canal n (60 V, 200 mA, encapsulado TO-92) pensado para amplificación, conmutación y control de motores [2]. Su estructura y los principios de polarización que se practican aparecen en aplicaciones de alta exigencia. En el sector aeroespacial, los MOSFET DMOS verticales han sido el dispositivo de conmutación más utilizado en los sistemas de potencia espaciales de la NASA [3], y el Centro de Vuelo Espacial Goddard mantiene actividades de aseguramiento de dureza a la radiación para estos transistores [4]. En la industria médica, los amplificadores CMOS forman el extremo frontal analógico de los sistemas portátiles de adquisición de señales biomédicas [5]. En telecomunicaciones, los MOSFET LDMOS se emplean en los amplificadores de potencia de las estaciones base celulares [6]. La práctica enseña a extraer V_t y k_n de un dispositivo real y muestra cómo la polarización fija la ganancia y las impedancias.

II. Cálculos

II-A. Parámetros del 2N7000 según la hoja de datos

En la Tabla I se resumen los parámetros pedidos en la guía [2]: los límites de tensión y de corriente acotan el punto de operación, y el amplio rango de $V_{GS(th)}$ (0.8 a 3 V) indica que V_t debe medirse en cada ejemplar.

Tabla I
Parámetros del 2N7000 a $T_A = 25\,^\circ\mathrm{C}$ [2].

Parámetro (símbolo)	Valor	Condición
Ruptura drenador–fuente (BV_{DSS})	60 V (mín.)	$V_{GS} = 0\,\mathrm{V}$, $I_D = 10\,\mu\mathrm{A}$
Tensión compuerta–fuente ($V_{GS,max}$, $V_{GS,min}$)	+30 V, −30 V	límite absoluto
Alimentación usada (V_{DD}, V_{SS})	10 V, 0 V	$V_{DD} < BV_{DSS}$
Tensión umbral ($V_{GS(th)}$)	0.8 a 3 V	$V_{GS} = V_{DS}$, $I_D = 1\,\mathrm{mA}$
Corriente de drenador ($I_{D,max}$)	200 mA	$T_C = 25\,^\circ\mathrm{C}$
Potencia disipada (P_D)	1 W	$T_C = 25\,^\circ\mathrm{C}$
Resistencia en conducción ($R_{DS(on)}$)	5.3 Ω (máx.)	$V_{GS} = 4.5\,\mathrm{V}$

II-B. Modelo del MOSFET y regiones de operación

Despreciando la modulación de la longitud del canal, el transistor está en triodo si $V_{DS} < V_{GS} - V_t$, donde se comporta como una resistencia controlada por V_{GS}, y en saturación si $V_{DS} \geq V_{GS} - V_t$, donde la corriente es [1]

$$I_D = \frac{k_n}{2}\,(V_{GS} - V_t)^2, \tag{1}$$

con $k_n = \mu_n C_{ox}(W/L)$ el parámetro de transconductancia y $V_{OV} = V_{GS} - V_t$ la tensión de sobreimpulso. La (1) describe la saturación, la región de interés para amplificar. En el circuito de la Fig. 1(a) la compuerta está unida al drenador ($V_{DS} = V_{GS}$) y, como $V_t > 0$, el transistor está en saturación para cualquier R_1. Por la ley de Kirchhoff de tensiones,

$$V_{GS} = V_1 - I_D R_1, \tag{2}$$

y al variar R_1 se recorren distintos pares (V_{GS}, I_D).

II-C. Extracción de V_t y k_n

Tomando la raíz cuadrada de la (1) se obtiene

$$\sqrt{I_D} = \sqrt{\frac{k_n}{2}}\,(V_{GS} - V_t), \tag{3}$$

una recta $\sqrt{I_D} = m\,V_{GS} + b$ con pendiente $m = \sqrt{k_n/2}$. Su intercepto con el eje V_{GS} y el valor de k_n son

$$V_t = -\frac{b}{m}, \qquad k_n = 2m^2. \tag{4}$$

Con los 91 pares (V_{GS}, I_D) de la Sec. III-A (R_1 de 1 a $10\,\mathrm{k\Omega}$ en pasos de $100\,\Omega$), el ajuste por mínimos cuadrados de $\sqrt{I_D}$ ($\mathrm{A}^{1/2}$) contra V_{GS} (V) es

$$\sqrt{I_D} = 0.1891\,V_{GS} - 0.2829, \qquad R^2 = 0.9932, \quad (5)$$

de donde $V_t = 1.496\,\mathrm{V}$ y $k_n = 71.52\,\mathrm{mA/V^2}$ mediante la (4). La guía propone verificar k_n con un solo par de puntos:

$$k_n = \frac{2I_D}{(V_{GS} - V_t)^2}. \quad (6)$$

Para $R_1 = 5\,\mathrm{k\Omega}$ ($V_{GS} = 1.6366\,\mathrm{V}$, $I_D = 0.6727\,\mathrm{mA}$) la (6) da $k_n = 68.23\,\mathrm{mA/V^2}$, que difiere $4.59\,\%$ del valor del ajuste.

II-D. Circuito para las curvas características

Para obtener en una sola simulación la familia de curvas I_D–V_{DS} se emplea el circuito de la Fig. 1(b), con $V_1 = V_{GS}$ en la compuerta y $V_2 = V_{DS}$ en el drenador. Se barre V_2 de 0 a 10 V y, de forma anidada, V_1 de 2 a 4 V en pasos de 0.5 V, todos mayores que V_t. La frontera entre triodo y saturación es

$$V_{DS} = V_{GS} - V_t, \quad (7)$$

es decir, $V_{DS} = 0.504\,\mathrm{V}$ para $V_{GS} = 2\,\mathrm{V}$ y $2.504\,\mathrm{V}$ para $V_{GS} = 4\,\mathrm{V}$.




Fig. 1. Circuitos de caracterización: (a) diodo conectado para extraer V_t y k_n; (b) barrido doble para la familia de curvas I_D–V_{DS}.

II-E. Parámetros en la zona de operación

La recta de la (5) se obtuvo con V_{GS} entre $1.59\,\mathrm{V}$ y $1.78\,\mathrm{V}$, cerca del umbral, pero el amplificador opera con $V_{GS} \approx 2\,\mathrm{V}$ e $I_D \approx 10\,\mathrm{mA}$. Por ello se repite el ajuste de la (3) con las corrientes de saturación de la Fig. 4 para V_{GS} de 2, 2.5 y 3 V (Tabla IV), lo que con la (4) y $m' = 0.2627\,\mathrm{A}^{1/2}/\mathrm{V}$ da los parámetros de operación

$$V_t' = 1.561\,\mathrm{V}, \qquad k_n' = 2m'^2 = 138.1\,\mathrm{mA/V^2}, \quad (8)$$

que se usan en el diseño del amplificador (su ventaja se cuantifica en la Sec. V-B).

II-F. Diseño del amplificador de fuente común

Se diseña el amplificador de la Fig. 2 con los parámetros de la Tabla II, con generador ideal ($R_{sig} = 0\,\Omega$), $r_o \to \infty$ y los parámetros de operación de la (8). Los requisitos son saturación y $|v_{out}| \approx 5\,|v_{in}|$: R_{G1} y R_{G2} fijan $I_D \approx 10.8\,\mathrm{mA}$, con lo que $g_m \approx 54.5\,\mathrm{mS}$ ((12)) y $|A_v| = g_m(R_D \parallel R_L) \approx 5$ ((13)).

Tabla II
PARÁMETROS ASUMIDOS PARA EL AMPLIFICADOR DE FUENTE COMÚN.

V_{DD}	R_{G1}	R_{G2}	R_D	R_S
10 V	180 kΩ	100 kΩ	90 Ω	150 Ω
R_L	$C_1 = C_2 = C_S$	$\hat{v}_{in}$	f	R_{sig}
10 kΩ	10 μF	50 mV (100 mV_{pp})	10 kHz	0 Ω




Fig. 2. Amplificador de fuente común diseñado.

II-F0a. Análisis DC.: Con $I_G = 0$, el divisor de la compuerta equivale a una fuente de Thévenin

$$V_G = V_{DD}\frac{R_{G2}}{R_{G1} + R_{G2}} = 3.571\,\mathrm{V}, \qquad R_G = R_{G1} \parallel R_{G2} = 64.29\,\mathrm{k\Omega}, \quad (9)$$

que fija la tensión de compuerta. Con la (9), la malla compuerta–fuente da $V_G = V_t' + V_{OV} + I_D R_S$ y, al sustituir $I_D = \frac{k_n'}{2}V_{OV}^2$ de la (1), resulta una cuadrática en V_{OV} cuya raíz positiva es

$$V_{OV} = \frac{-1 + \sqrt{1 + 2k_n' R_S\,(V_G - V_t')}}{k_n' R_S}. \quad (10)$$

Con la (10) y los valores de la (8) se obtiene $V_{OV} = 0.395\,\mathrm{V}$, $I_D = \frac{k_n'}{2}V_{OV}^2 = 10.77\,\mathrm{mA}$ y $V_{GS} = 1.956\,\mathrm{V}$. Las demás tensiones se calculan con

$$V_S = I_D R_S, \quad V_D = V_{DD} - I_D R_D, \quad V_{DS} = V_D - V_S, \quad (11)$$

que dan $V_S = 1.616\,\mathrm{V}$, $V_D = 9.031\,\mathrm{V}$ y $V_{DS} = 7.415\,\mathrm{V}$. Como V_{DS} de la (11) cumple $V_{DS} \geq V_{OV}$, el transistor opera

en saturación, y $I_D < I_{D,max}$ y $P = V_{DS} I_D = 79.9\,\mathrm{mW} < 1\,\mathrm{W}$ respetan la Tabla I.

II-F0b. Análisis AC.: A 10 kHz los capacitores son cortocircuitos y las fuentes DC son tierra de señal. En el modelo de pequeña señal, la transconductancia es

$$g_m = k'_n V_{OV} = \sqrt{2 k'_n I_D} = 54.54\,\mathrm{mS}, \tag{12}$$

y la ganancia de voltaje, con $R_D \parallel R_L = 89.20\,\Omega$, es

$$A_v = \frac{v_{out}}{v_{in}} = -g_m \left(R_D \parallel R_L\right) = -4.86\ \mathrm{V/V}. \tag{13}$$

El signo negativo indica inversión de fase y la amplitud de salida esperada es $4.86 \times 50\,\mathrm{mV} = 243\,\mathrm{mV}$. Las impedancias de entrada y de salida son

$$Z_{in} = R_{G1} \parallel R_{G2} = 64.29\,\mathrm{k\Omega}, \qquad Z_{out} = R_D \parallel r_o = 90\,\Omega, \tag{14}$$

pues la compuerta no consume corriente y $r_o \to \infty$. Que los capacitores sean cortocircuitos se verifica con la frecuencia de corte de cada uno,

$$f_c = \frac{1}{2\pi R_{eq} C}, \tag{15}$$

donde $R_{eq} = Z_{in}$ para C_1 ($f_c = 0.25\,\mathrm{Hz}$), $R_{eq} = R_D + R_L$ para C_2 ($f_c = 1.58\,\mathrm{Hz}$) y $R_{eq} = R_S \parallel (1/g_m) = 16.34\,\Omega$ para C_S ($f_p = 974\,\mathrm{Hz}$), unas 10 veces menor que los 10 kHz de trabajo. Como C_S introduce además un cero en $f_z = 1/(2\pi R_S C_S)$, la fase de la ganancia a 10 kHz es

$$\angle A_v = -180^\circ + \arctan\frac{f}{f_z} - \arctan\frac{f}{f_p} = -175.0^\circ, \tag{16}$$

con $f_z = 106\,\mathrm{Hz}$, un adelanto de 5.0° sobre la inversión ideal.

II-F0c. Límites de pequeña señal.: El modelo lineal es válido si $v_{gs} \ll 2V_{OV}$ [1]. Como la distorsión de segundo armónico es $HD_2 = \hat{v}_{gs}/(4V_{OV})$, exigir $HD_2 \leq 5\,\%$ conduce a

$$\hat{v}_{gs,max} = 0.2\,V_{OV} = 79\,\mathrm{mV}. \tag{17}$$

Como $v_{gs} = v_{in}$, la amplitud máxima de entrada es $79\,\mathrm{mV}$ y la de salida de unos $384\,\mathrm{mV}$; la señal de 50 mV produce $HD_2 = 3.17\,\%$.

II-G. Diseño del amplificador de fuente degenerada

Para el diseño del amplificador de fuente degenerada se tienen las siguientes ecuaciones disponibles: la ganancia está dada por:

$$A_v = -\frac{Z_{in}}{Z_{in} + R_s ig} * \frac{(Z_{out} || R_L)}{\frac{1}{g_m} + R_s}$$

Dado que $R_s ig$ corresponde a la impedancia de salida del generador de señales, cuyo valor es 50Ω, se espera que esta sea muy pequeña comparada con la impedancia de entrada, por lo que esta primera parte de la ecuación se considera equivalente a 1.

Teniendo en cuenta que se desea una ganancia A_v de 3, que la impedancia de salida de este amplificador es $Z_{out} = R_d$ y que el símbolo menos en la ecuación simboliza la inversión de la fase, la ecuación queda parametrizada de la siguiente forma:

$$3 = \frac{(R_d || R_L)}{\frac{1}{g_m} + R_s}$$

Para que esta ecuación relacione R_d y R_s se requiere condicionar el diseño mediante la transconductancia, la cual según la guía se puede obtener mediante la expresión:

$$g_m = \sqrt{2 k_n * I_d}$$

Con este proposito se elige $k_n = 0.0438 A/V^2$ ya que este es fue el valor experimental obtenido mediante regresión lineal en la primera sesión de la práctica. A su vez entonces se determina $I_d = 10mA$ de manera arbitraria para obtener condiciones de saturación alcanzables en laboratorio sin superar las condiciones de trabajo del MOSFET.

Por lo anterior $g_m = \sqrt{0.0932 \frac{A}{V^2} * 0.01A} = 0.043 A/V$.

Considerando todos estos parametros, la ecuación se puede expresar de la siguiente manera.

$$3 * (\frac{1}{g_m} + R_s) * (10^4 + R_d) = 10^4 * R_d$$

Para la cual, tenemos como parámetro conocido $g_m = 0.0296 A/V$ dados el k_n experimental y la I_d de diseño. Por lo que se procede con un análisis DC sencillo del lazo compuesto por R_d, R_s, y el MOSFET a través de sus terminales *Drain* y *Source*. Dado que ya se definió la corriente I_d, se elige un V_{DS} arbitrario de 5V (ya que este se espera que satisfaga en todo momento la condición de saturación $V_{DS} \geq V_{GS} - V_T$). Por lo que esta ecuación queda:

$$15\,\mathrm{V} - 10\,\mathrm{mA} R_d - 5\,\mathrm{V} - 10\,\mathrm{mA} R_s = 0, \tag{18}$$

o, equivalentemente al despejar, $R_d + R_s = 1\,\mathrm{k\Omega}$. Con estas dos ecuaciones es posible obtener R_d al reemplazar esta última en la ecuación correspondiente a la ganancia:

$$3 * (\frac{1}{g_m} + (1000 - R_d)) * (10^4 + R_d) = 10^4 * R_d$$

.

Al ser esta ecuación una ecuación cuadrática, se optá por resolverla mediante el uso del software *Matlab* y seleccionar la R_d de valor positivo. Posteriormente se usa el mismo software para despejar R_s en y V_{GS}. Por lo que:

$$R_d = 789\Omega \Longrightarrow R_d = 820\Omega$$

$$R_s = 210\Omega \Longrightarrow R_s = 200\Omega$$

$$V_{GS} = 2.126V$$

Dado que al asumir $10mA$ como I_d la tensión $V_S = 2V$, así que $V_G = 4.126V$.

En consecuencia de este último resultado se debe elegir una relación de resistencias tal que:

$$15V * \frac{R_{G2}}{R_{G2} + R_{G1}} \approx 4.126V$$

$$R_{G2} + R_{G1} \approx 3.65 * R_{G2}$$

Por lo que tras revisar un catálogo de resistencias y al tanteo se escogen:

$$R_{G2} = 820k\Omega$$

$$R_{G1} = 2.2M\Omega$$

En consecuencia, el amplificador cuenta con las siguientes impedancias de entrada y salida:

$$Z_{in} = R_{G1}||R_{G2} = 597k\Omega$$

$$Z_{out} = R_D = 820\Omega$$

Finalmente, se verifica que el amplificador no distorsione la señal de salida mediante la expresión:

$$k_n * (V_{GS} - V_t) \gg Vp_{in}$$

$$2 * (V_{GS} - V_t) \gg Vp_{in}$$

$$2 * (2.126V - 1.45V) \gg 0.05V$$

$$1.352V \gg 0.05V$$

Lo cual es cierto. Además también se debe verificar que la señal amplificada no saque al amplificador de la zona de saturación, entonces:

$$V_{DS} - Vp_{out} > V_{GS} - V_t$$

$$5V - 0.15V > 0.676V$$

$$4.85V > 0.676V$$

En conclusión: El amplificador de Source degenerada se encuentra en una zona de operación óptima.

II-H. Diseño del amplificador de drenador común

Dado que ya se conocen la topología del circuito y su ecuación de ganancia. Se empiezan con condiciones de diseño inciales: $A_v = 0.95$ y $R_s = 1k\Omega$ (a la vez que se asume $Z_{in} \gg R_{Sig}$), puesto que esto permite que en la ecuación de ganancia solo quede una única variable, tal que esta sea la transconductancia del MOSFET en el punto de operación. De manera que se lleva el siguiente desarrollo:

$$A_v = \frac{R_l||R_s}{R_l||R_s + \frac{1}{gm}} \longrightarrow \frac{\frac{100\times R_s}{100+R_s}}{\frac{100\times R_s}{100+R_s} + \frac{1}{gm}}$$

Al resolver esta ecuación en *MATLAB* se obtiene un valor para la transconductancia de $0.209A/V$, el cual luego se usa para obtener la corriente de operación del MOSFET:

$$I_d = \frac{gm^2}{2 * k_n} \longrightarrow I_d = 0.499A$$

Lo cual es una corriente que supera ampliamente la corriente máxima de $200mA$ que puede soportar el MOSFET 2n7000, además; esta corriente evidentemente produce una caída de potencial muy alta en la resistencia ($\approx 499V$), por lo que se empieza a iterar bajando el valor de la resistencia, con el objetivo de evitar un consumo de potencia tan alto en R_s. Tras volver a calcular con $R_s = 150\Omega$:

$$I_d = 1.145A$$

$$V_s = 171.709V$$

Dado que esto sigue siendo una potencia excesiva sobre la resistencia, se opta por mantener la resistencia, alterando la ganancia a $A = 0.8$ dado que no hay otro parámetro que pueda aliviar el circuito y este se encuentra altamente relacionado con la transconductancia. Recalculando con $R_s = 150\Omega$ y $A = 0.8$:

$$I_d = 0.051A$$

$$V_s = 7.610V$$

$$P_{R_s} = 0.386W$$

Adicionalmente, dado que la corriente ya está determinada. Se calcula también V_{GS} usando *MATLAB* mediante la expresión:

$$0.051A = 0.0438\frac{A}{V^2} * (V_{GS} - 1.45V)^2$$

$$V_{GS} = 2.972V$$

Gracias a que ya se tienen estos cálculos, es posible conocer que $V_G = 10.582$, Por lo que es posible elegir un $VDD = 16V$. Por lo que:

$$V_{DS} = 16\,\text{V} - 7.610\,\text{V} = 8.39\,\text{V} \geq 2.972\,\text{V} - 1.45\,\text{V} = V_{GS} - V_t \tag{19}$$

Lo cual garantiza la condición de saturación, así que finalmente y de manera similar a los circuitos de Source común y Source degenerada. Se eligen las resistencias de Gate siguiendo la relación del divisor de tensión. Entonces:

$$R_{G1} = 510k\Omega$$

$$R_{G2} = 250k\Omega$$

$$Z_{in} = 167.76k\Omega$$

II-I. Diseño de la fuente de corriente de 35 mA (determinada por el número de grupo)

Dada la topología del circuito, lo primero es determinar V_G el cual es igual a V_{GS} para el MOSFET de la derecha. Por lo que se emplea la ecuación de la corriente en el MOSFET:

$$I_d = 0.035A = \frac{0.0438A/V}{2} * (V_{GS} - V_t)^2$$

Al resolver V_{GS} usando *MATLAB*:

$$V_{GS} = 2.714V$$

Por lo que posteriormente se deduce una resistencia que permita llegar a una corriente similar gracias a una tensión de Alimentación adecuada, para la cual inicialmente se selecciona $VDD = 15V$:

$$15V - 0.035A * R - V_{GS} = 0$$

$$R = \frac{15V - 2.714V}{0.035A}$$

$$R = 351\Omega$$

Dado que la resistencia comercial más cercana es 330Ω, se elige esta para posteriormente elegir un nuevo VDD que permita el paso de la corriente deseada:

$$VDD = 0.035A * 330\Omega + 2.714V$$

$$VDD = 14.264V$$

III. Simulación

III-A. *Caracterización con R_1 variable*

Se simuló en LTspice el circuito de la Fig. 1(a) con $V_1 = 5\,\text{V}$, la directiva `.step param Rvar 1k 10k 100` y análisis de punto de operación, usando como equivalente del 2N7000 el modelo de canal n de 60 V de LTspice (designado 2N7002 en el esquemático). La Tabla III presenta los resultados para R_1 de 1 a 10 kΩ y la Fig. 3 muestra $\sqrt{I_D}$ contra V_{GS} para los 91 valores, junto con la recta de la (5).

Tabla III
RESULTADOS DE LA SIMULACIÓN DEL CIRCUITO DE CARACTERIZACIÓN. $\sqrt{I_D}$ EN $10^{-3}\,\text{A}^{1/2}$.

R_1 (kΩ)	V_{GS} (V)	I_D (mA)	$\sqrt{I_D}$ (10^{-3} A$^{1/2}$)	R_1 (kΩ)	V_{GS} (V)	I_D (mA)	$\sqrt{I_D}$ (10^{-3} A$^{1/2}$)
1	1.7816	3.2184	56.73	6	1.6232	0.5628	23.72
2	1.7117	1.6442	40.55	7	1.6123	0.4840	22.00
3	1.6765	1.1078	33.28	8	1.6030	0.4246	20.61
4	1.6535	0.8366	28.92	9	1.5950	0.3783	19.45
5	1.6366	0.6727	25.94	10	1.5880	0.3412	18.47




Fig. 3. $\sqrt{I_D}$ en función de V_{GS} obtenida variando R_1, con su ajuste lineal y el intercepto V_t.

III-B. *Curvas características I_D–V_{DS}*

Con el circuito de la Fig. 1(b) se hizo un barrido DC de V_2 de 0 a 10 V en pasos de 10 mV y V_1 de 2 a 4 V en pasos de 0.5 V. La Fig. 4 muestra que cada curva sube en triodo y se vuelve horizontal en saturación.

III-C. *Amplificador de fuente común*

Se simuló el circuito de la Fig. 2 con los valores de la Tabla II, una fuente senoidal de 50 mV de amplitud a 10 kHz y un análisis transitorio de 500 μs. La Fig. 5 muestra las tensiones entre 300 y 500 μs. Ajustando senoides de 10 kHz entre 200 y 500 μs se obtienen amplitudes de 50.00 mV (entrada) y 247.7 mV (salida), un desfase de salida




Fig. 4. Curvas características I_D–V_{DS} del MOSFET simulado para V_{GS} de 2 a 4 V.

de $-174.9°$, $A_v = -4.95$ V/V y, con un ajuste de armónicos, $HD_2 = 3.45\,\%$.




Fig. 5. Tensiones de entrada y de salida simuladas del amplificador de fuente común a 10 kHz.

IV. Montaje

V. Análisis de resultados

V-A. *Caracterización del MOSFET*

En la Fig. 3 se observa que $\sqrt{I_D}$ crece de forma aproximadamente lineal con V_{GS}, como predice la (3), con $R^2 = 0.9932$; el intercepto $V_t = 1.496\,\text{V}$ está dentro del rango de la hoja de datos y el k_n puntual difiere $4.59\,\%$ del de la pendiente. El transistor permanece en saturación para cualquier R_1 porque $V_{DS} = V_{GS} > V_{GS} - V_t$; R_1 solo desplaza el punto sobre la curva según la (2). La relación es lineal porque en saturación $\sqrt{I_D} \propto V_{GS} - V_t$, y el intercepto es V_t porque allí $\sqrt{I_D} = 0$ y el canal deja de existir.

V-B. *Curvas características y parámetros de operación*

En la Fig. 4 es posible observar que la corriente de saturación crece con V_{GS} y es casi independiente de V_{DS} tras la frontera de la (7). Las curvas permiten ubicar el punto de operación y son específicas de cada ejemplar porque dependen de su V_t y k_n. La Tabla IV compara las corrientes simuladas con las de la (1) usando la (8).

Tabla IV
CORRIENTE DE SATURACIÓN SIMULADA FRENTE A LA (1) CON V_t' Y k_n', Y ERROR RELATIVO.

V_{GS} (V)	I_D simulada (mA)	I_D modelo (mA)	Error (%)
2.0	13.07	13.31	1.84
2.5	61.93	60.88	1.70
3.0	142.19	142.98	0.56
3.5	249.41	259.61	4.09
4.0	380.18	410.76	8.04

Con V_t' y k_n' el error es menor que $2\,\%$ entre 2 y 3 V y llega a $8.04\,\%$ en 4 V. Con los parámetros de la (5), obtenidos cerca del umbral, la (1) subestima la corriente entre $30.5\,\%$ y $43.1\,\%$ en ese intervalo, porque la pendiente de $\sqrt{I_D}$ aumenta con V_{GS} (de $0.19\,\mathrm{A}^{1/2}/\mathrm{V}$ cerca del umbral a $0.26\,\mathrm{A}^{1/2}/\mathrm{V}$ entre 2 y 3 V). Por eso V_t y k_n deben extraerse cerca de la zona de operación y el amplificador se diseña con V_t' y k_n'. Además, para $V_{GS} \geq 3.5\,\mathrm{V}$ la corriente supera los $200\,\mathrm{mA}$ de la hoja de datos y en $V_{GS} = 4\,\mathrm{V}$ la potencia llega a $3.80\,\mathrm{W}$, frente a $P_D = 1\,\mathrm{W}$, por lo que el barrido de laboratorio debe restringirse.

V-C. Amplificador de fuente común

En la Fig. 5 es posible observar que la salida está invertida y que su amplitud es casi cinco veces la de la entrada; los picos son $+240.0\,\mathrm{mV}$ y $-256.6\,\mathrm{mV}$, asimetría debida al segundo armónico. La Tabla V compara teoría y simulación.

Tabla V
AMPLIFICADOR DE FUENTE COMÚN: TEORÍA FRENTE A SIMULACIÓN.

Magnitud	Teoría	Simulación	Error (%)
A_v (V/V)	-4.86	-4.95	1.82
Amplitud de v_{out} (mV)	243	247.7	1.90
$\angle A_v$ (°)	-175.0	-174.9	0.06
HD_2 (%)	3.17	3.45	8.12

El requisito $|v_{out}| \approx 5\,|v_{in}|$ se cumple en teoría y en simulación: $|A_v| = 4.86$ se desvía $2.8\,\%$ de 5 y $|A_v| = 4.95$ se desvía $0.9\,\%$. La ganancia teórica y la simulada difieren $1.82\,\%$, lo que valida el uso de los parámetros de operación, y el desfase simulado coincide con el de la (16) (inversión con 5° de adelanto por C_S, cuyo polo es el de la (15)). Las impedancias de la (14) no dependen de k_n ni de V_t. El HD_2 simulado es algo mayor que el teórico porque la (17) solo usa el modelo cuadrático, pero ambos son menores que $5\,\%$ y la entrada de 50 mV es menor que el límite de $79\,\mathrm{mV}$. Además, el transistor sigue en saturación ($V_{DS} = 7.42\,\mathrm{V} \geq V_{OV} = 0.40\,\mathrm{V}$) y $|A_v| > 1$, condiciones básicas para que haya amplificación.

VI. CONCLUSIONES

1. El ajuste de $\sqrt{I_D}$ contra V_{GS} dio $V_t = 1.496\,\mathrm{V}$, dentro del intervalo de la hoja de datos (0.8 a 3 V), y $k_n = 71.52\,\mathrm{mA/V^2}$; el cálculo puntual difiere $4.59\,\%$ del ajuste.
2. Con la compuerta unida al drenador el transistor permanece en saturación para cualquier R_1, lo que explica la linealidad de $\sqrt{I_D}$ y que V_t sea el intercepto.
3. Los parámetros extraídos cerca del umbral subestiman I_D entre $30.5\,\%$ y $43.1\,\%$ en V_{GS} de 2 a 4 V; con $V_t' = 1.561\,\mathrm{V}$ y $k_n' = 138.1\,\mathrm{mA/V^2}$ el error es menor que $2\,\%$ entre 2 y 3 V y de $8.04\,\%$ en 4 V, por lo que el modelo cuadrático es válido solo localmente.
4. El amplificador queda polarizado en saturación ($I_D = 10.77\,\mathrm{mA}$, $V_{DS} = 7.42\,\mathrm{V}$), con $Z_{in} = 64.29\,\mathrm{k\Omega}$ y $Z_{out} = 90\,\Omega$, y la ganancia teórica (-4.86) difiere $1.82\,\%$ de la simulada (-4.95): ambas cumplen $|v_{out}| \approx 5\,|v_{in}|$ (desviaciones de $2.8\,\%$ y $0.9\,\%$) y su fase coincide (-175.0° frente a -174.9°).
5. La entrada de 50 mV queda por debajo del límite de pequeña señal de $79\,\mathrm{mV}$, con HD_2 de $3.17\,\%$ teórico y $3.45\,\%$ simulado, ambos menores que $5\,\%$.

REFERENCIAS

[1] A. S. Sedra, K. C. Smith, T. C. Carusone, and V. Gaudet, *Microelectronic Circuits*, 8th ed. New York, NY, USA: Oxford Univ. Press, 2020.

[2] Microchip Technology Inc., "2N7000: N-channel enhancement-mode vertical DMOS FET," Datasheet DS20005695A, 2021. [Online]. Available: https://static.chipdip.ru/lib/597/DOC011597112.pdf

[3] P. Shea, "Design and modeling of radiation hardened LDMOSFET for spacecraft power systems," M.S.E.E. thesis, Univ. of Central Florida, Orlando, FL, USA, 2007. [Online]. Available: https://stars.library.ucf.edu/etd/3344

[4] J.-M. Lauenstein, "Challenges for radiation hardness assurance (RHA) on power MOSFETs," presented at the NEPP Electronic Technology Workshop, NASA Goddard Space Flight Center, Greenbelt, MD, USA, 2012. [Online]. Available: https://ntrs.nasa.gov/api/citations/20120014270/downloads/20120014270.pdf

[5] S.-T. Kao and C.-C. Su, "A 0.8-V low power analog front-end IC for biomedical signal recording," thesis, Inst. Elect. Control Eng., Nat. Chiao Tung Univ., Hsinchu, Taiwan, 2008. [Online]. Available: http://hdl.handle.net/11536/41083

[6] A. Litwin, Q. Chen, J. Johansson, G. Ma, L.-A. Olofsson, and P. Perugupalli, "High power LDMOS technology for wireless infrastructure," in *Proc. GaAs Applications Symp. (GAAS 2001)*, London, U.K., Sep. 2001. [Online]. Available: https://amsacta.unibo.it/id/eprint/65/