#### TP1 CR

#### 4. Adding new peripherals

## **Hardware modifications**

On rajoute my\_periph au projet vivado existant :

```
    Verilog Header (1)
    ICOBS_light_TOP(arch) (ICOBS_light_TOP.vhd) (6)
    ahblite_my_periph(arch) (my_periph.vhd)
```

Nous le rajoutons a la liste de peripheriques :

```
CID_TIMER1,

CID_UART1,

CID_MY_PERIPH);

CID_MY_PERIPH);

constant CID_MAX : integer := CID_ENUM'pos(CID_ENUM'right);

end package;
```

On initialise le composant ahblite\_my\_periph. L'initialisation se fait comme un composant classique vu dans les TPs precedents. Nous remarquons qu'il est branché directement aux bus de data et d'adresse commun aux autres périphériques.

```
component abblite_defaultslave
          port (
              HRESETn
                        : in std_logic;
                          : in
              HCLK
                                std_logic;
              HSEL
                         : in std_logic;
              HREADY
                         : in std_logic;
              -- AHB-Lite interface
              AHBLITE IN : in AHBLite master vector;
              AHBLITE_OUT : out AHBLite_slave_vector);
110
          end component;
112
          component ahblite my periph
          port (
114
              HRESETn : in std_logic;
115
116
              HCLK : in std_logic;
                      : in std_logic;
              HSEL
119
              HREADY : in std_logic;
120
              --AHB-Lite interface
              AHBLITE_IN : in AHBLite_master_vector;
122
              AHBLITE_OUT : out AHBLite_slave_vector);
          end component;
```

Dans ce process, lorsque nous avons l'adresse du périphérique voulu, nous stockons la valeur depuis le périphérique pour la stocker dans la variable sel. Rq, nous avons encore plein d'adresses de périphérique disponibles, ce qui veut dire que nous pourrons encore rajouter des périphériques facilement dans le futur.


```
process (HADDR) begin
           address <= HADDR;
       end process;
       process (address) begin
           case address(31 downto 24) is
                when x"11" =>
                    case address(23 downto 20) is
                        when x"0" =>
                            case address(19 downto 10) is
                                 when x"00" & "00" \Rightarrow sel \leftarrow CID_GPIOA;
                                 when x"00" \& "01" \Rightarrow sel <= CID GPIOB;
                                 when x"00" & "10" => sel <= CID_GPIOC;
                                 when x"11" & "00" => sel <= CID_RSTCLK;
                                 when x"18" & "00" => sel <= CID TIMER1;
                                 when x"20" & "00" => sel <= CID UART1;
55
                                 when x"22" & "00" => sel <= CID MY PERIPH;
                                 when others => sel <= CID_DEFAULT;
                            end case;
                        when others => sel <= CID DEFAULT;
                    end case ;
                when others => sel <= CID_DEFAULT;
           end case;
       end process;
```

## **Software modifications:**

Dans la partie soft il n'y a quasiment rien a faire, appart faire la déclaration de la structure my-periph, inclure les includes, et utiliser le périphérique dans la fonction main de notre code.

Compile and update the COE file in the Vivado project, then check in U\_MY\_PERIPH the content of the registers with a simulation.

Nous voyons que les deux registres du nouveau périphérique que nous avons modifiés dans le main sont bien mis à 0x055 :




## 5. Add a 7-segment controller in the peripheral

Dans cette partie nous ne faisons que rajouter encore deux registres dans notre périphérique, tout en rajoutant un contrôleur pour les afficheurs 7 segments. Ce contrôleur sera câblé à l'intérieur de notre périphérique, et c'est lui qui, en utilisant les registres, affichera les datas stockées dans chacun des afficheurs.

La difficulté ici, est de bien faire remonter les signaux depuis l'intérieur du périphérique, jusqu'au icobs\_light sans oublier de câbler les signaux à mi-chemin (sinon la simu fonctionnera, mais pas la vraie implémentation sur carte).

compile the code, update COE file, simulate (update the testbench with 7-segment display signals) and implement on board to check that it's working properly:



# Juan SANCHEZ MEA4

Et une fois implémenté sur carte :

