

Arquitectura de Computadoras I Ingeniería de Sistemas Curso 2025

Práctico 2: MIPS uniciclo

El objetivo analizar y comprender el procesador MIPS uniciclo estudiado en la teoría proporcionado por la cátedra. La cátedra proporciona lo siguiente:

- Descripciones VHDL: Memorias de Programa y Datos, Procesador y TestBench
- Contenido de memorias: programas y datos

Ejercicios:

- a. Complete la descripción del procesador MIPS proporcionado por la cátedra mediante las incorporaciones del banco de registros y la ALU, realizados en el TP 1.
- b. Analice y simule el procesador con los contenidos de memorias de programa (*program1* y *program2*) y datos (*data*).
- c. Analice la latencia involucrada en la ejecución de los dos programas.
- d. Analice el funcionamiento de las memorias de programas y datos:
 - Flancos de reloj de memorias y almacenamientos del procesador
 - En el TestBench proporcionado por la cátedra, ProcessorTB, analice el funcionamiento del procesador cuando se cambia el parámetro C_FUNC_CLK en la instanciación de las memorias de Datos y Programas:
- e. Implemente el programa que realice los siguiente:

$$R_2 = \sum_{i=1}^{Mem[4]} i.$$

Note que la dirección 4 de la memoria de datos debe contener el límite de la sumatoria. Para el desarrollo del código ensamblador del programa, se recomienda el uso de la herramienta MARS disponible en courses, missouristate, edu/KenVollmar/MARS/download.htm