

Arquitectura de Computadoras I Ingeniería de Sistemas Curso 2025

Práctico 1: Componentes del microprocesador MIPS

El objetivo de esta práctica es implementar algunos componentes del microprocesador MIPS en VHDL. Detalles de este microprocesador se pueden encontrar en el libro: "Computer Organization and Design MIPS Edition: The hardware/Software Interface" 6th Edición, por David A. Patterson y John L. Hennessy.

Se debe usar siempre los tipos STD_LOGIC o STD_LOGIC_VECTOR para las entradas, salidas, señales y variables en las entidades.

<u>IMPORTANTE</u>: Los nombres de los archivos que se entregarán, en el caso que la cátedra lo requiera, deben ser del estilo:

- P1X.VHD para el modelo pedido en el ejercicio.
- P1X_TB.VHD para su banco de pruebas (testbench).

Donde X es la letra del ejercicio. Por ejemplo, para el ejercicio a se entregarán dos archivos, P1a.VHD y P1a_TB.VHD. Se deberán usar los nombres especificados para las entidades y sus entradas/salidas. En el caso de los bancos de pruebas, como nombre de la entidad se usará el mismo que el del archivo (ejemplo: entity P1a_TB is...). Los nombres de las arquitecturas, tanto para el diseño como para el banco de pruebas, serán siempre PRACTICA. Es indispensable para la corrección respetar estas normas.

Ejercicios:

a. ALU del procesador MIPS. Esta ALU opera con datos de 32 bits, dispone del flag zero para indicar si el resultado es igual a cero. Sus operaciones aritmético/lógicas básicas son suma, resta, and, or, "menor que" y desplazamiento a la izquierda. En el caso de introducir un código de operación (control) que no corresponda con los prefijados en la tabla, la señal de salida result se pondrá a 0. Los códigos de operación se corresponderán con la siguiente tabla:

control	operation
000	<i>a</i> and <i>b</i>
001	aor <i>b</i>
010	a+ b
100	<i>b</i> << 16 (lógico)
110	a -b
111	a <b< td=""></b<>

La ALU debe ser completamente combinacional.

El *flag zero* se pondrá a 1 cuando el resultado de la operación es igual a cero. En caso contrario debe permanecer siempre a 0.

Cuanto *control* es 111 se pondrá en la salida *result* un 1 si *a* es menor que *b* y un 0 encaso contrario.

Entidad: ALU.

Entradas: a(31 downto 0), b(31 downto 0) y control(2 downto 0).

Salidas: result(31 downto 0) y zero.

b. Banco de registros. En el procesador MIPS existe un banco de registros de 32 registros de propósito general de 32 bits cada uno, de los cuales el primero (r0) está siempre a 0. Este banco permite el acceso simultáneo a tres registros, cuyas direcciones son: reg1_rd, reg2_rd y reg_wr. El acceso a los registros direccionados por reg1_rd y reg2_rd será de lectura, mientras que el asociado a reg_wr será de escritura. La escritura será síncrona, en flanco de bajada y habilitada con la señal wr a 1, mientras que la lectura será siempre combinacional. El reset del circuito es asíncrono y activo a nivel alto.

Entidad: Registers.

Entradas: clk, reset, wr, reg1_rd (4 downto0), reg2_rd (4 downto 0), reg_wr(4

downto 0) y data_wr(31 downto0).

Salidas: data1_rd (31 downto0) y data2_rd (31downto0).

Empleando pseudocódigo, su funcionalidad se puede describir como:

If reg1_rd!= 0 thendata1_rd<= Regs(reg1_rd) elsedata1_rd<= x"00000000" Ifreg2_rd!= 0 thendata2_rd<= Regs(reg2_rd) elsedata2_rd<= x"00000000" If falling edge(clk) and wr='1' then Regs(reg wr) <= data wr;