

# FACULTAD DE INGENIERÍA PROGRAMA DE INGENIERÍA MULTIMEDIA, ELECTRÓNICA Y BIOMÉDICA CIRCUITOS DIGITALES - PROFESORA: M. SC. ERIKA SARRIA NAVARRO

## PRACTICA No. 4: DISEÑO DE MÁQUINAS DE ESTADO

#### 1. OBJETIVOS

- a) Introducir al estudiante en el diseño de Sistemas Secuenciales
- b) Estudiar y entender el concepto de máquina de estado finito (FSM)
- c) Adquirir habilidad en el diseño, implementación y verificación de circuitos combinatorios, utilizando la herramienta de programación Quartus®
- d) Identificar la forma de programación y visualización de las tarjetas de desarrollo y educación DE2, DE2-115 y DE10-Standard de Altera

#### 2. EQUIPOS Y ELEMENTOS

Tarjeta de desarrollo DE2, DE2-115 y DE10-Standard PC Software Quartus 13.0.1 Manuales de Usuario de la Tarjeta DE2, DE2-115 y DE10

#### 3. INFORMACIÓN PREVIA

### 3.1 Máquinas de estado finito (FSM)


Las FSM son circuitos secuenciales que describen el comportamiento deseado del circuito en términos de transiciones de estado y cambios en la salida como respuesta a todas las posibles combinaciones de las entradas y los estados. Las máquinas de estado se clasifican en dos tipos básicos: máquinas de estados Moore y máquinas de estado Mealy.

En las máquinas de estado tipo Moore la salida depende sólo del estado presente. Ejemplos de máquinas de estados tipo Moore son los contadores.

En esta práctica de laboratorio se desarrollará una máquina de estados con las siguientes características (Ver figura 1):

- Se generará un conteo up/down (ascendente descendente) de 8 estados que continuará indefinidamente.
- La variable que controlará el sentido del conteo será X. Si X vale 1 el conteo será descendente, si X vale 0 el conteo será ascendente
- El sistema tendrá dos salidas:
  - La salida PRIMO se colocará en "1" cuando el conteo actual sea un número primo (SALIDA MOORE)
  - La salida FIN se colocará en "1" cuando el estado sea el último de la serie, en otras palabras, si está subiendo el conteo con X=0, FIN se activa solo si el estado es S7 y si el conteo está descendiendo, con X=1, FIN se activa solo si el estado es S0. (SALIDA MEALY)


Figura No. 1: Diagrama de estados



Las salidas FIN y primo deben mostrarse en leds, y el estado actual en un display.

Para esto se utilizará el circuito ya utilizado en laboratorios previos (ver figura 2), teniendo en cuenta que solo se necesitan 3 bits y la entrada D se conecta a GND.

Figura No. 2: Circuito Visualizador



#### 4. PROCEDIMIENTO

- a) Cree un proyecto llamado *lab4*<*nombreintegrante*>, verificando directamente en la tarjeta la referencia de la FPGA que va a ser utilizada.
- b) Realice el diagrama esquemático del circuito diseñado en el software.
- c) Compile el circuito y realice las correcciones necesarias.

- d) Consulte el Manual de Usuario de la Tarjeta DE2 y verifique la ubicación de los interruptores y leds a utilizar. Asocie los pines de entrada y salida con los pines seleccionados. Compile de nuevo.
- e) Realice nuevamente la compilación y programe la tarjeta DE2. verificando su funcionamiento.

#### 6. INFORME

- a) Presente todos los datos previos de diseño e investigación, incluyendo el diseño completo de la máquina de estados con las tablas de estado, las tablas de transición, los mapas K/algebra booleana de las ecuaciones de transición y salida y los circuitos obtenidos a partir de estas reducciones.
- b) Debe sustentar a la docente a más tardar el miércoles 29 de mayo en clase el funcionamiento del laboratorio previo a la entrega de este.
- c) Presente el diagrama completo de quartus. Si es grande y para que se vea recórtelo y acomódelo por partes para compresión del lector del informe
- d) Redacte conclusiones de la práctica. Si lo desea escriba también sugerencias o comentarios.

Debe subir al moodle tanto el informe como los archivos generados en Quartus (archivo del proyecto y esquemático).

#### 6. BIBLIOGRAFÍA

TOCCI, Ronald. Sistemas Digitales Principios y Aplicaciones. Decima Edición. Editorial Pearson Educación. México. 2007.

BROWN, Stephen. Fundamentos de lógica digital con diseño VHDL. Segunda Edición. Editorial Mc Graw Hill. México. 2006.

WAKERLY, John F. Diseño Digital: Principios y Práctica. Editorial Prentice Hall