

Las celdas, y cómo se ven en klayout, xschem y magic

Este documento recorre lo que el PDK contiene de verdad - la librería de celdas generada - y lo que cada una de las cuatro herramientas te muestra al abrirlo. También explica cómo activar el PDK y cómo moverte entre él y los PDK open source que ya vienen instalados en el contenedor.


El proceso en un párrafo

Un transistor de película delgada de IGZO, top-gate coplanar, cuatro máscaras. La isla de IGZO se deposita primero, el Au de fuente/drenaje cae directamente sobre ella - el contacto es el solape, no hay capa de vía -, sigue una película continua de 50 nm de Al2O3 que solo se abre sobre los pads, y el gate de Au es el último metal.

#	Capa	GDS	Qué es
1	igzo	4/0	isla semiconductora, se deposita primero
2	sd	6/0	fuentes/drenajes de Au, directamente sobre el IGZO
3	oxetch	5/0	aberturas en el Al2O3, solo sobre los pads de S/D
4	gate	2/0	gate de Au, último metal, encima del dieléctrico
	align	8/0	marcas de alineación

Dónde vive cada cosa

Repositorio	github.com/Juander28/TFT-MMM-LAB-PDK
Copia de trabajo	/foss/designs/TFT-MMM-LAB-PDK (= C:\TFT-MMM-LAB-PDK)
Instalado como	\$PDK_ROOT/TFT-MMM-LAB-PDK, con PDK_ROOT = ~/pdks
Este documento	~/Documents/PDK-TFT-MMM-LAB
Nombre de la tecnología	igzo_mmm_lab
Librería de dispositivos	igzo_mmm_lab_pr



Las 39 celdas generadas en KLayout, con la tecnología igzo_mmm_lab seleccionada. Lista de celdas a la izquierda, paleta de capas a la derecha.

Cómo activar el PDK

Una sola vez, después de clonar:

```
$ cd /foss/designs/TFT-MMM-LAB-PDK
$ ./install.sh
$ source ~/.bashrc          # o simplemente abre una terminal nueva
```

install.sh hace dos cosas. Construye un PDK_ROOT escribible en ~/pdk con un enlace a cada PDK de /foss/pdks más este, y añade la función use-pdk a ~/.bashrc. No copia nada y los PDK del contenedor quedan intactos.

Por qué no se pone directamente en /foss/pdks

/foss/pdks pertenece a root y la cuenta designer no puede escribir ahí, así que no se puede crear un directorio nuevo junto a sky130A y gf180mcuD. Con una shell de root en el contenedor, un enlace lo vuelve nativo, e install.sh lo hace solo cada vez que /foss/pdks resulte ser escribible:

```
ln -s /foss/designs/TFT-MMM-LAB-PDK /foss/pdks/TFT-MMM-LAB-PDK
```

Cambiar de PDK

Después, en cualquier terminal:

```
$ use-pdk TFT-MMM-LAB-PDK      # el proceso IGZO TFT
$ use-pdk gf180mcuD            # GlobalFoundries 180 nm
$ use-pdk sky130A              # SkyWater 130 nm
$ use-pdk ihp-sg13g2           # IHP SiGe BiCMOS 130 nm
$ use-pdk ihp-sg13cmos5l       # variante CMOS de IHP
```

Un solo comando cambia las cuatro herramientas a la vez: todas leen las mismas cuatro variables. use-pdk solo convierte eso en un comando en lugar de cuatro exports.

Variable	Se pone en	Quién la lee
PDK	TFT-MMM-LAB-PDK	todo, por nombre
PDKPATH	PDK_ROOT/PDK	scripts, .magicrc, xschemrc
KLAYOUT_PATH	~/klayout:\$PDKPATH/libs.tech/klayout	klayout: tecnología + PCells
SPICE_USERINIT_DIR	\$PDKPATH/libs.tech/ngspice	ngspice: ruta de modelos

Qué recoge cada herramienta

klayout	la tecnología igzo_mmm_lab, sus colores de capa, los PCells igzo_mmm_lab_pr
xschem	\$.:IGZO_MODELS, el símbolo tft_igzo, los testbenches de ejemplo
ngspice	design.ngspice (los envoltorios del dispositivo) y las esquinas
magic	igzo_mmm_lab.tech, las vistas .mag, las reglas de extracción
netgen	libs.tech/netgen/setup.tcl para el LVS

La librería de celdas

Tres PCells generan todo. La librería trae 39 celdas: la matriz de transistores del chip de prueba, el mismo dispositivo con sus pads, tres capacitores y cinco inductores. Las pasivas tienen su propio documento - el SOP de celdas - que recorre cada parámetro y de dónde salió su valor por defecto.

Celda	Cantidad	Qué es
tft_igzo_l{L}w{W}	30	L en {5,10,20,40,80,160} um x W en {10,50,100,500,1000} um
tft_igzo_l10w100_pad	1	el dispositivo fabricado, con sus pads de 400x400 um
cap_mim_400x400	1	el capacitor de solape con el que se midió Cox
cap_mim_40p36 / _9p61	2	dimensionados por capacitancia, no por medidas
ind_igzo_*	5	cuadrado/circular x serie/paralelo, más la bobina del tanque

Están generadas, no dibujadas a mano

Hay una sola descripción de la geometría - el PCell de KLayout - y todas las demás vistas se derivan de ella, así que no se pueden desincronizar:

```
$ python3 scripts/build_libs_ref.py      # PCells  -> gds/tft_primitives.gds
$ ./scripts/build_mag_views.sh          # ese GDS  -> mag/*.mag (32 vistas magic)
```

No edites los .mag a mano: son salida, no fuente.

Los valores por defecto son el dispositivo fabricado

tft_igzo con sus parámetros por defecto reproduce la celda TFT-10L100W del chip de prueba forma por forma, en las tres capas dibujadas. Eso lo afirma un test de regresión, no la vista:

```
$ python3 libs.tech/klayout/tech/pymacros/testing/test_pcell_vs_gds.py \
    libs.ref/igzo_mmm_lab_pr/gds/TFT_layout.gds


OK sd 6/0 [(-502.5, -200.0, -5.0, 200.0), (5.0, -200.0, 502.5, 200.0)]
OK igzo 4/0 [(-15.0, -55.0, 15.0, 55.0)]
OK gate 2/0 [(-200.0, -495.0, 200.0, 495.0)]
OK gate 2/0 PCell stripe 20 um over the island, overlap [5.0, 5.0] um per side
OK gate 2/0 GDS stripe 20 um over the island, overlap [5.0, 5.0] um per side
OK nf=1/2/5 shared electrodes, W_total = 100 / 200 / 500 um
OK drawn channel gap 10 um - the +3 um print bias is reported, not drawn
```

Nomenclatura

l10w100 significa L = 10 um, W = 100 um, ambas dibujadas. El proceso imprime el canal unas 3 um más largo; el PCell lo reporta como l_printed y nunca lo aplica a la geometría, porque un PCell escribe una máscara y ese bias es una muestra de una celda.

En KLayout

La librería igzo_mmm_lab_pr aparece en el navegador de librerías con dos PCells. Instancias uno y editas sus parámetros en el diálogo de la instancia.




tft_igzo con pad=true: pads de S/D a izquierda y derecha (naranja, con las aberturas del dieléctrico en rojo dentro de ellos), pad de gate arriba y el dispositivo en medio. Este es el TFT-10L100W fabricado.

Parámetros de tft_igzo

Parámetro	Por defecto	Significado
w_gate	100 um	ancho de canal, por dedo
l_gate	10 um	longitud de canal dibujada = el hueco entre electrodos
nf	1	dedos; comparten electrodos
gate_ov	5 um	solape del gate por lado - el parásito dominante
sd_len	97.5 um	longitud del electrodo de S/D
igzo_ext_x / _y	10 / 5 um	isla sobre el electrodo / más allá de su extremo
pad	off	pads de 400x400 um + aberturas del dieléctrico
l_bias	3 um	bias de dibujado a impreso, solo se reporta
l_printed	solo lectura	l_gate + l_bias
w_total	solo lectura	w_gate x nf

En KLayout: el dispositivo




La zona del canal de tft_igzo_10w100. En turquesa la isla de IGZO, en naranja los electrodos de S/D, en gris la franja de gate que los cruza. El hueco entre los dos electrodos naranjas es L ; la altura en que enfrentan a la isla es W .

Leído de la imagen, e idéntico a lo que dibuja el chip de prueba:


$L = 10 \text{ } \mu\text{m}$	el hueco entre los electrodos de S/D
$W = 100 \text{ } \mu\text{m}$	la altura del electrodo, no la de la isla
solape = $5 \text{ } \mu\text{m}$	cuánto se monta el gate sobre cada electrodo
isla = $30 \times 110 \text{ } \mu\text{m}$	10 μm sobre cada electrodo en x, 5 μm más allá en y

El capacitor



cap_mim_400x400: la placa inferior es metal de S/D bajando, la superior es metal de gate cruzando de lado, y la capacitancia es su cruce de $400 \times 400 \text{ } \mu\text{m}$ - 250.2 pF medidos, de donde sale $C_{ox} = 1.564 \text{ fF}/\mu\text{m}^2$.

En xschem




symbols/tft_igzo.sym. Tres pines en el orden D, G, S - el mismo orden en que el subcircuito igzo_tft los declara. No hay pin de bulk: un TFT esta sobre vidrio, y el envoltorio deja el bulk del dispositivo intrinseco atado a su propia fuente.

Qué netlist produce


```
XM1 D G S igzo_tft W=1000u L=8u ov=5u nf=1
```

W, L y ov son dimensiones dibujadas, en metros. spiceprefix=X porque el dispositivo es un subcircuito: el envoltorio añade la resistencia de contacto medida y la capacitancia de solape alrededor de un núcleo nivel 1, así que ov se puede barrer - que es el punto, porque el solape es lo que decide si una etapa sintonizada funciona.




tests/tft_iv.sch - el testbench de curvas de salida sobre el dispositivo con el que se validó el modelo ($W = 1000 \mu\text{m}$, $L = 8 \mu\text{m}$). El bloque MODELS trae los envoltorios y una esquina; el bloque NGSPICE lleva el barrido.

En magic



tft_igzo_l10w100_pad en magic. En azul sdmetal, en rojo gatmetal, y los cuadros rayados dentro de los pads de S/D son las aberturas del dieléctrico. La paleta de capas de la derecha es este proceso, no uno MOS.

Cómo descompone magic el dispositivo



Con zoom: electrodos sdmetal azules, sdcontact turquesa donde el Au toca el IGZO, el canal tftfet rayado entre ellos, muñones verdes de semiconductor arriba y abajo - el sobrante de la isla - y gatmetal rojo arriba y abajo.

En magic: qué sale

Extracción

```
% load $PDKPATH/libs.ref/igzo_mmm_lab_pr/mag/tft_igzo_l10w100
% extract all
% ext2spice lvs
% ext2spice -o layout.spice

.subckt tft_igzo_l10w100 S D G
X0 D G S igzo_tft w=0.11333m l=10u
.ends
```

l sale exacta: 10 um, el hueco entre electrodos. w no, y la imagen de la página anterior explica por qué - el extractor mide la isla bajo el gate, y los muñones verdes están dibujados 5 um más allá de cada electrodo como margen de alineación. Están bajo el gate pero no llevan corriente de fuente a drenaje, así que el ancho real es la altura del electrodo, 100 um, mientras la extracción reporta ~13 % más.

Es una propiedad de cómo está dibujado el chip, no un fallo del deck. Una isla a ras de los electrodos extrae exacto. Mientras tanto, a netgen se le dice que lo tolere.

LVS

```
$ netgen -batch lvs "layout.spice tft_igzo_l10w100" \
                  "schematic.spice tft_igzo_l10w100" \
                  $PDKPATH/libs.tech/netgen/setup.tcl

Circuit 1 contains 1 devices, Circuit 2 contains 1 devices.
Circuit 1 contains 4 nets,    Circuit 2 contains 4 nets.

Final result:
Circuits match uniquely.
```

setup.tcl permuta fuente y drenaje, exige 1 % en l y admite 20 % en w, y explica en el propio archivo por qué las dos tolerancias son distintas. Poner mal W en el esquemático sí falla - se comprobó: W = 500u contra las 113 um extraídas reporta errores de propiedad en vez de pasar en silencio.

Tres terminales, de los dos lados

Magic emite tres terminales porque la linea msubcircuit del techfile no lleva argumentos de sustrato. La otra forma, "device subcircuit", tambien emite tres - pero en el orden G S D, que discreparia del simbolo en silencio. El orden de pines es lo primero que revisa el LVS, y una compuerta cambiada es el unico error que aun simula.

En ngspice

Dos líneas traen el proceso. La primera son los envoltorios, la segunda una esquina:

```
.include PDK_ROOT/PDK/libs.tech/ngspice/design.ngspice
.lib      PDK_ROOT/PDK/libs.tech/ngspice/igzo_mmm_lab.ngspice tt

XM1 d g s igzo_tft W=100u L=10u ov=5u
```

En xschem esas dos líneas usan \$::IGZO_MODELS/... - la variable que fija el xschemrc del PDK.

Esquinas

Sección	Qué es
tt	típica: mediana de todos los dispositivos buenos del mejor chip
best	canal largo del mejor chip, sin limitación por contacto
short	$L \leq 10 \text{ um}$, limitado por contacto; mejor usa tt con el envoltorio
all	sobre los tres chips, incluidos los malos - peor caso

Qué añade el envoltorio

Resistencia de contacto	$R_c = 3.3 \text{ Ohm} \cdot \text{m} / W$ por contacto, medida de R_{on} contra L
Capacitancia de solape	$Cox \cdot ov \cdot W$ por lado; 7.82 fF por um de ancho con $ov = 5 \text{ um}$
Un bulk inerte	b se sujeta con 1 Tohm; el núcleo ata su propio bulk a la fuente

Cgso y Cgdo valen cero en las tarjetas de modelo a propósito. La capacitancia de solape no es una propiedad solo del proceso - es Cox por el solape dibujado -, así que vive en el envoltorio, donde sigue a ov, en vez de quedar congelada en las 5 um del chip.

El número que dice que el modelo sigue sirviendo

$W = 1000 \text{ um}, L = 8 \text{ um}, VGS = 6 \text{ V}, VDS = 10 \text{ V}$	
simulado	654.4 uA
medido	670 - 701 uA

Es la misma cifra que reportó la extracción original, y run_checks.sh la verifica, así que un cambio en los modelos que la rompa falla de forma ruidosa.

Las cuatro herramientas coinciden

```
$ use-pdk TFT-MMM-LAB-PDK
echoPDKPATH
/headless/pdks/TFT-MMM-LAB-PDK
$ ./scripts/run_checks.sh
```

run_checks.sh corre toda la cadena y se detiene en el primer fallo:

Comprobación	Herramienta	Resultado
PCell contra la celda fabricada	klayout	idéntico en las tres capas
Tecnología y librería visibles	klayout	igzo_mmm_lab, igzo_mmm_lab_pr
DRC sobre las primitivas generadas	klayout	limpio
El símbolo netlista con D G S	xschem	orden de pines correcto
Modelo contra la medición	ngspice	654.4 uA
Ida y vuelta de GDS	magic	exacto por capa
Extracción del dispositivo	magic	un igzo_tft, I = 10 um
Layout contra esquemático	netgen	coinciden de forma única

Lo que el PDK no sabe

1. Los modelos son solo DC. Reproducen las curvas de salida medidas - mediana simulado/medido = 1.01 sobre 18 dispositivos - y nada más se ha comprobado. Cox está medida, pero ninguna medición C-V o de parámetros S respalda la AC.
2. El nivel 1 impone ley cuadrática; el exponente de saturación medido es 2.31, así que el modelo es ~20 % pesimista en gm. Válido hasta VGS ≤ 6 V, VDS ≤ 10 V.
3. El bias de impresión de +3 um es una sola muestra. El PCell lo reporta, no lo aplica.
4. El deck de DRC es preliminar. Cada regla está medida o leída del chip de prueba; no hay documento de reglas de foundry. 5 um es la dimensión mínima dibujada porque el dispositivo más pequeño dibujado es de 5 um y se imprime a 8 um.
5. TFT2 no está representado: su exponente de saturación es 0.87, que ningún modelo de ley cuadrática puede expresar.

Al correr el deck sobre el chip fabricado

La matriz de transistores	limpia, salvo las celdas de 5 um - están dibujadas con 3.5 um de solape de gate en lugar de 5 um
Test_capacitance	limpia
Test_mobility	viola varias reglas - es una estructura de medición, dibujada antes de que existiera regla alguna

Nada de esto es razón para no usar el PDK. Son las cosas que un PDK con aspecto de autoridad no debería esconder.