

El modelo, y contra que se comprueba

Esta es la evidencia detras de las tarjetas de modelo de `libs.tech/ngspice/igzo_mmm_lab.ngspice`: que se midio, que se ajusto a eso, cuanto se acerca el ajuste y - la parte que sirve para planear la siguiente corrida - que medicion quitaria cada incertidumbre.

Todas las figuras se generan aqui, a partir de los .xls crudos de `measurements/` y de corridas de `ngspice` contra las esquinas del propio PDK. Nada esta copiado de un reporte anterior, asi que nada puede quedarse viejo en silencio.

Que es el modelo

Un MOSFET nivel 1 de SPICE con tres cosas envueltas alrededor, en el subcircuito `igzo_tft`:

- resistencia de contacto $R_c = 3.3 \text{ Ohm} \cdot m / W$ por contacto, medida
- capacitancia de solape $C_{ox} \cdot ov \cdot W$ por lado, del solape dibujado
- un bulk que se queda adentro - un TFT no tiene terminal de cuerpo

Se eligio nivel 1 porque los datos sostienen cuatro numeros por esquina y no mas: V_{to} , K_p , λ y T_{ox} . Un modelo con mas parametros de los que la medicion puede fijar es un modelo que ajusta ruido.

Las cuatro esquinas, y de donde salen


Esquina	V_{to} (V)	K_p ($\mu A/V^2$)	λ (1/V)	Que es
best	+0.09	0.717	0.0067	canal largo del mejor chip
tt	-0.26	0.562	0.0142	mediana de los dispositivos buenos del mejor chip
short	-1.32	0.128	0.0659	$L \leq 10 \text{ um}$, limitado por contacto
all	-0.53	0.381	0.0355	los tres chips, incluidos los malos

Donde no hay que confiar en este modelo

- Es solo DC. Reproduce las curvas de arriba y nada mas se ha comprobado contra silicio.
- Valido en el rango medido: $V_{GS} \leq 6 \text{ V}$, $V_{DS} \leq 10 \text{ V}$. Fuera de ahi la ley cuadratica es extrapolacion, no prediccion.
- Sin temperatura, sin estres por polarizacion, sin histeresis, sin modelo de ruido.
- La capacitancia de compuerta es derivada, no medida, asi que todo lo que dependa de cargar la compuerta - f_T , cargas sintonizadas, velocidad de conmutacion - es una estimacion apoyada en un solape de 5 um leido de un dibujo.

Curvas de salida: simulado sobre medido


Los puntos son medidos, las líneas son ngspice con el mismo W y L. Seis dispositivos de L = 8 a 160 μm , en cada voltaje de compuerta del barrido.



Mediana simulado/medido en saturacion: 1.01 sobre 18 comparaciones.

Curvas de transferencia: donde se acaba la ley cuadratica


El panel izquierdo es el barrido logaritmico - pendiente subumbral y relacion on/off, que un modelo nivel 1 no reproduce en absoluto. El derecho es sqrt(ID): un dispositivo de ley cuadratica seria una recta aqui ahi, y estos no lo son. El exponente de saturacion medido es 2.31 en vez de 2, y por eso el modelo queda ~20 % pesimista en gm a una corriente dada.



run	VDS (V)	Kp*W/L (uA/V^2)	Vth (V)	S (V/dec)	on/off
Run4	0.1	26.4	-0.10	2.22	5e+04
Run3	1	27.1	-0.00	2.16	3e+04
Run2	2	28.4	0.52	1.36	3e+03
Run22	1	0.554	5.56	1.53	2e+06

Cada ajuste de dispositivo, y las esquinas que salen de el


86 dispositivos, tres chips. La dispersion es el punto: Kp varia un factor 70 en la poblacion y se desploma por debajo de $L = 20 \text{ } \mu\text{m}$, que es la resistencia de contacto tomando el control, no la movilidad cambiando. TFT2 queda aparte de los otros dos - su exponente de saturacion sale 0.87, que ningun modelo de ley cuadratica puede expresar - y por eso, y solo por eso, se excluye de las esquinas tt y best.



Resistencia de contacto, sacada de los propios dispositivos

$R_{on} * W$ contra L a $V_{GS} = 6\text{ V}$. La pendiente es la resistencia de hoja del canal y la ordenada al origen es $2 * R_c * W = 6.6\text{ MOhm} * \mu\text{m}$. Esta es la vía principal, y no el TLM, porque la separación de pads del TLM nunca quedó registrada en los .xls; las escaleras TLM están en los datos y se reportan como se midieron, pero sin ese número no dan un R_c absoluto.

Los tres chips no coinciden, y la tabla lo dice: $6.6\text{ MOhm} * \mu\text{m}$ es el mejor chip. La última columna es la longitud por debajo de la cual los contactos dominan el dispositivo - que es la razón de que exista la esquina short.




Chip	2*Rc*W (MOhm*um)	R de hoja (MOhm*um / um)	limitado por contacto bajo
TFT1	6.36	0.149	43
TFT2	17.61	0.599	29
TFT3	-12.01	0.892	-13

Cox, y exactamente que establece y que no

La placa de 400 x 400 um de Test_capacitance, barrida de -3 a +3 V a cuatro frecuencias. A 1 MHz mide 250.2 pF, que sobre 160 000 um² da $C_{ox} = 1.564 \text{ fF/um}^2$ - la unica capacitancia de este PDK que esta medida y no derivada.

Lo que no establece: la capacitancia de compuerta del transistor. Esto es una placa metal-aislante-metal, no una compuerta sobre un canal, asi que fija el dielectrico y nada sobre como se carga y descarga el canal. La capacitancia de solape del modelo es C_{ox} por un solape leído de una celda del GDS, y ninguna medicion de este conjunto de datos lo confirma.



Que medir despues, y que compra cada medicion

Medicion	Que resolveria
C-V en un transistor, compuerta contra S/D	Dueco mas grande: C_{gs} y C_{gd} contra polarizacion, que el modelo nunca vio
Un barrido VGS por chip	V_{th} y pendiente subumbral en los tres chips - las carpetas VGS estan vacias
TLM con la separacion de pads anotada	un R_c absoluto, independiente del ajuste de R_{on} que hoy lo sostiene
Dibujado contra impreso en toda la oblea	el bias de +3 um es una celda; su dispersion es lo que un PCell necesita
Estres por polarizacion e histeresis	el IGZO deriva bajo bias de compuerta; el modelo no tiene termino alguno
Espesor de metal, compuerta y S/D	toda resistencia de inductor en este PDK es una suposicion sin esto
Parametros S o un oscilador de anillo	fT, y si el modelo DC significa algo a 100 MHz