

Un PDK para el proceso IGZO TFT

Que se construyo, que puede hacer, y hasta donde se puede confiar en los numeros.


github.com/Juander28/TFT-MMM-LAB-PDK

- Cuatro mascararas, top-gate coplanar, medido en tres chips fabricados
- Se usa como sky130A o gf180mcuD: un comando cambia todas las herramientas
- Tres celdas parametricas: transistor, capacitor, inductor
- Quince comprobaciones automaticas en klayout, xschem, ngspice, magic, netgen

Un comando, cuatro herramientas

use-pdk TFT-MMM-LAB-PDK


- klayout - tecnologia, colores de capa, la libreria de PCells, DRC
- xschem - simbolos y testbenches
- ngspice - los modelos y sus esquinas
- magic - layout, extraccion y las vistas .mag
- netgen - LVS entre las dos



La libreria abierta en KLayout: 41 celdas generadas, la tecnologia seleccionada, y a la derecha los nombres de capa del propio p

El transistor, y que hace cada parametro

tft_igzo		
w_gate	100 um	← ancho de un dedo; el total es w_gate x nf
l_gate	10 um	← la longitud DIBUJADA del canal - el hueco entre electrodos
nf	4	← dedos. Comparten electrodos: nf dedos, nf+1 electrodos
gate_ov	5 um	← solape de compuerta por lado - el parasito que decide fT
sd_len	97.5 um	
s_strap_w	40 um	← grosor del strap que une los dedos de source
d_strap_w	20 um	← y el de drain, por separado - no llevan la misma corriente
pad	false	
l_bias	3 um	
l_printed	13 um	← solo lectura: lo que el proceso imprime, l_gate + 3 um
w_total	400 um	




tft_igzo, cuatro dedos, dibujado por el PCell.

Los dedos son solo una decision de layout

Repartir el ancho dobla el dispositivo y divide gm y Cgs por el mismo numero, asi que su relacion - y f_T - no se mueven. Medido, y luego confirmado en simulacion para $n_f = 1$ a 20 a ancho total constante.

Los dedos compran forma y resistencia de compuerta. No velocidad.




Cuatro dedos con strap de source de 40 μm y de drain de 20 μm . Sin straps esto son cinco terminales sueltos, no dos.

El capacitor se dimensiona solo

Una sola formula, $C = C_{ox} \times W \times L$, resuelta en la direccion en que llegue el problema. $C_{ox} = 1.564 \text{ fF/um}^2$ esta medida, no supuesta.




cap_mim		
mode	by capacitance	pon la placa, el area, o la capacitancia que necesitas
w	160.64 um	...y la celda resuelve la placa: 160.64 um de lado
l	160.64 um	
area_target	25805 um ²	
c_target	40362 fF	pide 40362 fF...
ext_sd	200 um	cuanto corre la placa de S/D hasta su terminal
ext_gate	200 um	la de compuerta tiene su propio numero - otro metal, otra ruta
ext_sd_far	0 um	y cada una puede salir tambien por el lado opuesto
ext_gate_far	0 um	
pad	true	
area	25805 um ²	
c	40359 fF	solo lectura, y lo que la celda escribe sobre si misma



Dimensionado por capacitancia, con pads. Magic extrae 40.3593 pF de el - el valor dibujado,

El inductor: forma, topología y honestidad

ind_igzo		
shape	square	← cuadrado o circular
topology	series	← una espiral en serie, o n anillos en paralelo
n	8	← vueltas, o anillos
d_in	100 um	
w	10 um	
gap	5 um	
metal	gate (2/0)	
t_metal	0.05 um	← espesor del metal - SUPUESTO, y la unica palanca real sobre Q
f_eval	100 MHz	
pad	false	
l_series	16.38 nH	← solo lectura: Mohan-Wheeler, o anillos acoplados via Neumann
r_ac	377.7 Ohm	
q	0.03	← solo lectura: 0.03 a 100 MHz, y la celda lo dice en su cara



Q es un problema de espesor de metal


La misma bobina, los mismos 16.38 nH, barriendo el espesor:

oro	R a 100 MHz	Q
50 nm (lo supuesto hoy)	377.7 Ohm	0.03
250 nm	75.5 Ohm	0.14
1 um	18.9 Ohm	0.54

Con 50 nm, un inductor planar aqui es una resistencia con algo de inductancia. Nada que dibujes lo cambia - solo oro mas grueso.

Simulado contra medido


Los puntos son MEDIDOS en los chips fabricados. Las lineas son SIMULADAS en ngspice con las esquinas del propio PDK, cada dispositivo con su W y su L. Seis dispositivos, L = 8 a 160 μm .



Mediana simulado/medido en saturacion: 1.01 sobre 18 comparaciones.

Las tres celdas juntas

TFT + cap_mim + ind_igzo como carga sintonizada, simulado en ngspice.
263.5 nH con 9.61 pF resuenan a 100.0 MHz - si el oro es grueso.



Que sostiene todo esto

- El PCell reproduce el dispositivo fabricado forma por forma
- DRC limpio en cada celda generada salvo una, que esta documentada
- magic lee y escribe el GDS de cuatro mascarar, capa por capa
- El LVS cuadra de forma unica, tres terminales de los dos lados
- La capacitancia extraida es la dibujada: 40.3593 pF de 40.36
- El modelo sigue reproduciendo la medicion: 654 uA contra 670-701

Quince comprobaciones, un comando: `./scripts/run_checks.sh`

Que esta medido y que no

MEDIDO

$C_{ox} = 1.564 \text{ fF}/\mu\text{m}^2$, K_p , V_{th} , λ , resistencia de contacto

DEL CHIP

solape $5 \mu\text{m}$, tamanos de electrodo, pads y ventanas

SUPUESTO

espesor de metal 50 nm , el bias de $+3 \mu\text{m}$, todo Q

NO SE SABE

capacitancia de compuerta vs bias, f_T , deriva por estres

Cada parametro del SOP lleva esta etiqueta. Un PDK se lee como autoritario merezcalo o no; la unica defensa es decir cual es cual, en cada numero.