

Procedimiento de operacion de las celdas

Tres celdas parametricas, y cada parametro de cada una: que es, que se mueve cuando lo mueves, y de donde salio su valor por defecto.

Esa ultima columna es la razon de este documento. Un PDK se ve autoritario tenga o no respaldo en sus numeros: un valor de 5 um se lee igual si se midio en silicio, si se leyo de un dibujo o si se eligio porque parecia razonable. Aqui estan etiquetados.

medido	medido en este proceso, en estos chips
del chip	leido del GDS del chip de prueba fabricado
SUPUESTO	nadie lo ha medido - todo resultado que dependa de esto es provisional
tu decides	una decision de diseno; el proceso no la fija

Como instanciar una celda


En KLayout: Instance (I), libreria igzo_mmm_lab_pr, y una de tft_igzo, cap_mim, ind_igzo. Los parametros de abajo aparecen en el dialogo de la instancia; los de solo lectura se actualizan mientras escribes.

En xschem: los simbolos estan en la ruta de librerias en cuanto corre use-pdk. Las paginas siguientes describen celda por celda.

tft_igzo - el transistor

Tres terminales, D G S, en ese orden. No hay bulk: un TFT esta sobre vidrio, y el subcircuito envoltorio deja el bulk del dispositivo intrinseco atado a su propia fuente.

Los valores por defecto reproducen TFT-10L100W del chip de prueba forma por forma - asi que un tft_igzo sin modificar es un dispositivo que se fabrico y se midio de verdad, no una suposicion de uno.



Izquierda: el dispositivo dibujado con sus pads. Derecha: el simbolo.

tft_igzo - el transistor

Parameter	Default	What it does	Source
w_gate	100 um	channel width per finger	tu decides
l_gate	10 um	drawn channel length = electrode gap	tu decides
nf	1	fingers; they share electrodes	tu decides
gate_ov	5 um	gate overlap per side - the dominant parasitic	del chip
sd_len	97.5 um	S/D electrode length	del chip
igzo_ext_x	10 um	island over each electrode	del chip
igzo_ext_y	5 um	island past the electrode end	del chip
gate_ext_y	10 um	gate past the island	del chip
pad	off	400 x 400 um probe pads + dielectric windows	tu decides
pad_size	400 um	pad side	del chip
pad_gap	325 um	clearance between S/D pads and gate pad	del chip
etch_inset	20 um	window inset inside the pad	del chip
l_bias	3 um	drawn-to-printed bias, reported not applied	SUPUESTO
l_printed	read-only	l_gate + l_bias	-
w_total	read-only	w_gate x nf	-

Dos cosas que conviene saber antes de dimensionarlo

LOS DEDOS NO HACEN NADA ELECTRICAMENTE. nf reparte el ancho y dobla el layout; gm y Cgs se reparten con el, así que su relación - y f_T - no se mueven. Medido, y confirmado en simulación para $nf = 1..20$ a ancho total constante. Usa dedos por forma y por resistencia de compuerta, no por velocidad.

LES LA LONGITUD DIBUJADA. El proceso la imprime unas 3 um más larga. La celda reporta l_printed y no toca la geometría, porque ese +3 um es una medición de una celda: aplicarlo en silencio afirmaría más de lo que se sabe. Si quieres el dispositivo impreso, pasa la L impresa.

El lado de modelo del mismo dispositivo

En un netlist el dispositivo es una llamada a subcircuito con sus propios parametros, que no son exactamente los del PCell:

Parametro del netlist	Significado
W, L	ancho y largo dibujados, en metros
ov	solape de compuerta por lado; fija la capacitancia $Cox \cdot ov \cdot W$
nf	se lleva solo para LVS - no cambia nada electricamente
B	campo magnetico en tesla, por defecto 0 - ver abajo
b_scale	adimensional, por defecto 1: cuanto mayor que lo clasico
esquina	la elige la linea .lib, no la instancia

Tres terminales, y ningun sentido equivocado

d, g, s - no hay pin de bulk, y el nodo de sustrato del dispositivo intrinseco no llega a ninguna parte: todas las uniones de todas las tarjetas de modelo estan inertes. El dispositivo es simetrico, e intercambiar d y s no cambia ningun numero. Dibuja la etapa como mejor se lea.


B lleva magnetorresistencia clasica, $\mu / (1 + (\mu \cdot b_scale \cdot B)^2)$, con μ del propio Kp/Cox del corner. Con nuestra movilidad eso es $2e-7$ por tesla - presente, honesto e inmedible. docs/bibliography/ explica por que, y que poner en b_scale cuando haya un coeficiente medido.

cap_mim - el capacitor

Pon la placa, o el area, o la capacitancia - lo que te de el problema.
Es una sola formula resuelta en tres direcciones:
 $C = Cox * W * L$, $Cox = 1.564 \text{ fF/um}^2$ (medido)
Las dos que no fijaste se leen de vuelta, y la celda escribe el resultado sobre si misma en la capa 63/0, que es anotacion y nunca se fabrica.

modo	pones	obtienes
by dimensions	w = l = 400 um	area 160000 um^2, C = 250.2 pF
by area	area = 160000 um^2	w = l = 400 um, C = 250.2 pF
by capacitance	c = 40362 fF	w = l = 160.64 um, area 25805 um^2

Parameter	Default	What it does	Source
mode	by dimensions	which of W/L, area or C you set	tu decides
w, l	400 um	plate, used in 'by dimensions'	tu decides
area_target	160000 um^2	used in 'by area' - square plate	tu decides
c_target	250240 fF	used in 'by capacitance' - square plate	tu decides
ext_sd	200 um	S/D plate past the crossing, terminal side	tu decides
ext_gate	200 um	gate plate past the crossing, terminal side	tu decides
ext_sd_far	0	S/D plate past the crossing, opposite side	tu decides
ext_gate_far	0	gate plate past the crossing, opposite side	tu decides
pad	off	probe pad on the end of each plate	tu decides
pad_size	400 um	pad side	del chip
etch_inset	20 um	window inset in the lower plate's tail	del chip
show_value	on	print the capacitance on layer 63/0	tu decides
area, c	read-only	always $Cox * W * L$, $Cox = 1.564 \text{ fF/um}^2$	medido




cap_mim dimensionado por capacitancia: 40.36 pF, y lo dice sobre si mismo.

ind_igzo - el inductor

Cuadrado o circular, y una espiral en serie o n anillos concentricos en paralelo. Las estimaciones salen de tools/coil_core.py - la misma libreria del calculador de bobinas, asi que las dos siempre coinciden - y la resistencia se calcula con la longitud de pista realmente dibujada, salidas incluidas, no con una formula cerrada para ella.

Parameter	Default	What it does	Source
shape	square	square or circular	tu decides
topology	series	one spiral, or n rings in parallel	tu decides
n	8	turns (series) or rings (parallel)	tu decides
d_in	100 um	inner diameter	tu decides
w	10 um	track width - sets R, barely touches L	tu decides
gap	5 um	spacing between turns	tu decides
metal	gate (2/0)	which gold to draw it on	tu decides
t_metal	0.05 um	metal thickness - the lever on R	SUPUESTO
f_eval	100 MHz	frequency the R_ac and Q read-outs use	tu decides
lead	40 um	terminal lead length	tu decides
pad	off	probe pad on each terminal	tu decides
pad_size	200 um	pad side	tu decides
lbl	on	pins and labels A and B - needed for extraction	tu decides
l_series	read-only	Mohan-Wheeler (series) or coupled rings	-
r_dc, r_ac	read-only	from the drawn track length and rho_Au	-
q, d_out, wire_len	read-only	Q at f_eval, outer size, track length	-




Espiral en serie: las vueltas en metal de compuerta y el extremo interno saliendo por debajo en metal S/D, por dos aberturas.

ind_igzo - el inductor

forma / topologia	L	R a 100 MHz	Q
cuadrada, serie	16.38 nH	377.7 Ohm	0.03
circular, serie	20.59 nH	312.6 Ohm	0.04
cuadrada, paralelo	129.6 pH	5.00 Ohm	0.02
circular, paralelo	129.5 pH	3.87 Ohm	0.02

Las cuatro al tamaño por defecto, n = 8, 50 nm de oro. Los anillos en paralelo compran baja resistencia y casi nada de inductancia - son un camino de corriente, no un elemento de tanque. Una espiral circular da ~25 % mas L que una cuadrada del mismo diametro interno, y algo menos de resistencia.



Anillos en paralelo: cortados al mismo angulo y los dos buses saliendo por la ranura. No hace falta via - nada se cruza.

El numero que decide si algo de esto sirve


espesor de oro	R a 100 MHz	Q
50 nm (lo supuesto hoy)	377.7 Ohm	0.03
100 nm	188.9 Ohm	0.05
250 nm	75.5 Ohm	0.14
500 nm	37.8 Ohm	0.27
1 um	18.9 Ohm	0.54

El numero que decide si algo de esto sirve

La misma bobina, la misma inductancia, barriendo el espesor. Con los 50 nm que se le suponen al proceso, un inductor planar aqui no es un elemento de tanque - es una resistencia con algo de inductancia. Q escala con el espesor y con nada mas que puedas dibujar.

El tanque de 100 MHz de tests/tank_ac.sch muestra lo mismo de punta a punta: 263.5 nH con 9.61 pF resuenan a 100.0 MHz en 1 um de oro, y en 50 nm el pico simplemente no existe.

Y el espesor mismo es supuesto. Hasta que alguien mida el oro, toda resistencia y todo Q de este PDK son provisionales - por eso t_metal es un parametro de la celda y no una constante dentro de ella.



tests/tank_ac.sch - las tres celdas juntas.

Extraccion, parasitos y LVS

Se puede extraer netlist del layout y hacer LVS con netgen?

Si, y las dos cosas se comprueban en cada corrida de scripts/run_checks.sh.

```
magic -rcfile $PDKPATH/libs.tech/magic/igzo_mmm_lab.magicrc
load <celda> ; extract all ; ext2spice lvs ; ext2spice
netgen -batch lvs "layout.spice celda" "esquemático.spice celda" \
    $PDKPATH/libs.tech/netgen/setup.tcl
```

El transistor sale como un subcircuito igzo_tft con la L que dibujaste y los pines en orden D G S, y el LVS contra el netlist de xschem cuadra de forma única. El capacitor sale como una capacitancia entre sus dos puertos. El inductor no sale como dispositivo - ver abajo.

Se puede extraer capacitancia parasita?

Si, y en este proceso sale exacta porque solo hay un dielectrico que conocer:

```
ext2spice cthresh 0      (0 = conserva todas las capacitancias)
```

Dibujados 40.36 pF, extraídos 40.3593 pF; dibujados 250.24 pF, extraídos 0.25024 nF. El mismo número aparece donde sea que el metal de compuerta cruce por encima del de S/D, que es el parasito que vale la pena tener: a 1.564 fF/um² un cruce no es gratis.

No hay capacitancia al sustrato en esta tecnología y el PDK no se la inventa. Un TFT está sobre vidrio; no hay nada debajo con que acoplarse.

Extraccion, parasitos y LVS

Se puede extraer resistencia parasita?

En parte, y aqui la respuesta honesta es mas larga que un si.

El techfile lleva la resistencia de hoja - 488 mOhm/cuadro, que es oro con los 50 nm supuestos - asi que lo que la use obtiene el numero correcto, y run_checks.sh verifica que coincide con lo que reporta la celda de la bobina: $774 \text{ cuadros} \times 0.488 = 377.7 \text{ Ohm}$, que es lo que ind_igzo escribe sobre si misma. Cambia el espesor y las dos se mueven juntas.

Lo que no funciona es el flujo extresist de magic. En una bobina avisa que los dos puertos estan en corto - lo cual es cierto, una bobina es un corto en DC - y luego se cae; en formas mas simples no produce salida. Asi que la resistencia de interconexion en este PDK sale de la estimacion de la celda y de la resistencia de hoja, no de extresist. Si la necesitas por red en un bloque real, el camino es $\text{cuadros} \times 0.488 \text{ Ohm}$ sobre la geometria, no magic.

Que significa esto para un inductor en LVS

Una bobina extrae como una sola red: sus dos terminales son el mismo pedazo de metal. Nada en el layout dice 'inductor', porque nada en el layout lo es - es un cable cuya forma resulta almacenar energia.

Asi que una instancia de ind_igzo en un esquemático no va a cuadrar pin a pin con una bobina extraida. Trata la bobina como caja negra en el LVS: dejala como celda fija, compara el bloque alrededor, y revisa la bobina por geometria - que es lo que hace la comprobacion de conectividad de run_checks.sh, despues de que un anillo interno quedara flotando por un bus que empezaba en el lugar equivocado sin que nadie lo notara.

Las capas, y la regla que cambio

Cuatro mascararas, en orden de proceso: igzo (4/0), sd (6/0), oxetch (5/0), gate (2/0), mas align (8/0) y text (63/0), que es anotacion.

oxetch hace dos trabajos. Sobre un pad sin nada encima es una ventana de sonda. Bajo metal de compuerta es una VIA: el gate se deposita despues del etch, asi que los dos metales se tocan. Eso es lo que permite que una espiral saque su extremo interno, y por eso el deck de DRC tiene reglas de via donde antes tenia una que prohibia gate sobre una abertura.

Regla	Valor	Que protege
IGZO.1 / SD.1 / GATE.1	5 um	ancho minimo dibujado de cualquier cosa
SD.2	5 um	separacion S/D - es la longitud de canal dibujada
GATE.2 / IGZO.3	5 um	separacion en compuerta y en la isla
GATE.3	5 um	solape de compuerta sobre el electrodo, donde hay canal
IGZO.2	5 um	solape del contacto S/D sobre el IGZO
OX.1 / OX.2	- / 20 um	las aberturas caen sobre metal; margen de ventana
VIA.1 / VIA.2 / VIA.3	5 um	tamano de via y encierro de ambos metales

Antes de liberar cualquier cosa

1. DRC: `python3 libs.tech/klayout/tech/drc/run_drc.py --path x.gds`
2. Extrae en magic y lee el netlist: el dispositivo debe salir como `igzo_tft` con la L que dibujaste. W saldra ~13 % alta, porque el extractor mide la isla bajo compuerta y la isla se dibuja mas alla de los electrodos por margen de alineacion.
3. LVS con `libs.tech/netgen/setup.tcl`, que admite exactamente esa diferencia y exige 1 % en L.
4. `./scripts/run_checks.sh` - todo el PDK, doce comprobaciones.

Un residual conocido: el inductor circular en serie deja siete violaciones donde su terminal interno toca tangencialmente la primera vuelta. Todas las demas celdas de la libreria salen limpias.