

Apéndice: Cartilla de Assembler Z-80

1. Características del Procesador Z-80

RDM de 2 bytes (0000h al FFFFh)
RBM de 1 bytes (8 bits en cada Transferencia de Memoria)

El almacenamiento se realiza usando Little-Endian

1.1. Registros

Existen *tres grupos* de registros: grupo GR, grupo GR' y grupo de Registros Especiales. La diferencia entre los del grupo GR' con los del GR es que sus contenido no son directamente accesibles, sólo pueden ser utilizados para intercambiarse con los del grupo GR a alta velocidad.


Registros Especiales:

- I: Registro de Interrupción (8 bits). Indica el lugar del vector de Interrupción.
- ➤ R: Registro Contador ó Refresh (8 bits). Los 7 bits menos significativos indican la cantidad de instrucciones ejecutadas por el procesador. Es incrementado por el procesador en cada fetch.
- > IX, IY: Registros Índices (16 bits). Se usan para manipular datos y direcciones. Cuando se usa en direcciones, el contenido de un desplazamiento especificado en la instrucción es sumado o restado del registro índice para calcular la dirección efectiva de un operando.
- > SP: Registro Stack Pointer (16 bits). Contiene la dirección del Stack.
- ➤ **PC:** Registro Contador de Programa (16 bits). Contiene la dirección de la próxima instrucción a ejecutar. Es actualizado automáticamente después de cada fetch.

Registros del grupo GR:

- ➤ A: Registro Acumulador (8 bits). Se utiliza para operaciones aritméticas, lógicas e instrucciones de E/S.
- ➤ B, C, D, E, H, L: Registros de Uso General para manipular datos de 8 bits. Pueden ser tratados en forma individual (B, C, D, E, H, L) o aparearse en tres pares (BC, DE, HL) para manipular 16 bits.
- ➤ F: Registro de Flag (8 bits). Guarda los bits de estados que guardan los resultados de la ejecución de instrucciones. Se consulta para controlar el flujo de ejecución del programa y la operación de la instrucción. El significado de cada uno de sus bits se detalla en el siguiente cuadro:





Bit Negativo

Se enciende si el resultado de la ultima operación fue de sustracción (SUB, DEC, CP, etc.) y se apaga si fue de adición (ADD, INC, etc.)

1.2. Modos de Direccionamiento

- Registro Implícito: Ciertas instrucciones se aplican automáticamente a un registro predeterminado. Por ejemplo las instrucciones aritméticas y lógicas utilizan direccionamiento implícito, ya que todas ellas realizan operaciones con el contenido del registro acumulador A.
- **Registro Directo:** El código de operación de la instrucción contiene cuál o cuáles registros están implicados en la ejecución de la instrucción.
- Registro Indirecto: Alguno de los registros de uso general (16 bits: BC, DE o HL) indican la dirección donde se encuentra el operando de memoria.
- Registro Indexado: La dirección del operando en memoria es calculada usando el contenido de uno de los registros índice IX o IY más un desplazamiento de 8 bits con signo que se especifica en las instrucción.
- **Extendido:** La dirección del operando en memoria es especificada por dos bytes contenidos en la instrucción. La dirección se coloca entre paréntesis.
- Inmediato: El operando está contenido en 1 ó 2 bytes de la instrucción.
- **Relativo:** Se utiliza sólo para instrucciones de bifurcación condicional o incondicional. El desplazamiento es sumado al registro PC.
- I/O: Se utiliza sólo para instrucciones de E/S.



2. Directivas al Compilador (Pseudoinstrucciones)

Son acciones que debe tomar el compilador, pero NO GENERAN CÓDIGO.

• Definición de Constantes Simbólicas

Asignan un nombre simbólico a una expresión. Existen dos formas de hacerlo:

nombre	equ	expresión
nombre	defl	expresión

• Definición de Datos

Reservan posiciones de memoria para guardar variables. Existen 5 formas de hacerlo, alguna de ellas permiten inicializar con un valor y otras sólo reservar espacio:

nombre	db	listaDeExpresiones	(cada dato en 1 byte)
nombre	dw	listaDeExpresiones	(cada dato en un doble byte)
nombre	defm	mensajeDeCracteres	(cada caracter en 1 byte)
nombre	deff	listaDeNrosReales	(IEEE 754 de 32 bits)
nombre	ds	cantidadBytes	(sólo reserva espacio)

• Control de Ensamblado

Indica que la primera instrucción a ejecutar (no necesariamente la primera ejecutable) es la que se encuentra en la dirección indicada por rótulo:

|--|



Referencias Externas

Para indicar que pueden ser usados por otros módulos (análogo a colocar el "::" haciendo el rótulo o constante simbólica pública) se usa:

public listaDeldentificadores

ent listaDeldentificadores

Para indicar que los rótulos o constantes simbólicas están definidas en otros módulos y es el linkeditor el que debe resolverlas, se coloca:

extern listaDeldentificadores

external listaDeldentificadores

• Directivas de Segmento

Segmento absoluto:

Aseg

org direccionDeMemoria

Segmento Reubicable:

Cseg

zonaDeCodigo

.

Dseg

zonaDeDatos

.



3. Set de Instrucciones Detalladas



Explica el modo de direccionamiento de los operandos que intervienen en la instrucción y el fuincionamiento de la misma.



Indica el formato de la instrucción (forma de uso para incluirla en un código fuente)



Indica la cantidad de ciclos de memoria utilizados en la ejecución de la instrucción



Indica la cantidad de ciclos de CPU utilizados en la ejecución de la instrucción



Muestra el código de operación (código de máquina) asociado a la instrucción (y por lo tanto la longitud de la instrucción)



Muestra el estado de los bits del registro F después de la ejecución de la

instrucción, según la siguiente convención:

☑ si es alterado por la operación

🗷 si no es alterado por la operación

0 si es apagado por la operación

1 si es encendido por la operación

? si es indefinido después de la operación

En el caso de que una instrucción setee el bit P/V (Paridad/Overflow), se indica con una P o con una V según esté indicando Paridad u Overflow, respectivamente.

TAB	LA 1
Regist	Códig
ro	0
В	000
C	001
D	010
Е	011
Н	100
٦	101
-	110
Α	111

TAB	LA 2
Regist	Códig
ro	0
ВС	00
DE	01
HL	10
AF	11

TABLA 3							
Regist	Códig						
ro	0						
ВС	00						
DE	01						
ᆸ	10						
SP	11						

TAB	LA 4
Regist	Códig
ro	0
ВС	00
DE	01
IX	10
SP	11

TAB	LA 5
Regist	Códig
ro	0
ВС	00
DE	01
ΙΥ	10
SP	11

_	TABLA 6								
Flag	Flag Significado								
NZ	No zero	000							
Z	Zero	001							
NC	No carry	010							
C	Carry	011							
РО	Paridad impar	100							
PE	Paridad par	101							
Р	Signo mas	110							
M	Signo menos	111							



Silvia Alicia Gómez & Leticia Irene Gómez

3.1. Instrucciones Aritméticas (8 y 16 bits)

Add (8 bits)

La suma de 8 bits utiliza el modo de direccionamiento implícito, ya que siempre deja el resultado en el registro acumulador A.

Además, el otro operando que interviene en la suma puede tener diferentes modos de direccionamiento, que se indican en la tabla. La longitud de instrucción varía según el operando en cuestión.

="	~	£;3			H					
		ربا			s	Z	Н	P V	N	С
Registro Directo	Add A, r	22	4	8	Ø	V	Ø	V	0	V
A ←A + r	Donde r puede ser alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			1000 donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				V		
Registro Indirecto A ←A + (HL)	Add A, (HL)	2	6	86	V	V	V	∑ >	0	
Registro Indexado A ←A + (IX + d)	Add A, (IX + d) donde d es un desplazamiento de 8 bits	6	3	DD 86 d	V	\square	V	✓	0	
Registro Indexado A ←A + (IY + d)	Add A, (IY + d) donde d es un desplazamiento de 8 bits	6	3	FD 86 d	\square	V	Ø	✓✓	0	I
Inmediato A ←A + v	Add A, v donde v es un dato de 8 bits	2	6	C6 v	Ø	V	V	✓	0	V



Add (16 bits)

La suma de 16 bits utiliza *el modo de direccionamiento implícito* y el de *registro directo*. Sólo se pueden hacer sumas entre ciertos pares de registros.

="	~	£;3			H					
=		ل.ا		20000	s	Z	Н	P V	N	С
Registro Directo	Add HL, r	5	7	9	×	×	?	×	0	V
HL ←HL + r	donde r puede ser alguno de los siguientes pares registros de 16 bits: BC, DE, HL, SP			001001 donde codifica alguno de los pares de registros de 16 bits con la convención de la tabla 3						
Registro Directo	Add IX, r	6	10	DD9	×	×	?	×	0	V
IX ←IX + r	donde r puede ser alguno de los siguientes pares registros de 16 bits: BC, DE, IX, SP			11011101 001001 donde codifica alguno de los pares de registros de 16 bits con la convención de la tabla 4						
Registro Directo	Add IY, r	6	10	FD9	×	×	?	×	0	V
IY ←IY + r	donde r puede ser alguno de los siguientes pares registros de 16 bits: BC, DE, IY, SP			1111101 00—1001 donde codifica alguno de los pares de registros de 16 bits con la convención de la tabla 5						



Adc (8 bits)

La suma con carry utiliza *el modo de direccionamiento implícito*, ya que siempre deja el resultado en el registro acumulador A.

Además, el otro operando que interviene en la suma puede tener diferentes modos de direccionamiento, que se indican en la tabla. La longitud de instrucción varía según el operando en cuestión.

="		£3			P					
=		رہا			S	Z	Н	P V	N	С
Registro Directo	Adc A, r	2	4	8	Ø	Ø	Ø	Ø	0	V
A ←A + r + c	donde r puede ser alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			10001 donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				V		
Registro Indirecto A ←A + (HL) + c	Adc A, (HL)	6	6	8E	V	\square	V	✓✓	0	V
Registro Indexado A←A+(IX+d) + c	Adc A, (IX + d) donde d es un desplazamiento de 8 bits	6	14	DD 8E d	Ø	Ø	\square	V	0	Ŋ
Registro Indexado A←A+(IY+d) + c	Adc A, (IY + d) donde d es un desplazamiento de 8 bits	6	14	FD 8E d	Ø	Ø	Ø	V	0	
Inmediato A ←A + v + c	Adc A, v donde v es un dato de 8 bits	2	6	CE v	V	V	V	✓✓	0	



Adc (16 bits)

La suma con carry de 16 bits utiliza *el modo de direccionamiento implícito* y el *directo*. Sólo se pueden hacer sumas entre ciertos pares de registros.

="	~	£'3					h	h		
		لہا		[30000]	S	Z	H	P V	N	С
Registro Directo	Adc HL, r	6	10	EDA	V	V	?	<u>S</u>	0	V
HL ←HL + r + c	donde r puede ser alguno de los siguientes pares registros de 16 bits: BC, DE, HL, SP			11101101 011010 donde codifica alguno de los pares de registros de 16 bits con la convención de la tabla 3				>		



Sub (8 bits)

La diferencia de 8 bits utiliza *el modo de direccionamiento implícito*, ya que siempre deja el resultado en el registro acumulador A.

Además, el otro operando que interviene en la diferencia puede tener distintos modos de direccionamiento. La longitud de instrucción varía según el operando en cuestión.

="	~	£;3				S Z H P N				
=		٠٫٦			s	z	Н	P V	N	С
Registro Directo	Sub r	2	4	9	Ø	Ø	V	V	1	V
A ←A - r	donde r puede ser alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			10010 donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				٧		
Registro Indirecto A ←A - (HL)	Sub (HL)	2	6	96	\square	☑	☑	✓V	1	☑
Registro Indexado A ←A - (IX + d)	Sub (IX + d) donde d es un desplazamiento de 8 bits	6	14	DD 96 d	Ø	V	V	✓✓	1	V
Registro Indexado A ←A - (IY + d)	Sub (IY + d) donde d es un desplazamiento de 8 bits	6	14	FD 96 d	Ø	V	V	>	1	\
Inmediato A ←A - v	Sub v donde v es un dato de 8 bits	2	6	D6 v	Ø	Ø	Ø	☑ V	1	



Sbc (8 bits)

La diferencia de 8 bits con carry utiliza *el modo de direccionamiento implícito*, ya que siempre deja el resultado en el registro acumulador A.

Además, el otro operando que interviene en la diferencia puede tener diferentes modos de direccionamiento. La longitud de instrucción varía según el operando en cuestión.

="	~	£3					h	h		
=		لہا		(((((((((((((((((((s	z	Н	P V	N	С
Registro Directo	Sbc A, r	2	4	9	Ø	Ø	V	V	1	Ø
A ←A - r - c	donde r puede ser alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			10011 donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				V		
Registro Indirecto A ←A - (HL) - c	Sbc A, (HL)	2	6	9E	Ø	Ø	V	✓ V	1	V
Registro Indexado A←A -(IX + d) - c	Sbc A, (IX + d) donde d es un desplazamiento de 8 bits	6	14	DD 9E d	V	V	Ø	☑ V	1	<u> </u>
Registro Indexado A←A -(IY + d) - c	Sbc A, (IY + d) donde d es un desplazamiento de 8 bits	6	14	FD 9E d	\square	V	V	V	1	Ŋ
Inmediato A ←A - v - c	Sbc A, v donde v es un dato de 8 bits	2	6	DE v	\square	\square	Ø	V	1	



Sbc (16 bits)

La diferencia de 16 bits con carry utiliza e*l modo de direccionamiento implícito* y el *directo*. Sólo puede realizarse entre determinado pares de registros.

="	~	£; }					h	h		
		ر		(3000)	S	Z	Н	P V	N	С
Registro Directo	Sbc HL, r	6	10	ED2	V	V	?	<u>S</u>	1	
HL ←HL - r - c	donde r puede ser alguno de los siguientes pares de registros de 16 bits: BC, DE, HL, SP			11101101 010010 donde codifica alguno de los pares de registros de 16 bits con la convención de la tabla 3				V		



Inc (8 bits)

Esta es una operación unaria, ya que tiene un único operando el cual incrementa en 1.El operando funciona como origen y destino, ya que en el mismo se guarda el valor modificado. La longitud de instrucción varía según el operando en cuestión.

="	~	£3					h	h		
=		لہا		(SSSSS)	s	Z	Н	P V	N	С
Registro Directo	Inc r	2	4		Ø	V	Ø	V	0	V
r ←r + 1	donde r puede ser alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			00100 donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				٧		
Registro Indirecto (HL) ← (HL) + 1	Inc (HL)	4	10	34	\square	Ø	Ø	✓	0	V
Registro Indexado (IX + d) ← (IX + d) + 1	Inc (IX + d) donde d es un desplazamiento de 8 bits	8	18	DD 34 d	Ø	V	Ø	✓	0	
Registro Indexado (IY + d) ← (IY + d) + 1	Inc (IY + d) donde d es un desplazamiento de 8 bits	8	18	FD 34 d	☑	Ø	Ø	✓✓	0	Ŋ



Inc (16 bits)

Esta es una operación unaria, ya que tiene un único operando el cual incrementa en 1.El operando funciona como origen y destino, ya que en el mismo se guarda el valor modificado. La longitud de instrucción varía según el operando en cuestión.

="	~	£3					h	h		
=		ربا		(SSSS)	s	Z	Н	P V	N	С
Registro Directo	Inc r	2	4	3	×	×	×	×	×	×
r ←r + 1	donde r puede ser alguno de los siguientes pares de registros de 16 bits: BC, DE, HL, SP			000011 donde codifica alguno de los pares de registros de 16 bits con la convención de la tabla 3						
Registro Implícito IX ← IX + 1	Inc IX	3	7	DD 23	×	×	×	×	×	×
Registro Implícito IY ← IY + 1	Inc IY	3	7	FD 23	×	×	×	×	×	×



Dec (8 bits)

Esta es una operación unaria, ya que tiene un único operando el cual se decrementa en 1. El operando funciona como origen y destino, ya que en el mismo se guarda el valor modificado. La longitud de instrucción varía según el operando en cuestión.

="	~	£;3					h	h		
		رہا			S	Z	Н	P V	N	С
Registro Directo	Dec r	2	4		V	V	Ø	V	1	V
r ←r - 1	donde r puede ser alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			00101 donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				V		
Registro Indirecto (HL) ← (HL) - 1	Dec (HL)	4	10	35	\square	\square	Ø	✓	1	V
Registro Indexado (IX + d) ← (IX + d) - 1	Dec (IX + d) donde d es un desplazamiento de 8 bits	8	18	DD 35 d	Ø	Ø	Ø	< 🗵	1	I
Registro Indexado (IY + d) ← (IY + d) - 1	Dec (IY + d) donde d es un desplazamiento de 8 bits	8	18	FD 35 d	Ø	Ø	Ø	✓✓	1	Σ



Dec (16 bits)

Esta es una operación unaria, ya que tiene un único operando el cual se decrementa en 1. El operando funciona como origen y destino, ya que en el mismo se guarda el valor modificado. La longitud de instrucción varía según el operando en cuestión.

="	~	£3					h	h		
=		لہا		[33300]	s	Z	Н	P V	N	С
Registro Directo	Dec r	2	4	В	×	×	×	×	×	×
r ←r – 1	donde r puede ser alguno de los siguientes pares de registros de 16 bits: BC, DE, HL, SP			001011 donde codifica alguno de los pares de registros de 16 bits con la convención de la tabla 3						
Registro Implícito IX ← IX - 1	Dec IX	3	7	DD 2B	×	×	×	×	×	×
Registro Implícito IY ← IY - 1	Dec IY	3	7	FD 2B	×	×	×	×	×	×



Neg

La negación sólo se puede hacer en el registro acumulador A. Representa el complemento a 2 del acumulador (aplicar NEG es lo mismo que hacer 0-A)

=	~	£;3					h	h		
=		لہا		20000	S	Z	Н	P V	N	С
Registro Implícito	Neg	2	6	ED 44	V	V	V	V	1	V
A ← - A								V		



MIt

La multiplicación aparece en assembler (es una extensión al Z80). Opera sólo con ciertos registros de 16 bits. Multiplica un byte por el otro byte dejando el resultado en el registro de 16 bits.

El operando funciona como origen y destino, ya que en el mismo se guarda el valor modificado.

Sólo sirve para multiplicar números positivos.

="	~	ťή					h	h		
=		ر		(2000)	S	Z	Н	P V	N	С
Registro Directo	Mit r	13	17	EDC	×	×	×	×	×	×
r ←rh * rl	donde r puede ser alguno de los siguientes pares de registros de 16 bits: BC, DE, HL, SP			11101101 011100 donde codifica alguno de los pares de registros de 16 bits con la convención de la tabla 3						

Silvia Alicia Gómez & Leticia Irene Gómez



3.2. Instrucciones de Transferencia de Datos

Ld (8 bits)

="	~	£;3					h	h		
		لبا		[30000]	S	Z	Н	P V	N	С
Registro Implícito en fuente y destino A ←I	Ld A, I	2	6	ED 57	\square	V	0	×	0	X
Registro Implícito en fuente y destino A ←R	Ld A, R	2	6	ED 5F	Ø	V	0	×	0	×
Registro Implícito en fuente y destino I ←A	Ld I, A	2	6	ED 47	×	×	×	×	×	×
Registro Implícito en fuente y destino R ←A	Ld R, A	2	6	ED 4F	×	×	×	×	×	×
Registro Directo en fuente y en destino r ← r'	Ld r, r' donde r y r' son cualquier registro de la tabla 1	2	4	los primeros codifican al registro r y los otros codifican al registro r', según la tabla 1	×	×	×	×	×	×
Registro Implícito para el destino, registro Indirecto para el origen A ← (BC)	Ld A, (BC)	2	6	0А	×	×	×	×	×	×






="	~/	£;3					ŗ	h		
=		ل.ا			s	Z	Н	P V	N	С
Registro Implícito para el destino, registro Indirecto para el origen A ← (DE)	Ld A, (DE)	2	6	1 A	×	×	×	×	×	×
Registro Indirecto para el destino, Registro Implícito para el origen (BC) ← A	Ld (BC), A	6	7	02	×	×	×	×	×	×
Registro Indirecto para el destino, Registro Implícito para el origen (DE) ← A	Ld (DE), A	3	7	12	×	×	×	×	×	×
Registro Implícito para el destino, Extendido para el fuente A ←(mn)	Ld A, (mn) donde mn es un número de 16 bits	4	12	3A n m	×	×	×	×	×	×
Extendido para el destino, Registro Implícito para el fuente (mn) ←A	Ld (mn), A donde mn es un número de 16 bits	5	13	32 n m	×	×	×	×	×	×
Registro Directo para el destino, registro Indirecto para el fuente r ←(HL)	Ld r, (HL) donde r es alguno de los registros de la tabla 1	2	6	01110 donde codifica alguno de los registro de la tabla 1	×	×	×	×	×	×





="	~	£;3					h	h		
=		رہا		(3000)	S	Z	Н	P V	N	С
Registro Indirecto para el destino, Registro Directo para el fuente (HL) ← r	Ld (HL), r donde r es alguno de los registros de la tabla 1	3	7	7 01110 donde codifica alguno de los registro de tabla 1	×	×	×	×	×	×
Registro Directo para el destino, registro Indexado para el fuente r ←(IX +d)	Ld r, (IX+d) donde r es alguno de los registros de la tabla 1, y d es un desplazamiento de 8 bits	6	14	DD d 11011101 01110 d donde codifica algún registro de la tabla 1	×	×	×	×	×	×
Registro Directo para el destino, registro Indexado para el fuente r ←(IY +d)	Ld r, (IY+d) donde r es alguno de los registros de la tabla 1, y d es un desplazamiento de 8 bits	6	14	FD d 11111101 01110 d donde codifica algún registro de la tabla 1	×	×	×	×	×	×
Registro Indexado para el destino, registro Directo para el fuente (IX +d) ←r	Ld (IX+d), r donde r es alguno de los registros de la tabla 1, y d es un desplazamiento de 8 bits	7	15	DD 7 d 11011101 01110 d donde codifica algún registro de la tabla 1	×	×	×	×	X	×
Registro Indexado para el destino, registro Directo para el fuente (IY +d) ←r	Ld (IY+d), r donde r es alguno de los registros de la tabla 1, y d es un desplazamiento de 8 bits	7	15	FD 7 d 1111101 01110 d donde codifica algún registro de la tabla 1	×	×	×	×	×	×







Ld (16 bits)

=	~!	[]					h	b		
=		گہا		(2000)	s	Z	Н	P V	N	С
Registro Implícito en fuente y destino SP ←HL	Ld SP, HL	2	4	F9	×	×	×	×	×	×
Registro Implícito en fuente y destino SP ←IX	Ld SP,IX	3	7	DD F9	×	×	×	×	×	×
Registro Implícito en fuente y destino SP ←IY	Ld SP, IY	3	7	FD F9	×	×	×	×	×	×
Registro Implícito para el destino, Extendido para el fuente HL ←(mn)	Ld HL, (mn) donde mn es un número de 16 bits	3	15	2A n m	×	×	×	×	×	×
Registro Implícito para el destino, Extendido para el fuente IX ←(mn)	Ld IX, (mn) donde mn es un número de 16 bits	6	18	DD 2A n m	×	×	×	×	×	×
Registro Implícito para el destino, Extendido para el fuente IY ←(mn)	Ld IY, (mn) donde mn es un número de 16 bits	6	18	FD 2A n m	×	×	×	×	×	×
Extendido para el destino, Registro Implícito para el fuente (mn)←HL	Ld (mn), HL donde mn es un número de 16 bits	6	16	22 n m	×	×	×	×	×	×





="	~	£;3					þ	h		
=		ربا		<u></u>	s	Z	Н	P V	N	С
Extendido para el destino, Registro Implícito para el fuente (mn) ←IX	Ld (mn), IX donde mn es un número de 16 bits	7	19	DD 22 n m	×	×	×	×	×	×
Extendido para el destino, Registro Implícito para el fuente (mn) ←IY	Ld (mn), IY donde mn es un número de 16 bits	7	19	FD 22 n m	×	×	×	×	×	×
Registro Directo para el destino, Extendido para el fuente r ←(mn)	Ld r, (mn) donde r es alguno de los registros de la tabla 3, y mn es un dato de 16 bits	6	9	EDB n m 11101101 011011 n m	×	×	×	×	×	×
Extendido para el destino, Registro Directo para el fuente (mn) ←r	Ld (mn), r donde r es alguno de los registros de la tabla 3 (≠HL), y mn es un dato de 16 bits	7	19	ED3 n m 11101101 010011 n m	×	×	×	×	X	X
Registro Implícito para el destino, Inmediato para el fuente IX ←mn	Ld IX, mn donde mn es un dato de 16 bits	4	12	DD 21 n m	×	×	×	×	×	×
Registro Implícito para el destino, Inmediato para la fuente	Ld IY, mn donde mn es un dato de 16 bits	4	12	FD 21 n m	×	×	×	×	×	×
Registro Directo para el destino, Inmediato para el fuente r ←mn	Ld r, mn donde r es alguno de los registros de la tabla 3, y mn es un dato de 16 bits	3	9	1 n m 000001 n m	×	×	×	×	×	×





3.3. Instrucciones Lógicas

And

La operación lógica de conjunción es de 8 bits y utiliza el **modo de** direccionamiento implícito en el destino ya que siempre deja el resultado en el registro acumulador A. El otro operando que interviene en la conjunción puede tener diferentes modos de direccionamiento.

="	~	£; }					ļ	h		
=		لہا		(Final)	s	Z	Н	P V	N	С
Registro Directo en fuente	And r	1	4	Α	☑	V	1	V	0	0
A ←A & r	donde r es alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				Р		
Registro Indirecto	And (HL)	1	6	A6	Ø	V	1	V	0	0
A ←A & (HL)								Р		
Registro Indexado	And (IX + d)	3	14	DD A6 d	V	V	1	V	0	0
A ←A & (IX + d)								Р		
Registro Indexado	And (IY + d)	3	14	FD A6 d	V	V	1	<u>S</u>	0	0
A ←A & (IY + d)								Р		
Inmediato A ←A & v	And v	2	6	E6 v	Ø	☑	1	∑ P	0	0





Or

La operación lógica de disyunción es de 8 bits y utiliza el **modo de direccionamiento implícito en el destino** ya que siempre deja el resultado en el registro acumulador A. El otro operando que interviene en la disyunción puede tener diferentes modos de direccionamiento.

=	~	£;3					h	h		
=		لہا		(Final)	S	Z	Н	P V	N	С
Registro Directo en fuente	Orr	1	4	В	Ø	☑	0	☑	0	0
A←A r	donde r es alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				P		
Registro Indirecto	Or (HL)	1	6	В6	V	☑	0	☑ P	0	0
A ←A (HL)										
Registro Indexado	Or (IX + d)	3	14	DD B6 d	V	☑	0	V	0	0
A ←A (IX + d)								Р		
Registro Indexado	Or (IY + d)	3	14	FD B6 d	V	V	0	V	0	0
A ←A (IY + d)								Р		
Inmediato	Or v	2	6	F6 v	Ø	Ø	0	Ø	0	0
A ←A v								Р		



Xor

La operación lógica de disyunción exclusiva es de 8 bits y utiliza el **modo de direccionamiento implícito en el destino** ya que siempre deja el resultado en el registro acumulador A. El otro operando que interviene en la disyunción exclusiva puede tener diferentes modos de direccionamiento.

="	~	£;3					r	h		
=		لہا			s	Z	Н	P V	N	С
Registro Directo en fuente A ←A ⊕ r	XOR r donde r es alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A	1	4	A 10101 donde codifica alguno de los registros de 8 bits con la convención de la tabla 1		\square	0	P	0	0
Registro Indirecto A ←A ⊕ (HL)	XOR (HL)	1	6	AE	V	V	0	☑ P	0	0
Registro Indexado A ←A ⊕ (IX + d)	XOR (IX + d)	3	14	DD AE d	V	V	0	☑ P	0	0
Registro Indexado A ←A ⊕ (IY + d)	XOR (IY + d)	3	14	FD AE d	V	V	0	☑ P	0	0
Inmediato A ←A ⊕ v	XOR v	2	6	EE v	Ø	☑	0	☑ P	0	0



Cpl

Esta instrucción realiza una negación bit a bit del registro acumulador. Es lo que se llama **complemento a 1.**

="	~	£;3					r	h		
		لبا		(Sec.)	S	Z	Н	P >	Z	С
Registro Implícito	Cpl	1	3	2F	×	×	1	×	1	×
A ← A										





Ср

La operación de comparar es de 8 bits y utiliza el *modo de direccionamiento implícito en el destino*. El otro operando que interviene puede tener diferentes modos de direccionamiento.

=	~	£;3					h	h		
=		لہا		(((((((((((((((((((S	Z	Н	P V	N	С
Registro Directo	Cp r	1	4	В	Ø	Ø		Ø	1	V
A – r	donde r es alguno de los siguientes registros de 8 bits: B, C, D, E, H, L, A			donde codifica alguno de los registros de 8 bits con la convención de la tabla 1				V		
Registro Indirecto A - (HL)	Cp (HL)	1	6	BE		Ø	☑	✓✓	1	V
Registro Indexado A - (IX + d)	Cp (IX + d)	3	14	DD BE d	V	V	V	☑ V	1	V
Registro Indexado A - (IY + d)	Cp (IY + d)	3	14	FD BE d	V	V	☑	✓	1	Ŋ
Inmediato A – v	Ср v	2	6	FE v	V	Ø	Ø	✓✓	1	V



3.4. Instrucciones de Salto y de Ciclo

JP (Incondicional)

Con esta instrucción se puede alterar la secuencia de ejecución. Existen diversas instrucciones según el modo de direccionamiento del operando.

="	~	[]					h	h		
		رجا		(SSSS)	S	Z	Н	P V	N	С
Inmediato	JP rotulo	3	9	C3 n m	×	×	×	×	×	×
PC←mn	donde rótulo es un número mn de 16 bits									
Registro Indirecto	JP (HL)	1	3	E 9	×	×	×	×	×	×
PC←HL										
Registro Indexado	JP (IX)	2	6	DD E9	×	×	×	×	×	×
PC←IX										
Registro Indexado	JP (IY)	2	6	FD E9	×	×	×	×	×	×
PC←IY										
Relativo	JR rotulo	2	8	18 (j-2)	×	×	×	×	×	×
PC←PC + (j-2)										

j: rotulo - dirección de la instrucción



JP (Condicional)

Con esta instrucción se puede cortar la secuencia de ejecución según esté encendido o apagado alguno de los flags del registro F (carry, zero). Existen diversas instrucciones según el modo de direccionamiento del operando.

="	~	£; }				S Z H P N C				
=		لہا		(((((((((((((((((((s	Z	Н	P V	N	С
Inmediato	JP f, rotulo	3	6	n m	×	×	×	×	×	×
Si f es TRUE PC←mn sino CONTINUAR	donde rótulo es un valor mn de 16 bits y f puede ser alguno de los siguiente valores: NZ, Z, C, NC, PO, PE, P, M (Tabla 6)		(9)	11010 n m donde codifica según la tabla 6						
Relativo	JR C, rotulo	2	6	38 (j-2)	×	×	×	×	×	×
Si C = 1 PC←PC + (j -2) sino CONTINUAR			(8)							
Relativo	JR NC, rotulo	2	6	30 (j-2)	×	×	×	×	×	×
si C = 0 PC←PC + (j -2) sino CONTINUAR			(8)							
Relativo	JR Z, rotulo	2	6	28 (j-2)	×	×	×	×	×	×
si Z = 1 PC←PC + (j-2) sino CONTINUAR			(8)							
Relativo	JR NZ, rotulo	2	6	20 (j-2)	×	×	×	×	×	×
si Z = 0 PC←PC + (j-2) sino CONTINUAR			(8)							

j: rotulo - dirección de la instrucción



DJNZ (ciclo)

Con esta instrucción se puede repetir un ciclo la cantidad de veces que se cargue inicialmente en el registro B.

="	~	£; 3					h	h		
		لہا		(S	Z	Н	P >	Z	С
Registro Relativo	DJNZ rotulo	5	7	10 (j-2)	×	×	×	×	×	×
B←B-1			(9)	•						
Luego, si B ≠ 0 PC←PC+(j-2) sino CONTINUAR con próxima instrucción				= Dertino + Trigen -	-1					

j: rotulo - dirección de la instrucción





3.5. Instrucciones de Manipulación de Bits

Shift (Decalaje)

Permiten reubicar los bits moviéndolos hacia izquierda o derecha.

=		ב יַ					h	h		
=		€3		(s	Z	Н	P V	N	С
Registro Directo para fuente y destino □ ← □□□□□□ ← 0 c shift left arithmetic	SLA r donde r puede ser alguno de los siguientes registros de 8 bits: A,B, C, D, E, H, L	3	7	CB 2 11001011 00100 donde codifica al registro según la tabla 1	V	V	0	P	0	
Registro Indirecto para fuente y destino ídem al anterior	SLA (HL)	5	13	CB 26	\square	Ø	0	☑ P	0	Ø
Registro Indexado para fuente y destino ídem al anterior	SLA (IX+d) donde d es un desplazamiento de 8 bits	7	19	DD CB d 26	\square	V	0	Ø P	0	V
Registro Indexado para fuente y destino ídem al anterior	SLA (IY+d) donde d es un desplazamiento de 8 bits	7	19	FD CB d 26	☑	V	0	P	0	V





=	~	£3			H						
=		ا لــا			S	Z	Н	P V	N	С	
Registro Directo para fuente y destino C	SRA r donde r puede ser alguno de los siguientes registros de 8 bits: A, B, C, D, E, H, L	3	7	CB 2 11001011 00101 donde codifica al registro según la tabla 1		\square	0	N P	0		
Registro Indirecto para fuente y destino ídem al anterior	SRA (HL)	5	13	CB 2E		Ø	0	⊠ P	0	V	
Registro Indexado para fuente y destino ídem al anterior	SRA (IX+d) donde d es un desplazamiento de 8 bits	7	19	DD CB d 2E		I	0	D P	0		
Registro Indexado para fuente y destino ídem al anterior	SRA (IY+d) donde d es un desplazamiento de 8 bits	7	19	FD CB d 2E	Ø	Ø	0	∑ P	0	Ø	





=	~	£;3			H						
=		لہا			S	Z	Н	P V	N	С	
Registro Directo para fuente y destino 0 → □ □ □ □ □ C	SRL r donde r puede ser alguno de los siguientes registros de 8 bits: A, B, C, D, E, H, L	3	7	CB 3 11001011 00111 donde codifica al registro según la tabla 1	\square	\square	0	D P	0	\square	
Registro Indirecto para fuente y destino ídem al anterior	SRL (HL)	5	13	CB 3E		Ø	0	☑ P	0		
Registro Indexado para fuente y destino ídem al anterior	SRL (IX+d) donde d es un desplazamiento de 8 bits	7	19	DD CB d 3E	☑	V	0	∑ P	0	V	
Registro Indexado para fuente y destino ídem al anterior	SRL (IY+d) donde d es un desplazamiento de 8 bits	7	19	FD CB d 3E	V	Ø	0	∑ P	0	Ø	






Rotación


Permiten parecido al anterior reubicar los bits moviéndolos dentro del operando, pero realizando un tratamiento circular de los mismos.

=		£;3		(00000)	P. C.					
		لہا			s	Z	Н	P V	N	С
Registro Implícito para fuente y destino	RLA	1	3	17	×	×	0	☑ P	0	\square
Registro Directo para fuente y destino ídem al anterior	RL r donde r puede ser alguno de los siguientes registros de 8 bits: A, B, C, D, E, H, L	3	7	CB 1 11001011 00010 donde codifica al registro según la tabla 1	\square	\square	0	P	0	\square
Registro Indirecto para fuente y destino ídem al anterior	RL (HL)	5	13	CB 16	\square	V	0	☑ P	0	
Registro Indexado para fuente y destino ídem al anterior	RL (IX+d) donde d es un desplazamiento de 8 bits	7	19	DD CB d 16	Ø	\square	0	☑ P	0	
Registro Indexado para fuente y destino ídem al anterior	RL (IY+d) donde d es un desplazamiento de 8 bits	7	19	FD CB d 16	Ø	☑	0	☑ P	0	Ø






















Seteo de Bits

Permite setear o apagar bits dentro del operando.

=	~	£;3					h	h		
=		ربا		(See 1)	s	z	Н	P V	N	С
Registro Directo para r y Dir. a bit para b bit b de r ← 1	Set b, r donde b es la posición del bit dentro del registro y r puede ser alguno de los siguientes registros de 8 bits: A, B, C, D, E, H, L	3	7	CB 11001011 11 donde las primeras codifican a b y las segundas al registro según la tabla 1	X	×	×	X	×	×
Registro Indirecto para r y Dir. a bit para b bit b de (HL)← 1	Set b,(HL)	5	13	CB 11001011 11 110 donde codifica a b	×	×	×	×	×	×
Registro Indexado para r y Dir. a bit para b bit b de (IX+d) ← 1	Set b, (IX+d) donde d es un desplazamiento de 8 bits	7	19	11011101 11001011 d 11110 donde codifica a b	×	×	×	×	×	×
Registro Indexado para r y Dir. a bit para b bit b de (IY+d) ← 1	Set b, (IY+d) donde d es un desplazamiento de 8 bits	7	19	11111101 11001011 d 11110 donde codifica a b	×	×	×	×	×	×





donde ---

codifica a b



3.6. Instrucciones para el Manejo de Stack

Push

Coloca el contenido del registro de 16 bits especificado en el stack y actualiza el **stack pointer**.

=		£3					h	h		
=		رہا			S	Z	Н	P V	N	С
Registro Directo para el fuente e Implícito para el destino (SP-1) ← hi r (SP-2) ← lo r SP ← SP -2	PUSH r donde r es alguno de los registros de 16 bits de la tabla 2	5	11	5 110101 donde codifica alguno de los registros de la tabla 2	X	X	X	X	X	X
Registro Implícito para fuente y destino ídem	PUSH IX	6	14	DD E5	×	×	×	×	×	×
Registro Implícito para fuente y destino ídem	PUSH IY	6	14	FD E5	×	×	×	×	×	×



Pop

Saca del stack 16 bits y los deja en el registro de 16 bits especificado, y actualiza el **stack pointer**.

="	~	£3					h	h		
=		ئہا		(2000)	s	z	Н	P V	N	С
Registro Directo para el fuente e Implícito para el destino hi r ← (SP+1) lo r ← (SP) SP ← SP +2	POP r donde r es alguno de los registros de 16 bits de la tabla 2	1	9	110001 donde codifica alguno de los registros de la tabla 2	×	×	×	×	×	X
Registro Implícito para fuente y destino ídem	POP IX	2	12	DD E1	×	×	×	×	×	×
Registro Implícito para fuente y destino ídem	POP IY	2	12	FD E1	×	×	×	×	×	×



Call

Realiza un salto hacia el rótulo especificado, previo salvar la dirección del registro PC (Program Counter) en el stack.

="	~	[;}					h	h		
=		لہا		(2000)	S	Z	Н	P V	N	С
Inmediato	CALL mn	6	16	CD nm	×	×	×	×	×	×
(SP-1) ← hi PC										
(SP-2) ← lo PC										
PC ← mn										
SP ← SP -2										



Ret

Realiza un salto hacia la dirección que se encuentra en el tope del stack.

="	~/	[;}					h	h		
=		لہا			s	Z	н	P V	N	С
Implícito	RET	3	9	C9	×	×	×	×	×	×
hi PC ← (SP+1)										
lo PC ← (SP)										
SP ← SP + 2										



3.7. Instrucciones Especiales de Control

DAA

Esta instrucción ajusta el acumulador de manera tal que se obtenga la representación numérica BCD.

=	~	ťζ					h	h		
		رجا		[30000]	S	Z	Н	P V	N	С
Registro Implícito en A para fuente y destino Ajuste Decimal Aritmético	DAA	2	4	27	V	V	☑	⊠ P	×	V

NOP

Esta instrucción no tiene efecto alguno sobre memoria y registros, pero consume tiempo. Se la utiliza en rutinas de manejo de tiempo.

=	~	t.,	(h	h		
		٦٠٦		(*************************************	s	Z	Н	P V	Z	С
Sin operandos No opera	NOP	1	3		×	×	×	×	×	×






4. Cartilla Reducida de Instrucciones (Ordenada por Nombre de Instrucción)

0							ŗ	b		
Grupo	Ø.	[]			S	z	Н	P V	N	С
	Adc A, r	2	4	8 10001 tabla 1	V	V	V	< ☑	0	V
	Adc A (HL)	6	6	8E	Ø	V	Ø	√ >	0	V
ADC (8 bits)	Adc A, (IX + d)	6	14	DD 8E d	V	Ø	☑	∨ ∨	0	☑
	Adc A, (IY + d)	6	14	FD 8E d	Ø	Ø	Ø		0	Ø
	Adc A, v	2	6	CE v	☑	☑	☑		0	☑
ADC (16 bits)	Adc HL, r	6	10	EDA 11101101 011010 tabla 3	V	Ø	?	>	0	V
	Add A, r	22	4	8 10000 tabla 1	\square	Ø	\square	< 🛚	0	abla
	Add A, (HL)	2	6	86	V	Ø	☑		0	☑
ADD (8 bits)	Add A, (IX + d)	6	3	DD 86 d	V	☑	V	∑ >	0	\square
	Add A, (IY + d)	6	3	FD 86 d	V	Ø	☑	∀ ∨	0	☑
	Add A, v	2	6	C6 v	V	V	V	< <	0	V




Cruno	~/	£;3					F	b		
Grupo	Ø	ئہا	۵		S	Z	Н	P V	N	С
	Add HL, r	5	7	9	×	×	?	×	0	
				001001 tabla 3						
ADD	Add IX, r	6	10	DD9	×	×	?	×	0	Ø
(16 bits)				11011101 001001 tabla 4						
	Add IY, r	6	10	FD9	×	×	?	×	0	Ø
				11111101 00—1001 tabla 5						
	And r	1	4	Α	Ø	☑	1	☑ P	0	0
				10100 tabla 1				Ρ		
	And (HL)	1	6	А6	Ø	Ø	1	☑ P	0	0
AND	And (IX + d)	3	14	DD A6 d	☑	Ø	1	☑ P	0	0
	And (IY + d)	3	14	FD A6 d	V	\square	1	Э 🛚	0	0
	And v	2	6	E6 v	V	☑	1	∑ P	0	0
CALL	CALL mn	6	16	CD nm	×	×	×	×	×	×
	Cp r	1	4	В	V	\square	V		1	
				10111 tabla 1				٧		
СР	Cp (HL)	1	6	BE	Ø	V	☑	∀ ∨	1	☑
<u>.</u>	Cp (IX + d)	3	14	DD BE d	☑	Ø	Ø	∑ >	1	Ø
	Cp (IY + d)	3	14	FD BE d	V	V	V	∑ >	1	V
	Ср v	2	6	FE v	V	V	V	∑>	1	V












continúa



2

3

6

7

× × × × × ×

> × ×

× × ×

... ...

01---110 tabla 1


7 ...

01110--tabla 1

Ld r, (HL)

Ld (HL), r










Cwuno	~	£3					F			
Grupo	S	ئہا	۵		S	Z	Н	P V	N	С
	Ld SP, HL	2	4	F9	×	×	×	×	×	×
	Ld SP, IX	3	7	DD F9	×	×	×	×	×	×
	Ld SP, IY	3	7	FD F9	×	×	×	×	×	×
	Ld HL, (mn)	3	15	2Anm	×	×	×	×	×	×
	Ld IX, (mn)	6	18	DD 2A n m	×	×	×	×	×	×
	Ld IY, (mn)	6	18	FD 2A n m	×	×	×	×	×	×
	Ld (mn), HL	6	16	22 n m	×	×	×	×	×	×
	Ld (mn), IX	7	19	DD 22 n m	×	×	×	×	×	×
LD (16 bits)	Ld (mn), IY	7	19	FD 22 n m	×	×	×	×	×	×
	Ld r, (mn)	6	9	EDB n m	×	×	×	×	×	×
				11101101 011011 n m						
	Ld (mn), r	7	19	ED3 n m	×	×	×	×	×	×
				11101101 010011 n m						
	Ld IX, mn	4	12	DD 21 n m	×	×	×	×	×	×
	Ld IY, mn	4	12	FD 21 n m	×	×	×	×	×	×
	Ld r, mn	3	9	1 n m	×	×	×	×	×	×
				000001 n m tabla 3						







C		רי					h	b		
Grupo	Ø.	€3	۵		S	Z	Н	P V	N	С
	Res b, (HL)	5	13	СВ	×	×	×	×	×	×
	b es lposición del bit			11001011 10 110						
	Res b, (IX+d)	7	19	DD CB d	×	×	×	×	×	×
	b es posición del bit			11011101 11001011 d						
				10110						
RES	Res b, (IY+d)	7	19	FD CB d	×	×	×	×	×	×
	b es posición del bit			11111101 11001011 d						
				10110						
	Res b, r	3	7	СВ	×	×	×	×	×	×
	b es posición del bit			11001011 10 primero b segundo tabla 1						
RET	RET	3	9	C9	×	×	×	×	×	×
	RLA	1	3	17	×	×	0	☑ P	0	V
	RL r	3	7	CB 1	Ø	Ø	0	☑ P	0	V
				11001011 00010 tabla 1				•		
Rotation	RL (HL)	5	13	CB 16	☑	V	0	☑ P	0	V
	RL (IX+d)	7	19	DD CB d 16	V	Ø	0	☑ P	0	V
	RL (IY+d)	7	19	FD CB d 16	V	Ø	0	☑ P	0	V
a ontinée	RLCA	1	3	07	×	×	0	☑ P	0	V
continúa ↓	RLC (HL)	5	13	CB 06	Ø	Ø	0	☑ P	0	☑



			0				h	b		
Grupo	Ø	€3			S	Z	Н	P V	N	С
	RLC r	3	7	CB 0 11001011 00000 tabla 1	Ø	Ø	0	ΣP	0	V
	RLC (IX+d)	7	19	DD CB d 06	☑	Ø	0	☑ P	0	V
	RLC (IY+d)	7	19	FD CB d 06	V	Ø	0	☑ P	0	V
	RLD	8	16	ED 6F	V	Ø	0	N P	0	V
	RRA	1	3	1F	×	×	0	☑ P	0	V
	RR r	3	7	CB 1 11001011 00011 tabla 1	Ø	Ø	0	P P	0	☑
Rotation	RR (HL)	5	13	CB 1E	Ø	Ø	0	☑ P	0	V
Kotation	RR (IX+d)	7	19	DD CB d 1E	V	Ø	0	☑ P	0	V
	RR (IY+d)	7	19	FD CB d 1E	Ø	☑	0	☑ P	0	☑
	RRCA	1	3	0F	×	×	0	⊠ P	0	V
	RRC r	3	7	CB 0 11001011 00001 tabla 1	Ø	\square	0	N P	0	Ŋ
	RRC (HL)	5	13	CB 0E	V	V	0	В	0	V
	RRC (IX+d)	7	19	DD CB d 0E	V	V	0	∑ P	0	V
	RRC (IY+d)	7	19	FD CB d 0E	V	V	0	∑ P	0	V
	RRD	8	16	ED 67	Ø	V	0	∑ P	0	V



Grupo	Æ	£3			P.							
					S	Z	Н	P V	N	С		
SET	Set b, r b es posición del bit	3	7	CB 11001011 11 tabla 1	×	×	×	×	×	×		
	Set b,(HL) b es posición del bit	5	13	CB 11001011 11 110	×	×	×	×	×	×		
	Set b, (IX+d) b es posición del bit	7	19	DD CB d 11011101 11001011 d 11110	×	×	×	×	×	×		
	Set b, (IY+d) b es posición del bit	7	19	FD CB d 11111101 11001011 d 11110	×	×	×	×	×	×		
SBC (8 bits)	Sbc A, r	2	4	9 10011 tabla 1	V	V	V	✓	1	\square		
	Sbc A, (HL)	2	6	9E	V	Ø	Ø	V	1	\square		
	Sbc A, (IX + d)	6	14	DD 9E d	Ø	Ø	Ø	☑ V	1	Ø		
	Sbc A, (IY + d)	6	14	FD 9E d	V	Ø	Ø	V	1	Ø		
	Sbc A, v	2	6	DE v	V	V	V	V	1	V		
SBC (16 bits)	Sbc HL, r	6	10	ED2 11101101 010010 tabla 3	V	Ø	?	V	1	V		





C. T. L. C.		۲-					F	b		
Grupo	Ø.	€3			S	Z	Н	P V	N	С
	SLA r	3	7	CB 2 11001011 00100 tabla 1	Ø	Ø	0	☑ P	0	V
	SLA (HL)	5	13	CB 26	V	\square	0	☑ P	0	S
	SLA (IX+d)	7	19	DD CB d 26	Ø	Ø	0	☑ P	0	V
	SLA (IY+d)	7	19	FD CB d 26	Ø	Ø	0	☑ P	0	Ø
	SRA r	3	7	CB 2 11001011 00101 tabla 1	Ø	V	0	Ø P	0	
Shift	SRA (HL)	5	13	CB 2E	V	☑	0	☑ P	0	Ø
	SRA (IX+d)	7	19	DD CB d 2E	V	7	0	D P	0	<u>S</u>
	SRA (IY+d)	7	19	FD CB d 2E	V	V	0	☑ P	0	<u>S</u>
	SRL r	3	7	CB 3 11001011 00111 tabla 1	V	V	0	Ø P	0	
	SRL (HL)	5	13	CB 3E	V	Ø	0	☑ P	0	V
	SRL (IX+d)	7	19	DD CB d 3E	V	V	0	☑ P	0	V
	SRL (IY+d)	7	19	FD CB d 3E	V	V	0	☑ P	0	Ø





Grupo		£3			P.						
	<u>K</u>				S	Z	Н	P V	N	С	
SUB (8 bits)	Sub r	2	4	9 10010 tabla 1	V	Ø	☑	\(\)	1	☑	
	Sub (HL)	2	6	96	V	V	\square	⅓>	1	\square	
	Sub (IX + d)	6	14	DD 96 d	Ø	Ø	Ø	✓✓	1	Ø	
	Sub (IY + d)	6	14	FD 96 d	V	V	\square	∑>	1	\square	
	Sub v	2	6	D6 v	Ø	V	Ø	∑ >	1	Ø	
XOR	XOR r	1	4	A 10101 tabla 1	\square	☑	0	Ŋ P	0	0	
	XOR (HL)	1	6	AE	V	V	0	ΣP	0	0	
	XOR (IX + d)	3	14	DD AE d	V	\square	0	J	0	0	
	XOR (IY + d)	3	14	FD AE d	\square	☑	0	N P	0	0	
	XOR v	2	6	EE v	V	V	0	N P	0	0	



5. Simulador del Procesador Z-80

Cada computador tiene un procesador de una marca y modelo definido, es decir que cuenta con un set de instrucciones que no necesariamente coinciden con las de un procesador de otra marca y/o modelo. Al haber distintos set de instrucciones, un programa assembler escrito para un procesador definido no sirve para ser ejecutado en otro. Por este motivo existen distintas variantes del lenguaje Assembler para cada uno de los distintos procesadores disponibles.

Si se trabaja con computadoras hogareñas que cuentan con procesadores de la familia Intel 80x86, no es posible ejecutar sobre las mismas programas en Assembler Z-80. Para poder utilizar ese assembler necesitamos trabajar con un Simulador de Z-80.

Un simulador de un procesador, en general, es un programa que se ejecuta en un procesador obviamente diferente al que simula y permite, valga la redundancia, simular la ejecución de programas escritos para el procesador simulado. El simulador genera un procesador "virtual" que entiende un lenguaje de máquina específico y permite ejecutar instrucciones, analizando como afecta la ejecución de las mismas a cada uno de los elementos del procesador.

Para simular la ejecución de un programa escrito en lenguaje Assembler Z-80180, se deben seguir los siguientes pasos:

- Escritura del programa fuente.
- Ensamblado del programa fuente.
- Linkedición del código objeto (eventualmente con otros módulos).
- Carga del programa en el simulador.

5.1. Escritura del Programa Fuente

El primer paso consiste en escribir el programa en lenguaje Assembler Z80180 en cualquier editor de texto (Edit de DOS, Notepad de Windows, etc). El nombre del archivo fuente debe tener la extensión *.asm*. (Ejemplo: prog1.asm).

Para que el programa sea válido, es decir, que pueda ser entendido por el ensamblador, deben seguirse estrictamente las siguientes reglas:

- Cada línea del texto debe contener una y solo una instrucción.
- Se deben usar nombres mnemotécnicos para las instrucciones.
- Cada línea del programa debe tener una estructura legal (ver cartilla de instrucciones).
- Colocar para indicar la finalización del programa la pseudo-instrucción end.
- Se debe respetar el encolumnados de rótulos e instrucciones (los rótulos deben empezar en la primera columna).
- Verificar que en el archivo fuente no queden líneas en blanco al final del archivo.
- Agregar comentarios que aclaren la lógica del programa.



Ejemplo: archivo pgm1.asm

```
aseg
                2000h
        org
                                 ;el prog se carga en 2000h
start
        ld
                A, 10
                                 ; cargo en el reg A el valor 10
                                 ;grabo en "valor" el contenido de A
                valor, A
        1d
                38h
        rst
        db
                                 ; reservo espacio para almacenar
valor:
                start
                                 ;indico donde empieza el programa
        end
```

5.2. Ensamblado del Programa Fuente

El ensamblador es un programa que se ejecuta en D.O.S., cuyo nombre es "zas". Su función es chequear la correctitud del código, detectando errores de sintaxis, rótulos locales no definidos, instrucciones inexistentes, etc. En caso de no detectar errores, el ensamblador convierte el código fuente en código objeto.

Para ensamblar un código se debe ejecutar en D.O.S. la siguiente línea de comando:

```
c:> zas [-lNombreListado] [-wAncho] ArchivoFuente
```

La opción **–I** se especifica si se desea que el ensamblador genere un archivo (NombreListado.**Ist**) con un listado, conteniendo:

- Código fuente y su traducción a código de máquina.
- Valor del Contador de Posiciones.
- Si se produjeron errores, una letra en cada línea con errores señalando el tipo de error.
- Tabla de símbolos interna del programa.

La opción **-w** especifica el ancho (en cantidad de columnas) que tendrá el listado.

Por último, el único argumento obligatorio es "ArchivoFuente" que es el nombre del archivo conteniendo el código fuente.

Si se produjeran errores durante el ensamblado, el listado de los mismos se realizará por pantalla, indicando el tipo de error y la línea en que se produjo.

La línea de comando para ensamblar el código fuente escrito en el ejemplo es la siguiente:

```
c:> zas -lpgm1 -w75 pgm1.asm
```



y la respuesta del ensamblador por pantalla es la siguiente:

```
Z-World Z80/HD64180 Macro Assembler Version 1.08
pgm1.asm:4: Operand error
abs = 8196 bytes
```

La segunda línea de este mensaje nos indica que el ensamblador no pudo finalizar su traducción con éxito debido a un error en el código fuente. Dicho error se encuentra en la línea 4 y es un error en los operandos. Para verlo con más claridad, podemos editar el archivo **pgm1.lst** (generado por el proceso de ensamblado) cuyo contenido es el siguiente:

```
0000
1
                          asea
2
    2000
                                2000h
                                         ;el prog se carga en 2000h
                          org
3
     2000 3E 0A
                   start
                          ld A, 10
                                         ;cargo en el reg A el valor 10
40
                                        ;grabo en valor el contenido de A
                          ld valor, A
                               38h
                                         ;fin
5
    2002
           FF
                          rst
    2003
6
           00
                                         ;reservo espacio para almacenar
                   valor: db
                                0
7
    2004
                          end
                                         ;indico donde empieza el programa
                                start
Z-World Engineering z80 Macro Assembler:
Sat Dec 12 20:29:33 1999
Page
       1
                     ----- Symbol Table -----
(ABS) 2004#
               code 0000#
                            start 2000
                                          valor 2003
         8196 bytes
```

Como se observa en este archivo, el código fuente contenía un error en la instrucción resaltada. El ensamblador lo indica con una letra "O" al comienzo de la línea que significa que dicha instrucción tiene un error de operandos. Efectivamente, analizando el código se observa que la instrucción correcta sería **Id (valor), A**, agregando paréntesis alrededor del rótulo **valor**.

El paso siguiente es editar el archivo **pgm1.asm** nuevamente y corregir la instrucción errónea. Una vez corregida, se vuelve a ensamblar repitiendo en comando anterior. De no detectarse nuevos mensajes de error, el ensamblado se considera exitoso obteniendo el archivo **pgm1.obj**.

5.3. Linkedición del Código Objeto

El linkeditor es un programa que se encarga de generar un único programa ejecutable a partir de uno o más códigos objeto. Resuelve las referencias externas y ordena los segmentos de datos y de código.

Para invocar al linkeditor (el programa **link**, ejecutable en D.O.S) se utiliza la siguiente línea de comando:

```
c:> link -oNombreSalida.cpm -s -m -pcode=DirCod,data=DirDat ListaObjetos
```



La opción $-\mathbf{o}$ especifica el nombre que se le dará al archivo de salida, resultado del proceso de linkedición.

La opción –**s** especifica que se quiere generar la tabla de símbolos en un archivo cuyo nombre será NombreSalida.**sym**.

La opción **–m** se utiliza para generar un mapa de memoria en un archivo cuyo nombre será NombreSalida.**map**. Este archivo contiene una lista con cada código fuente o módulo linkeado y la dirección de comienzo en que cada uno está alocado; una tabla de símbolos externos ordenados en forma alfabética.

La opción **–pcode=** permite indicar en que dirección se alocará el segmento de código y **data=** para indicar en que dirección se alocará el segmento de datos. Esta opción es inválida si el código es absoluto (se empleó en el código fuente la directiva al compilador *Aseg*). La dirección debe estar en hexadecimal (con el indicador *h* al final). Si no se especificara **data=** el segmento de datos se alocará a continuación del segmento de código.

Por último ListaDeObjetos es la lista de nombres de los archivos que contienen los códigos objeto que conformarán el ejecutable, separados por un espacio.

Ejemplos de invocación al linkeditor con más de un código objeto:

```
link -oSalida.cpm -s -pcode=2000h,data=2100h prog1.obj prog2.obj
link -oSalida.cpm -s -pcode=2000h prog.obj prog2.obj
link -oSalida.cpm -s prog1.obj prog2.obj
link -oSalida.cpm -m prog1.obj prog2.obj
```

Para linkeditar nuestro ejemplo la línea de comando es la siguiente:

```
c:> link -opgm1.cpm pgm1.obj
```

5.4. Carga del Programa Convertido en el Simulador

Finalmente se debe cargar en el simulador el archivo .cpm obtenido en la linkedición.

Todos los programas ejecutados en los pasos anteriores tomaban un archivo fuente y producían uno o más archivos de resultado. En este caso, no se produce una salida sino que se ingresa a la pantalla de simulación.

Desde esta pantalla se puede ejecutar un programa paso a paso y observar los efectos que produce sobre los flags, los registros y la memoria, la ejecución de una o varias instrucciones.





6. Tabla de Códigos ASCII


Valor ASCII	Caracter
20	Space
21	1
22	"
23	#
24	\$
25	용
26	&
27	,
28	(
29)
2A	*
2B	+
2C	,
2D	-
2E	•
2F	/
30	0
31	0 1 2 3 4
32	2
33	3
34	
35	5
36	6
37	7
38	8
39	9
3 A	:
3B	;
3C	<
3D	=
3E	= > ?
3 F	?

Valor ASCII	Caracter
40	9
41	A
42	В
43	С
44	D
45	E
46	F
47	G
48	Н
49	I
4A	J
4B	K
4C	L
4D	M
4E	N
4F	0
50	P
51	Q
52	R
53	S
54	T
55	U
56	V
57	W
58	Х
59	Y
5A	Z
5B	[
5C	\
5D]
5E	^
5F	_
	t.

Valor ASCII	Caracter
60	`
61	a
62	b
63	С
64	d
65	е
66	f
67	g
68	h
69	i
6 A	j
6B	k
6C	1
6D	m
6E	n
6F	0
70	р
71	q
72	r
73	S
74	t
75	u
76	v
77	W
78	x
79	У
7 A	Z
7B	{
7C	1
7D	}
7E	~
7 F	DEL

Qιħ






















Pasaje de parámetros por stack

Subrutina Potencia: Recibe en el stack, en este orden:

Base en la parte alta y Exponente en la parte baja







Subrutina Potencia:

Sase en la parte alta y Exponente en la parte

