
Apellidos......Nombre......Nombre.....

- 1) (2 puntos) En el circuito de corriente alterna la fuente V_e es una fuente de señal alterna de frecuencia variable. Suponiendo conocidos los valores nominales de los elementos del circuito:
- a) Determinar la ganancia de tensión V_s/V_c en función de la frecuencia, su módulo y su fase.
- b) Hallar la frecuencia de corte y los límites de la ganancia en dB cuando la frecuencia tiende a cero y a infinito.
- c) Obtener la expresión temporal de la corriente por la resistencia R_2 cuando la señal de entrada es de la forma $V_e(t) = V_{\bullet} sen(\omega_c t)$, siendo ω_c la frecuencia de corte anteriormente determinada.



a)
$$\frac{V_s}{R_2} + \frac{V_s - V_e}{R_1} + \frac{V_s}{Z_c} = 0$$
, $V_s \left(\frac{1}{R_1} + \frac{1}{R_2} + \frac{1}{Z_e} \right) = \frac{V_e}{R_1}$
 $A_v = \frac{V_s}{V_e} = \frac{1}{1 + \frac{R_2}{R_2} + \frac{R_1}{Z_c}}$; $A_v (jw) = \frac{1}{\frac{R_1 + R_2}{R_2} + jwR_1C}$
 $|A_v| = \frac{1}{\sqrt{\frac{R_1 + R_2}{R_2}}} \frac{1}{2z + (wR_1C)^2}$; $V_s = -arcty \left(\frac{wR_1R_2C}{R_1 + R_2} \right)$

b)
$$\omega_{z} \Rightarrow |A_{v}| = |A_{v}| |u_{k} \times \Rightarrow (\omega_{R_{1}} \varepsilon)^{2} + (\frac{Q_{1} + Q_{2}}{Q_{2}})^{2} = 2 \frac{Q_{1} + Q_{2}}{Q_{2}}^{2}$$

$$\omega_{c} = \frac{R_{1} + R_{2}}{R_{1} R_{2} C}$$


$$A_{dB} = 20 \log |A_{v}| = -20 \log \frac{Q_{1} + Q_{2}}{Q_{2}}^{2} + (\omega_{R_{1}} C)^{2}$$

$$\lim_{\omega \to 0} A_{dB} = -20 \log \frac{Q_{1} + Q_{2}}{Q_{2}}, \quad \lim_{\omega \to \infty} A_{dB} = 8 - \infty$$

c)
$$i_{R_2} = \frac{V_S}{R_2} + \frac{V_P}{R_2} = \frac{1}{12} \frac{R_2}{R_1 + R_2} = \frac{V_P}{V_2(R_1 + R_2)} =$$

2) (2 puntos)

- a) Obtener las tensiones a la salida de cada amplificador operacional.
- b) Tomando R_1 = R_3 =.10k Ω , R_2 = R_4 = 100k Ω , y alimentaciones simétricas de ±15V, determinar los valores entre los que debe variar ($v_1 v_2$) para que ambos amplificadores se encuentren simultáneamente trabajando en la región lineal.



$$\frac{V_1 - V_X}{R_1} = \frac{V_X}{R_2} \quad V_X = \frac{R_2}{R_1 + R_2} V_1$$

$$\frac{V_2 - V_x}{R_1} = \frac{V_x - V_{02}}{R_2}; \quad V_{02} = \frac{1}{R_1} \left[(R_1 + R_2) V_x - R_2 V_2 \right] = \frac{R_2}{R_4} (V_1 - V_2)$$


$$\frac{V_{02}}{R_3} = \frac{-V_{01}}{R_4} \; ; \quad V_{01} = -\frac{R_4}{R_3} V_{02} = -\frac{R_2 R_4}{R_1 R_3} (V_1 - V_2)$$

b)
$$V_{02} = 10 (V_1 - V_2)$$
; $V_{01} = -100 (V_1 - V_2)$ $\Rightarrow |V_{01}| > |V_{02}|$

$$|V_{01}| < 15V \Rightarrow |V_1 - V_2| < \frac{15V}{100} = 0.15V$$

$$-0.15V < V_1 - V_2 < 0.15V$$

- 3) (2 puntos) Considerando para el zéner los modelos de las tensiones umbrales (V_{γ} , V_{Z1} , R_d = 0, R_Z = 0):
- a) Obtener las expresiones de la tensión Vs que producen cambios en el estado del diodo, e indicar los intervalos de Vs en que se da cada modo de funcionamiento del mismo.
- b) Tomando R_1 =4k Ω , R_2 = 1k Ω , V_A = 3V, V_Y = 0'7V y V_Z = 5V, obtener y representar gráficamente la corriente por la resistencia R_2 en el intervalo de tensiones -20V< V_S <20V.



a) write
$$\leftarrow$$
 winducción directa: $V_0 = V_7$, $I_0 = 0$

$$\frac{V_{S1} - (-V_7)}{R_1} = \frac{-V_7 - V_A}{R_2}$$
; $V_{S1} = -\frac{(R_1 + R_2)}{R_2} V_7 - \frac{V_A}{R_2} R_1$

Corte
$$\iff$$
 conducción inversa: $V_{D} = -V_{2}$, $\overline{L}_{D} = 0$

$$\frac{V_{82} - V_{2}}{R_{1}} = \frac{V_{2} - V_{A}}{R_{2}}, V_{82} = \frac{R_{1} + R_{2}}{R_{2}} V_{2} - \frac{V_{A}}{R_{2}} R_{1}$$

V_S < V_{S1} ⇒ zener en cond. directa V_{S1} < V_S < V_{S2} ⇒ zenen en corte V_{S2} < V_S ⇒ zenen en cored. inversa.

b)
$$V_{84} = -15,5V$$
; $V_{32} = 13V$
 $V_{5} < -15,5V$; (could directa del 2euer) : $i_{R_{2}} = -\frac{V_{7} - V_{A}}{R_{2}} = -3,7 \text{ to } A$
 $-15,5 < V_{5} < 13V$: (corke) : $i_{R_{2}} = \frac{V_{5} - V_{A}}{R_{1} + R_{2}} = \frac{V_{5}}{5 \text{ k/2}} - 0,6 \text{ to } A$
 $13V < V_{5}$: $i_{R_{2}} = \frac{V_{2} - V_{A}}{R_{2}} = 2 \text{ to } A$
 $i_{R_{2}} = \frac{V_{2} - V_{A}}{R_{2}} = 2 \text{ to } A$

Apellidos.....

4) (2 puntos) En el circuito de la figura, similar a la puerta inversora DTL, ambos transistores son iguales, con una ganancia de corriente β, una tensión umbral de conducción para la unión base-emisor V_y, y una tensión colector-emisor en saturación V_{SAT}. El diodo tiene una tensión umbral de conducción también igual a V_γ, y V_{CC} es una fuente de tensión continua.


a) Suponiendo que ambos transistores se encuentran en la región activa ¿cuál es la relación entre las tensiones de salida y entrada


 (V_s/V_e) ?

b) ¿Para qué valor de la tensión de entrada?:

1) el transistor T1 pasa de corte a activa

2) el transistor T2 pasa corte a activa





P) 1) Para que TI empiece a conducir (VBFI=Vr) el diodo también ha de conducir (VD=Vr), pero une pequeña corriente deriva por Ry dejando todovia VBZZ≈0 → Vei = 2Vr

2) Coundo T2 empiezz 2 conducir | VBE2=Vr | IE1 = I4 = Vr = (B+1) IB1


Con este valor de IDI sustituido en la ecuación (D) anterior

3) Le expression de Vs del expertedo a) es vélide, pero chore toma el valor Vs=VsAT, lo que da Ve3 = 3Vr+ (Vcc-VsAT) + PVrR3 (P+1)R1+R2
P(P+1) R2

c)

Con los vilores didos Vez = 4V7 = 2'4V Vez = 2'64V

Con $V_e < V_{e2} = 2'4V \rightarrow T2$ en corte $\rightarrow V_s = V_{cc} = 5V$ Con $V_e > V_{e3} = 2'64V \rightarrow T2$ en sztor. $\rightarrow V_s = V_{SAT} = 0'2V$ Con $V_{e2} < V_e < V_{e3}$, zmbos transistores en zctiva y la telación del apartado a) toma los valures $V_s = 53V - 20V_e$



5) (4 puntos)

Un circuito que realiza la división de dos números de dos bits dispone de las entradas del dividendo (A_1A_0) y del divisor (B_1B_0) , así como de la salida para la parte entera del cociente (C_1C_0) y de otra salida adicional (D), que normalmente está a cero y se activa a uno en el caso de división por cero (en este caso, además, el cociente aportado debe ser cero).

- a) Escribir las tablas de verdad de las variables de salida
- b) Escribir las correspondientes tablas de Karnaugh.
- c) Simplificar la expresión de las salidas mediante las tablas anteriores a partir tanto de su desarrollo por unos como por ceros.
- d) Expresar C₀ como suma de productos completos.
- e) Implementar, sólo con puertas NAND e inversores el circuito que proporcione las salidas C₁ y C₀.
- f) Implementar, mediante un descodificador de 2 a 4, y las puertas lógicas adicionales necesarias, la salida D.
- g) Implementar, mediante un multiplexor de 8 a 1, y las puertas lógicas adicionales necesarias, la salida C_0 (conectar $A_1A_0B_1$ a las entradas de selección del multiplexor).


h) Escribir, para un multiplexor 4 a 1, la función lógica de salida en función de las entradas de selección y de las entradas de datos.


de las entradas de datos.	a)	6	
A, A, B, A, A, B, Bo	Cico D	BB 00 01 11 10/C1	د)
0 0 0 0 0 0	0 0 0 0	00 0 0 0 0	C,=A,B,B, [1's]
1 (00 10	0 0 0 0	11 10 0 0 0	
2 (01 01	0 0)80 0	10 0 0 0	C, = A, B, B, [ds]
3 (0) 10	0 0)0 0	A.A. 00 01 11 10 C.	
1 10 01	1000	B, B, 00 01 11 10 C	בנינן
5 (10 10	0 0)00 0	01000	$C_0 = A_0 \overline{B}_1 B_0 + A_1 B_1 \overline{B}_0 + A_1 A_0 B_0$
7 (11 10	0 17 0	100000	Co = (B+B)(A+B)(A+B) (Lo's)
3)	1		
3)	9)	B1B0 00 01 11 10	
		01 0 0 0 0	D=B,Bo [1's]
		11 6 0 0 0	D= B, Bo [0's]
		10/0000	

d) Cogiendo los minterms de la table de verdad de Co

$$C_0 = m_5 + m_{10} + m_{13} + m_{14} + m_{15} =$$

$$= \overline{A_1} A_0 \overline{B_1} B_0 + \overline{A_1} \overline{A_0} B_1 \overline{B_0} + \overline{A_1} \overline{A_0} \overline{B_1} \overline{B_0} + \overline{A_1} \overline{A_0} B_1 \overline{B_0} + \overline{A_1} \overline{A_0} B_1 \overline{B_0}$$





8)

9)
$$A_1 A_0 B_1$$
 $O - I_0 S_2 S_1 S_0$
 $O - I_1$
 $B_0 - I_2$
 $O - I_3$
 $O - C_0$
 $B_0 - I_5$
 $B_0 - I_6$
 $A_1 A_0 B_1$

Conectendo A, A, B, 2 les entrades de selección, pero ceda valor de entrada seleccionado le selida del multiplexor coincide con Co si e ceda entrada se conecte la variable mostrada (ver columnia marcadas con g) en las tables de verdad del apartido a)

h)

$$\frac{1}{I_0} \quad A_1 A_2 \\
\downarrow I_1 \\
\downarrow I_2 \quad 0 \quad 0 = \overline{A}_1 \overline{A}_0 I_0 + \overline{A}_1 A_0 I_1 + A_1 \overline{A}_2 I_2 + A_1 A_0 I_3$$