Desarrollo de un sistema digital para generación y filtrado de señales

• • •

Alumno: Ing. Juan Manuel Guariste Microarquitecturas y Softcores Carrera de Especialización en Sistemas Embebidos - FIUBA Año 2025


Objetivos

- Generar una señal senoidal compuesta
- Controlar la frecuencia desde un procesador embebido
- Aplicar un filtro FIR digital pasa bajos

Arquitectura general del sistema



Diseño de los bloques del procesador y el NCO



Código en C para el PS

```
#include "xparameters.h"
#include "xil io.h"
int main(void) {
    #define NCO DUAL SUM IP S00 AXI SLV REG0 OFFSET 0
    #define NCO DUAL SUM IP S00 AXI SLV REG1 OFFSET 4
    // Variables de paso para las dos senoidales
    int paso low = 6;
    int paso high = 62;
    xil printf("-- Inicio del programa para configurar el NCO dual --\r\n");
    // Se escribe el paso low en el registro 0 del NCO
    Xil Out32((XPAR NCO DUAL IP 0 S00 AXI BASEADDR) + (NCO DUAL SUM IP S00 AXI SLV REG0 OFFSET), (u32)paso low);
    // Se escribe el paso high en el registro 1 del NCO
    Xil Out32((XPAR NCO DUAL IP 0 S00 AXI BASEADDR) + (NCO DUAL SUM IP S00 AXI SLV REG1 OFFSET), (u32)paso high);
    xil printf("Se configuraron los pasos:\r\n");
    xil printf("paso low = %d\r\n", paso low);
    xil printf("paso high = %d\r\n", paso high);
    xil printf("-- Fin del programa --\r\n");
    return 0;
```


Señal senoidal de baja frecuencia




Señal senoidal de alta frecuencia




Señal senoidal compuesta



Diseño de los bloques del sistema completo



Validación del sistema completo



Conclusiones

- Se integró un sistema modular con IP Cores en VHDL
- Se logró una comunicación efectiva PS-PL
- Se logró validar el funcionamiento mediante el ILA

Muchas gracias

¿Consultas?