

Desarrollo de un sistema digital para generación y filtrado de señales



Alumno: Ing. Juan Manuel Guariste
Microarquitecturas y Softcores
Carrera de Especialización en Sistemas Embebidos - FIUBA
Año 2025


Objetivos

- Generar una señal senoidal compuesta
- Controlar la frecuencia desde un procesador embebido
- Aplicar un filtro FIR digital pasa bajos

Arquitectura general del sistema



Diseño de los bloques del procesador y el NCO




Código en C para el PS


```
#include "xparameters.h"
#include "xil_io.h"

int main(void) {
    #define NCO_DUAL_SUM_IP_S00_AXI_SLV_REG0_OFFSET 0
    #define NCO_DUAL_SUM_IP_S00_AXI_SLV_REG1_OFFSET 4
    // Variables de paso para las dos senoidales
    int paso_low = 6;
    int paso_high = 62;
    xil_printf("-- Inicio del programa para configurar el NCO dual --\r\n");
    // Se escribe el paso_low en el registro 0 del NCO
    Xil_Out32((XPAR_NCO_DUAL_IP_0_S00_AXI_BASEADDR) + (NCO_DUAL_SUM_IP_S00_AXI_SLV_REG0_OFFSET), (u32)paso_low);
    // Se escribe el paso_high en el registro 1 del NCO
    Xil_Out32((XPAR_NCO_DUAL_IP_0_S00_AXI_BASEADDR) + (NCO_DUAL_SUM_IP_S00_AXI_SLV_REG1_OFFSET), (u32)paso_high);
    xil_printf("Se configuraron los pasos:\r\n");
    xil_printf("paso_low = %d\r\n", paso_low);
    xil_printf("paso_high = %d\r\n", paso_high);
    xil_printf("-- Fin del programa --\r\n");
    return 0;
}
```


Señal senoidal de baja frecuencia




Señal senoidal de alta frecuencia




Señal senoidal compuesta



Diseño de los bloques del sistema completo



Validación del sistema completo



Conclusiones

- Se integró un sistema modular con IP Cores en VHDL
- Se logró una comunicación efectiva PS-PL
- Se logró validar el funcionamiento mediante el ILA

Muchas gracias

¿Consultas?