

## 1. Descripción del proyecto

El proyecto consiste en el desarrollo de un inversor monofásico controlado mediante modulación por ancho de pulso sinusoidal (SPWM). Su propósito es convertir la energía proveniente de un bus de corriente continua (DC) en una señal de corriente alterna (AC), utilizando un puente H conmutado electrónicamente y una etapa de filtrado que permita obtener una forma de onda aproximadamente senoidal.

El desarrollo se plantea de manera progresiva. En una primera etapa se implementó una prueba de concepto de baja potencia con una tarjeta STM32G474RE y un módulo L298N. Esta prueba permitió validar la generación de señales SPWM, la inversión de polaridad del puente H, la medición diferencial de la salida y el comportamiento básico de un filtro LC.

A partir de estos resultados se diseñó una arquitectura de mayor capacidad, basada en el microcontrolador STM32F030C8T6, drivers de compuerta aislados UCC21540DWR y un módulo de potencia SiC MSCSM120HM16CT3AG. Esta etapa incorpora, además, fuentes auxiliares aisladas y circuitos de acondicionamiento para la medición de las principales variables eléctricas del sistema.

Para el desarrollo de la etapa de potencia se tomó como referencia el diseño TIDA-010933 de Texas Instruments. Esta plataforma se utilizó como guía para definir la arquitectura general del puente H, los circuitos de accionamiento de compuerta, las fuentes de alimentación aisladas y los criterios iniciales de protección y distribución eléctrica. No obstante, el diseño fue adaptado de acuerdo con los componentes seleccionados, las condiciones de operación previstas y los requerimientos particulares del proyecto.

La función principal del microcontrolador es generar las señales necesarias para controlar las dos ramas del puente H. Para ello, se utiliza PWM complementario con una frecuencia de conmutación de 125 kHz y una referencia sinusoidal de 60 Hz. Los drivers aislados adaptan estas señales y proporcionan la corriente requerida para controlar las compuertas de los dispositivos SiC, manteniendo el aislamiento entre los dominios de control y potencia.

Se espera que el puente H produzca una señal alterna modulada cuyo valor medio instantáneo siga una referencia sinusoidal. Posteriormente, la etapa de filtrado debe atenuar las componentes asociadas a la conmutación y conservar la componente fundamental de 60 Hz.

La plataforma también contempla la medición de la tensión del bus DC, la tensión de salida y las corrientes de entrada, salida y filtro. Estas mediciones constituyen la base para implementar posteriormente funciones de supervisión, control y protección frente a condiciones de sobretensión, subtensión y sobrecorriente.

El principal desafío del proyecto radica en integrar adecuadamente los dispositivos de potencia SiC, el control digital, los drivers de compuerta y las fuentes aisladas, garantizando una operación segura y estable bajo condiciones de conmutación de alta velocidad. Esto exige una selección apropiada de componentes, un control preciso de los tiempos de conmutación, una correcta separación de los dominios eléctricos y un diseño de PCB orientado a minimizar las inductancias parásitas, la interferencia electromagnética y los riesgos de conducción simultánea en las ramas del puente.

Como resultado, se busca establecer una arquitectura de inversor documentada con criterios de ingeniería, que sirva como base para el desarrollo del esquemático, el diseño y fabricación de la PCB, la validación experimental y la incorporación futura de estrategias de control y protección. La plataforma también tendrá valor académico y experimental para el estudio de la conversión DC/AC, la modulación SPWM, el aislamiento de compuertas, la instrumentación y la electrónica de potencia basada en dispositivos SiC.

## 2. Descripción general del sistema

La arquitectura general del inversor se presenta en la Figura 1. El sistema está compuesto por una etapa de alimentación, un puente H de potencia, circuitos de accionamiento aislados, una etapa de filtrado, sistemas de medición y una unidad de control basada en un microcontrolador STM32.




Figura 1: Arquitectura general del inversor monofásico y sus principales etapas funcionales.

La energía de entrada proviene de un elevador de tensión que entrega un bus de aproximadamente 200 VDC. Este bus alimenta el módulo de potencia SiC MSCM120HMHM16CT3AG, el cual contiene los cuatro dispositivos de conmutación que conforman el puente H. Mediante la conmutación controlada de estos dispositivos, el puente genera una tensión alterna modulada a partir de la alimentación continua.

El microcontrolador STM32 genera cuatro señales PWM complementarias, correspondientes a los interruptores superior e inferior de cada rama del puente H. Estas señales no se conectan directamente al módulo de potencia, sino que pasan por los drivers de compuerta aislados. Los drivers proporcionan los niveles de tensión y corriente requeridos para controlar los dispositivos SiC y mantienen la separación eléctrica entre la etapa de control y los dominios de potencia.

Cada dominio de accionamiento dispone de una fuente DC/DC aislada. Estas fuentes suministran la energía requerida por los drivers y permiten que las compuertas de los dispositivos superiores e inferiores sean controladas con respecto a sus propias referencias eléctricas. Esta separación es necesaria debido a que los potenciales de cada dispositivo cambian durante la operación del puente H.

La salida modulada del puente atraviesa una etapa de filtrado compuesta por inductores y capacitores. Su función es atenuar las componentes de alta frecuencia producidas por la conmutación SPWM y reducir la interferencia electromagnética, conservando principalmente la componente fundamental de 60 Hz.

El sistema también incorpora circuitos para medir las tensiones y corrientes principales del bus DC y de la salida. Para ello se utilizan sensores de corriente y amplificadores aislados que acondicionan las señales antes de enviarlas a las entradas ADC del microcontrolador. Estas mediciones permitirán supervisar el funcionamiento del inversor e implementar posteriormente estrategias de regulación y protecciones frente a sobretensión, subtensión y sobrecorriente.

En conjunto, el sistema establece dos trayectorias principales: una trayectoria de potencia, que conduce la energía desde el bus DC hasta la salida AC, y una trayectoria de control y medición, encargada de generar las señales de conmutación, proporcionar aislamiento eléctrico y supervisar las variables de operación.

### 3. Árbol de distribución de potencia

El árbol de potencia presentado en la Figura 2 muestra la distribución de energía entre las etapas principales del inversor. El sistema dispone de dos entradas de alimentación: el bus de alta tensión de 200 VDC y una fuente auxiliar externa de 5 V con capacidad de hasta 2 A.

El bus de alta tensión alimenta directamente el módulo SiC configurado como puente H. Para la condición inicial de diseño de 200 V y 3 A, la potencia máxima de entrada considerada es:

$$P_{\text{DC-Link}} = (200 \text{ V})(3 \text{ A}) = 600 \text{ W}. \quad (1)$$

La fuente auxiliar de 5 V alimenta los circuitos de control, medición y accionamiento de compuerta. Sus principales derivaciones son:

- alimentación lógica de los dos drivers de compuerta;
- cuatro fuentes DC/DC aisladas de 18 V;
- circuitos de medición de tensión y corriente;
- regulador de 3,3 V para el microcontrolador.




Figura 2: Árbol de distribución de potencia del inversor.

Las cuatro fuentes aisladas corresponden a los dominios A\_HS, A\_LS, B\_HS y B\_LS. Cada dominio debe entregar aproximadamente 18 V y 58 mA para alimentar el canal de salida del driver y realizar la carga y descarga de la compuerta correspondiente.

La potencia total estimada en los cuatro dominios aislados es:

$$P_{\text{gate}} = 4(18 \text{ V})(58 \text{ mA}) \approx 4,18 \text{ W.} \quad (2)$$

Considerando las pérdidas de los convertidores aislados, esta etapa demanda aproximadamente 1,13 A de la fuente de 5 V.

| Rama auxiliar              | Consumo estimado | Función                                           |
|----------------------------|------------------|---------------------------------------------------|
| Fuentes aisladas           | 1,13 A a 5 V     | Alimentación de los cuatro dominios de compuerta. |
| Lado lógico de los drivers | 8,4 mA a 5 V     | Alimentación de los dos UCC21540.                 |
| Circuitos de medición      | 102,8 mA a 5 V   | Sensores de tensión y corriente.                  |
| Regulador de 3,3 V         | 29 mA a 5 V      | Alimentación del microcontrolador.                |

Cuadro 1: Distribución estimada de la alimentación auxiliar de 5 V.

La corriente auxiliar total se estima en:

$$I_{5V, \text{total}} = 1,13 \text{ A} + 8,4 \text{ mA} + 102,8 \text{ mA} + 29 \text{ mA}, \quad (3)$$

$$I_{5V, \text{total}} \approx 1,27 \text{ A}. \quad (4)$$

La fuente seleccionada puede entregar hasta 2 A, por lo que se dispone de un margen aproximado de:

$$I_{\text{margen}} = 2 \text{ A} - 1,27 \text{ A} = 0,73 \text{ A}. \quad (5)$$

Este margen permite cubrir variaciones de consumo, pérdidas adicionales y corrientes transitorias durante la conmutación. No obstante, los valores del árbol corresponden a estimaciones de diseño y deberán verificarse experimentalmente durante el montaje y la puesta en funcionamiento de la PCB.

## 4. Selección de componentes de la etapa de potencia

En esta sección se presentan los principales componentes seleccionados para la implementación de la etapa de conversión DC–AC del inversor monofásico. La selección comprende el módulo de potencia, los drivers de compuerta, las fuentes auxiliares aisladas, la red de accionamiento de las compuertas, los elementos principales del filtro y los dispositivos empleados para la medición de las variables eléctricas.

La arquitectura se desarrolló tomando como referencia la documentación técnica TIDA de Texas Instruments. Esta referencia se utilizó como guía para establecer la organización general de la etapa de potencia, el aislamiento de los drivers, la distribución de las fuentes auxiliares y los criterios iniciales de sensado y protección. No obstante, los componentes y valores fueron adaptados a las condiciones particulares del proyecto y al módulo SiC seleccionado.

### 4.1. Módulo de potencia SiC

La conversión DC–AC se realiza mediante el módulo de potencia MSCSM120HM16CT3AG, fabricado por Microchip/Microsemi. Este dispositivo integra cuatro MOSFETs de carburo de silicio en una configuración de puente H completo, lo cual permite reducir el número de conexiones externas y obtener una estructura mecánica compacta.

La tecnología SiC proporciona una elevada capacidad de bloqueo, tiempos de conmutación reducidos y menores pérdidas frente a dispositivos convencionales de silicio. Sin embargo, estas características también incrementan la importancia del diseño de PCB, las inductancias parásitas, el control del tiempo muerto y la correcta excitación de las compuertas.

**Hoja de datos:** MSCSM120HM16CT3AG – Microchip.

| Parámetro                                     | Valor                |
|-----------------------------------------------|----------------------|
| Configuración                                 | Puente H completo    |
| Tecnología                                    | MOSFET SiC           |
| Tensión máxima $V_{DS}$                       | 1200 V               |
| Corriente continua a $T_C = 25^\circ\text{C}$ | 173 A                |
| Corriente continua a $T_C = 80^\circ\text{C}$ | 138 A                |
| $R_{DS(on)}$ típica                           | 12,5 m $\Omega$      |
| $R_{DS(on)}$ máxima                           | 16 m $\Omega$        |
| Carga total de compuerta $Q_g$                | 464 nC               |
| Resistencia interna de compuerta $R_{G,int}$  | 2,94 $\Omega$        |
| Tensión absoluta de compuerta                 | -10 V a +25 V        |
| Condición de caracterización de compuerta     | -5 V/ +20 V          |
| Temperatura máxima de unión                   | 175 $^\circ\text{C}$ |

Cuadro 2: Parámetros principales del módulo SiC seleccionado.

La condición de -5 V/ +20 V corresponde a la caracterización realizada por el fabricante y no a la alimentación implementada directamente en la primera versión del prototipo. Para el diseño actual se estableció una excitación inicial de +18 V/0 V, compatible con los límites de alimentación del driver seleccionado.




Figura 3: Módulo de potencia SiC MSCSM120HM16CT3AG.

#### 4.1.1. Estimación de las pérdidas de conducción

Para una corriente inicial de prueba de 3 A, las pérdidas de conducción en cada MOSFET pueden estimarse mediante:

$$P_{\text{cond}} = I^2 R_{DS(on)}. \quad (6)$$

Utilizando el valor típico de  $R_{DS(on)} = 12,5 \text{ m}\Omega$ :

$$P_{\text{cond,MOSFET}} = (3 \text{ A})^2(12,5 \text{ m}\Omega) = 0,1125 \text{ W.} \quad (7)$$

Durante la conducción normal del puente H existen dos MOSFETs activos en el trayecto de corriente. Por tanto:

$$P_{\text{cond,puente}} \approx 2(0,1125 \text{ W}) = 0,225 \text{ W.} \quad (8)$$

Este cálculo representa únicamente las pérdidas de conducción para una corriente de prueba de 3 A. No incluye pérdidas de conmutación, conducción por los diodos, resistencia del bus, efectos térmicos ni pérdidas en los elementos del filtro.

## 4.2. Drivers de compuerta aislados

Para accionar los cuatro MOSFETs del puente H se seleccionaron dos drivers aislados UCC21540DW de Texas Instruments. La variante UCC21540DWR corresponde al mismo dispositivo suministrado en presentación de carrete.

Cada circuito integrado dispone de dos canales aislados, por lo que un driver controla los interruptores superior e inferior de una rama del puente H. En consecuencia, se requieren dos unidades para controlar los cuatro MOSFETs del módulo de potencia.

**Hoja de datos:** UCC21540 – Texas Instruments.

| Característica                   | Valor o descripción                                      |
|----------------------------------|----------------------------------------------------------|
| Número de canales                | Dos canales aislados                                     |
| Cantidad empleada                | Dos drivers                                              |
| Corriente pico de encendido      | 4 A source                                               |
| Corriente pico de apagado        | 6 A sink                                                 |
| Alimentación lógica $V_{CCI}$    | Compatible con 3,3 V y 5 V                               |
| Alimentación de salida           | Hasta 18 V recomendados                                  |
| Tensión de aislamiento $V_{ISO}$ | 5700 V <sub>RMS</sub> durante 60 s                       |
| CMTI típica                      | 125 V/ns                                                 |
| Entrada de deshabilitación       | DISABLE, activa en nivel alto                            |
| Tiempo muerto programable        | Aproximadamente 200 ns con $R_{DT} = 20 \text{ k}\Omega$ |
| Aplicación                       | MOSFET SiC, MOSFET, IGBT y GaN                           |

Cuadro 3: Características principales del driver UCC21540DW.

La entrada DISABLE permite apagar simultáneamente las salidas del driver. Esta señal es controlada por el microcontrolador y permanece activa durante el arranque, evitando que la etapa de potencia sea habilitada antes de validar las señales PWM.



Figura 4: Driver aislado de compuerta UCC21540DW.

#### 4.2.1. Estimación de la corriente pico de compuerta

La revisión actual de la BOM utiliza resistencias externas de  $5,1\ \Omega$  y  $1\ \Omega$  en los trayectos de carga y descarga de las compuertas. Considerando una alimentación de  $18\text{ V}$  y la resistencia interna del módulo SiC, las corrientes pico se estiman mediante:

$$I_{G,\text{on}} = \frac{V_{\text{drive}}}{R_{G,\text{on}} + R_{G,\text{int}}}, \quad (9)$$

$$I_{G,\text{off}} = \frac{V_{\text{drive}}}{R_{G,\text{off}} + R_{G,\text{int}}}. \quad (10)$$

Para el encendido:

$$I_{G,\text{on}} = \frac{18}{5,1 + 2,94} \approx 2,24\text{ A}. \quad (11)$$

Para el apagado:

$$I_{G,\text{off}} = \frac{18}{1 + 2,94} \approx 4,57\text{ A}. \quad (12)$$

Los resultados se encuentran por debajo de las capacidades de  $4\text{ A}$  en source y  $6\text{ A}$  en sink del UCC21540. Estos valores son aproximados, debido a que la corriente real también depende de la resistencia de salida del driver, las inductancias parásitas y la impedancia de las conexiones.

El firmware configura un tiempo muerto aproximado de  $208\text{ ns}$  en el temporizador TIM1, mientras que el driver incorpora alrededor de  $200\text{ ns}$ . El tiempo muerto efectivo deberá medirse directamente sobre las señales gate-source antes de energizar el bus de potencia.



### 4.3. Fuentes DC/DC aisladas para los drivers

El puente H requiere cuatro alimentaciones de compuerta independientes, debido a que cada MOSFET debe controlarse con respecto a su propio terminal source. Por esta razón, el diseño incorpora cuatro dominios aislados: uno para el interruptor superior y otro para el interruptor inferior de cada rama del puente H.

Cada fuente aislada está compuesta por un driver push–pull SN6505BDBVR, un transformador VPT85BD-01A, diodos Schottky SS34, capacitores de filtrado y un diodo Zener MMSZ5250B de 20 V. El SN6505B se alimenta con 5 V y conmuta el primario del transformador a una frecuencia típica cercana a 424 kHz. Después de la rectificación y el filtrado, se busca obtener una salida aislada aproximada de 18 V.

| Función                      | Componente       | Criterio de diseño                                         |
|------------------------------|------------------|------------------------------------------------------------|
| Excitación del transformador | SN6505BDBVR      | Entrada de 5 V y operación push–pull                       |
| Aislamiento y elevación      | VPT85BD-01A      | Generación de la tensión aislada para cada compuerta       |
| Rectificación                | SS34             | Diodo Schottky de 40 V y 3 A                               |
| Protección de salida         | MMSZ5250B        | Limitación de sobretensiones alrededor de 20 V             |
| Filtrado                     | Capacitores MLCC | Reducción del rizado y suministro de corriente transitoria |
| Salida nominal               | —                | Aproximadamente 18 V aislados                              |

Cuadro 4: Componentes principales de las fuentes aisladas.

La tensión de 18 V fue seleccionada para proporcionar una excitación adecuada al módulo SiC, cuyo valor de  $R_{DS(on)}$  está caracterizado por el fabricante con una tensión de compuerta cercana a 20 V. Esta selección también respeta el límite recomendado de alimentación del driver UCC21540. El Zener de 20 V se emplea únicamente como protección frente a transitorios y no como regulador permanente.

La corriente promedio requerida por cada compuerta se estima mediante:

$$I_{G,prom} = Q_g f_{sw}. \quad (13)$$

Para una carga de compuerta de 464 nC y una frecuencia de conmutación de 125 kHz:

$$I_{G,prom} = (464 \text{ nC})(125 \text{ kHz}) \approx 58 \text{ mA}. \quad (14)$$

Al incluir el consumo aproximado del canal de salida del UCC21540, cada fuente debe entregar como mínimo cerca de 60,5 mA. Esto representa una potencia aproximada de:

$$P_{fuente} = (18 \text{ V})(60,5 \text{ mA}) \approx 1,09 \text{ W} \quad (15)$$

por cada dominio aislado. En consecuencia, el transformador, los diodos y los capacitores deben dimensionarse con margen suficiente para operar por encima de este valor.

Para mantener estable la alimentación durante la conmutación, se utilizan capacitores de  $4,7\ \mu\text{F}$  y  $100\ \text{nF}$  junto a cada par de terminales  $V_{\text{DDx}}-V_{\text{SSx}}$  del UCC21540. Estos componentes deben ubicarse cerca del driver para minimizar la inductancia del lazo de compuerta.

Finalmente, cada referencia aislada debe conectarse directamente al source del MOSFET correspondiente. En el diseño de PCB se deben conservar las distancias de aislamiento y mantener separados los retornos de compuerta de las trayectorias de alta corriente de la etapa de potencia.

## 5. Casos de uso del sistema

El inversor se concibe como una plataforma experimental para el estudio, desarrollo y validación de sistemas de conversión DC-AC. En la Tabla 5 se presentan sus principales casos de uso y los bloques del sistema que permiten su implementación.

Cuadro 5: Casos de uso del inversor monofásico.

| Caso | Aplicación                                                                                                                         | Bloques del sistema involucrados                                                                                                          |
|------|------------------------------------------------------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------------------------------------------------------------|
| 1    | Conversión experimental de energía DC-AC para obtener una señal alterna a partir de un bus de corriente continua.                  | Bus DC, módulo SiC MSCSM120HM16CT3AG, puente H, drivers UCC21540DW, control SPWM y filtro de salida.                                      |
| 2    | Plataforma académica para estudiar el funcionamiento de inversores monofásicos y sistemas de electrónica de potencia.              | Arquitectura modular, microcontrolador STM32, puente H, fuentes aisladas, sensores y puntos de medición del circuito.                     |
| 3    | Desarrollo y evaluación de técnicas de modulación SPWM para el control de un puente H.                                             | Microcontrolador STM32F030C8T6, temporizador TIM1, tabla sinusoidal, acumulador de fase y cuatro salidas PWM complementarias.             |
| 4    | Estudio de la conmutación de dispositivos SiC y del comportamiento de sus señales de compuerta.                                    | Módulo MSCSM120HM16CT3AG, drivers aislados UCC21540DW, resistencias de compuerta, control de tiempo muerto y fuentes aisladas de 18 V.    |
| 5    | Validación de fuentes DC/DC aisladas para el accionamiento independiente de dispositivos superiores e inferiores.                  | Cuatro fuentes formadas por SN6505BDBVR, transformadores VPT85BD-01A, diodos SS34, capacitores de filtrado y Zener MMSZ5250B.             |
| 6    | Análisis del filtrado de la señal SPWM y reducción de las componentes de alta frecuencia presentes en la salida.                   | Inductores de salida, capacitores de filtrado, choques de modo común y etapa de filtro EMI.                                               |
| 7    | Adquisición y análisis de las variables eléctricas del inversor, como tensión del bus, tensión de salida y corrientes principales. | Sensores CC6937S8-5FB040, ACS724LLCTR-20AB-T, AMC1311BDWVR y AMC3330QDWERQ1, junto con las entradas ADC de la STM32.                      |
| 8    | Desarrollo de estrategias de protección frente a sobrecorriente, sobretensión, subtensión y condiciones anormales de operación.    | Sensores de tensión y corriente, entradas ADC, señal UCC_DISABLE y funciones de apagado disponibles en el firmware.                       |
| 9    | Evaluación del comportamiento térmico y de las pérdidas asociadas a la etapa de potencia.                                          | NTC interno del módulo SiC, sensores de corriente, módulo de potencia, drivers, transformadores, inductores y puntos de medición térmica. |
| 10   | Base experimental para implementar posteriormente control en lazo cerrado de la tensión de salida.                                 | Medición de tensión y corriente, ADC del microcontrolador, índice de modulación configurable y estructura modular del firmware SPWM.      |

Los casos de uso planteados corresponden principalmente a actividades de diseño, caracterización y validación en

laboratorio. En su estado actual, el sistema no debe considerarse un inversor comercial ni conectarse directamente a la red eléctrica, ya que todavía requiere control en lazo cerrado, protecciones automáticas, sincronización, validación térmica y certificación de seguridad.

## 6. Requisitos del producto

Los requisitos del producto describen las funciones y capacidades esperadas desde la perspectiva del usuario, sin establecer todavía una solución detallada de implementación. Para garantizar su trazabilidad, cada requisito se identifica mediante el prefijo RP.

Los métodos de verificación utilizados son:

- **I**: inspección;
- **A**: análisis;
- **T**: prueba;
- **D**: demostración.

Cuadro 6: Requisitos del producto.

| ID    | Requisito                                                                                                                                                        | Prioridad   | Verificación |
|-------|------------------------------------------------------------------------------------------------------------------------------------------------------------------|-------------|--------------|
| RP-01 | El producto deberá convertir la energía de un bus nominal de 200 VDC en una salida alterna monofásica diferencial.                                               | Obligatorio | T            |
| RP-02 | El producto deberá generar una componente fundamental de salida de 60 Hz con una desviación máxima de $\pm 1\%$ .                                                | Obligatorio | T            |
| RP-03 | El producto deberá permitir el ajuste de la amplitud de salida mediante un índice de modulación configurable entre 0 y 0,95.                                     | Obligatorio | T            |
| RP-04 | El producto deberá permanecer con la etapa de potencia deshabilitada después del encendido o reinicio, hasta recibir una orden explícita de habilitación.        | Obligatorio | T            |
| RP-05 | El producto deberá proporcionar aislamiento galvánico entre el sistema de control y los cuatro dominios de accionamiento de las compuertas.                      | Obligatorio | I/T          |
| RP-06 | El producto deberá permitir la medición de la tensión del bus DC, la corriente del bus, la tensión de salida y las corrientes de salida y del filtro.            | Obligatorio | T            |
| RP-07 | El producto deberá incorporar una etapa de filtrado para atenuar las componentes de alta frecuencia asociadas con la conmutación SPWM.                           | Obligatorio | I/T          |
| RP-08 | El producto deberá permitir una validación inicial con una corriente de salida de hasta 3 A, utilizando una fuente limitada en corriente y una carga controlada. | Obligatorio | T            |
| RP-09 | El producto deberá deshabilitar la etapa de potencia cuando se detecte una condición de sobrecorriente, sobretensión o subtenensión.                             | Obligatorio | T            |
| RP-10 | El producto deberá permitir la modificación del firmware de control y la incorporación posterior de estrategias de regulación en lazo cerrado.                   | Deseable    | I/D          |

## 7. Requisitos del sistema (SDR)

Los requisitos del sistema, identificados mediante el prefijo SDR, traducen los requisitos del producto en características técnicas verificables para el hardware y el firmware. La columna de trazabilidad indica el requisito del producto que da origen a cada requisito del sistema.

Cuadro 7: Requisitos de diseño del sistema.

| ID     | Requisito del sistema                                                                                                                                                       | Origen | Prioridad | Verificación |
|--------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------|--------|-----------|--------------|
| SDR-01 | El sistema deberá implementar la etapa DC–AC mediante un puente H completo basado en el módulo SiC MSCSM120HM16CT3AG.                                                       | RP-01  | Alta      | I            |
| SDR-02 | El temporizador TIM1 de la STM32 deberá generar una frecuencia portadora nominal de 125 kHz con una desviación máxima de $\pm 2\%$ .                                        | RP-01  | Alta      | T            |
| SDR-03 | El firmware deberá generar una referencia sinusoidal de 60 Hz mediante un acumulador de fase y una tabla de al menos 256 muestras.                                          | RP-02  | Alta      | I/T          |
| SDR-04 | El sistema deberá generar las señales PWM_A_H, PWM_A_L, PWM_B_H y PWM_B_L utilizando los canales complementarios de TIM1.                                                   | RP-01  | Alta      | I/T          |
| SDR-05 | El firmware deberá limitar el índice de modulación al intervalo comprendido entre 0 y 0,95.                                                                                 | RP-03  | Alta      | I/T          |
| SDR-06 | El sistema deberá utilizar dos drivers UCC21540DW, cada uno encargado de controlar los interruptores superior e inferior de una rama del puente H.                          | RP-05  | Alta      | I            |
| SDR-07 | El sistema deberá incorporar cuatro fuentes DC/DC aisladas, una para cada dominio de accionamiento de compuerta.                                                            | RP-05  | Alta      | I            |
| SDR-08 | Cada fuente aislada deberá entregar entre 17 V y 18 V con una capacidad continua mínima de 65 mA.                                                                           | RP-05  | Alta      | T            |
| SDR-09 | Cada canal de salida del UCC21540 deberá disponer de un capacitor de 4,7 $\mu$ F y uno de 100 nF conectados entre $V_{DDx}$ y $V_{SSx}$ .                                   | RP-05  | Alta      | I            |
| SDR-10 | La señal UCC_DISABLE deberá permanecer en nivel alto durante la inicialización del microcontrolador.                                                                        | RP-04  | Alta      | I/T          |
| SDR-11 | La etapa de potencia solamente deberá habilitarse mediante una llamada explícita a la función de habilitación del firmware.                                                 | RP-04  | Alta      | I/D          |
| SDR-12 | Las señales superior e inferior de una misma rama no deberán presentar conducción simultánea durante ningún ciclo de conmutación.                                           | RP-04  | Alta      | T            |
| SDR-13 | El tiempo muerto medido entre las señales complementarias deberá ser de al menos 200 ns.                                                                                    | RP-04  | Alta      | T            |
| SDR-14 | El ADC deberá operar con una resolución mínima de 12 bits y adquirir siete canales analógicos independientes.                                                               | RP-06  | Alta      | I/T          |
| SDR-15 | Las señales aplicadas a las entradas ADC deberán permanecer dentro del intervalo de 0 a 3,3 V en todas las condiciones de operación previstas.                              | RP-06  | Alta      | A/T          |
| SDR-16 | El sistema deberá asignar los canales ADC a las mediciones de tensión del bus, corriente del bus, tensión de salida, corriente de salida y corriente del filtro.            | RP-06  | Alta      | I/T          |
| SDR-17 | Cada canal de medición deberá contar con una relación de conversión documentada entre las cuentas del ADC y la magnitud física correspondiente.                             | RP-06  | Alta      | A/T          |
| SDR-18 | El sistema deberá incorporar inductores y capacitores entre la salida del puente H y la carga para formar la etapa de filtrado.                                             | RP-07  | Alta      | I            |
| SDR-19 | La etapa de filtrado deberá reducir la componente de conmutación de 125 kHz respecto a la señal medida directamente a la salida del puente H.                               | RP-07  | Alta      | T            |
| SDR-20 | La primera prueba de potencia deberá realizarse con una fuente de bus limitada en corriente y una carga resistiva que no permita superar 3 A.                               | RP-08  | Alta      | I/T          |
| SDR-21 | Ante una condición de falla validada, el firmware deberá activar UCC_DISABLE antes de completar el siguiente período de conmutación, correspondiente a 8 $\mu$ s a 125 kHz. | RP-09  | Alta      | T            |
| SDR-22 | Después de una falla, la etapa de potencia deberá permanecer deshabilitada hasta recibir una orden explícita de restablecimiento.                                           | RP-09  | Alta      | T            |
| SDR-23 | El sistema deberá conservar la interfaz SWD mediante los pines SWDIO y SWCLK para programación y depuración del firmware.                                                   | RP-10  | Media     | I/D          |

| ID     | Requisito del sistema                                                                                                | Origen | Prioridad | Verificación |
|--------|----------------------------------------------------------------------------------------------------------------------|--------|-----------|--------------|
| SDR-24 | El software de generación SPWM deberá permanecer separado de los archivos generados automáticamente por STM32CubeMX. | RP-10  | Media     | I            |

Los requisitos anteriores constituyen la línea base de diseño. Cualquier modificación deberá conservar su identificador, registrar la nueva versión y actualizar la trazabilidad con los requisitos del producto correspondientes.

8. Estado actual del diseño de la PCB

El proyecto se encuentra actualmente en la etapa de implementación física, específicamente en el montaje preliminar y el diseño de la tarjeta de circuito impreso. El esquemático, la selección de los componentes principales y la arquitectura general del sistema ya se encuentran definidos. En esta etapa se está trabajando en la ubicación de los componentes, la distribución de los dominios eléctricos, la selección del número de capas y la definición de las reglas de diseño. Aunque existe una primera distribución de la PCB y se han generado archivos Gerber preliminares, el diseño todavía no se considera liberado para fabricación. Los archivos actuales contienen las capas de cobre superior e inferior, lo que corresponde a una configuración preliminar de dos capas. Sin embargo, el número definitivo de capas continúa en evaluación debido a los requisitos de aislamiento, retorno de corriente, interferencia electromagnética y conmutación rápida de los dispositivos SiC.

8.1. Primera versión de la PCB

La Figura 5 presenta la primera versión de la tarjeta de circuito impreso. Esta revisión corresponde a una propuesta preliminar de distribución y enrutamiento, desarrollada para evaluar la ubicación de los componentes, la separación entre los bloques funcionales y el espacio requerido por la etapa de potencia. En esta versión se realizó una primera organización de la sección de control, las fuentes auxiliares aisladas, los drivers de compuerta, los circuitos de medición, el módulo SiC y el filtro de salida. También se establecieron regiones independientes para las referencias de compuerta, la tierra lógica y la tierra de potencia.




Figura 5: Primera versión del diseño de la PCB del inversor.

Esta primera versión se utiliza como punto de partida para identificar problemas de distribución, recorridos extensos, cruces de señales y posibles incumplimientos de aislamiento. En consecuencia, no representa todavía una versión final para fabricación.

A partir de esta revisión se están evaluando los siguientes aspectos:

- distribución de los bloques de control, medición y potencia;
- separación entre los diferentes dominios eléctricos;
- ubicación de los drivers cerca del módulo SiC;
- reducción de la longitud de los lazos de computa;
- recorrido de las pistas de alta corriente;
- ubicación de los capacitores de desacoplamiento;
- organización de los planos de tierra;
- número definitivo de capas y reglas de diseño.

Las modificaciones resultantes de este análisis se incorporarán en las siguientes revisiones de la PCB antes de generar el paquete definitivo de fabricación.

8.2. Dominios de referencia eléctrica

El sistema contiene seis redes de referencia diferenciadas en el esquemático. Cuatro de ellas corresponden a los secundarios de las fuentes aisladas utilizadas para alimentar las compuertas del puente H. Las otras dos corresponden a la tierra de potencia y a la tierra lógica.

| Referencia | Dominio asociado                | Función                                                                                         |
|------------|---------------------------------|-------------------------------------------------------------------------------------------------|
| GND_A_HS   | Compuerta superior de la rama A | Referencia flotante del driver high-side de la rama A.                                          |
| GND_A_LS   | Compuerta inferior de la rama A | Retorno local del driver low-side de la rama A.                                                 |
| GND_B_HS   | Compuerta superior de la rama B | Referencia flotante del driver high-side de la rama B.                                          |
| GND_B_LS   | Compuerta inferior de la rama B | Retorno local del driver low-side de la rama B.                                                 |
| GND_HV     | Etapas de potencia              | Referencia del bus DC y retorno de las corrientes de potencia.                                  |
| GND        | Control y medición              | Referencia del microcontrolador, el lado lógico de los drivers y los circuitos de baja tensión. |

Cuadro 8: Referencias eléctricas presentes en el diseño.

Las cuatro referencias de compuerta son generadas por fuentes DC/DC aisladas y deben rutearse de forma independiente. Cada una debe conectarse al terminal source del MOSFET correspondiente, evitando que las corrientes de compuerta compartan trayectorias con las corrientes principales del puente H.

Las referencias high-side son flotantes y cambian de potencial durante la conmutación. Por esta razón, no pueden conectarse entre sí ni a un plano común. Las referencias low-side también se conservan como retornos locales independientes para reducir la inductancia del lazo de compuerta y aprovechar las conexiones source o Kelvin del módulo de potencia.

### 8.3. Unión entre la tierra lógica y la tierra de potencia

La tierra lógica GND y la tierra de potencia GND\_HV se conectan mediante la resistencia R202 de  $0\Omega$ . Esta resistencia establece un único punto de unión controlado entre ambos dominios.

Por tanto, en el esquemático se identifican seis redes de referencia, pero al instalar R202 quedan cinco dominios eléctricos efectivos:

$$4 \text{ referencias aisladas} + 1 \text{ referencia común lógica-potencia} = 5 \text{ dominios efectivos.} \quad (16)$$

La resistencia de  $0\Omega$  permite mantener separados los planos durante el diseño de la PCB y unirlos únicamente en un punto definido. También facilita realizar pruebas retirando el componente o sustituyéndolo posteriormente por otro elemento de conexión, si las mediciones de ruido lo requieren.

Esta unión debe ser única. Se debe evitar la aparición de conexiones paralelas a través de conectores, blindajes, programadores, instrumentos de medición o estructuras mecánicas. Debido a que la tierra lógica queda referenciada a la tierra de potencia cuando se instala R202, la conexión de osciloscopios, programadores SWD y equipos con tierra de protección deberá realizarse utilizando aislamiento adecuado.

### 8.4. Definición del número de capas

La exportación preliminar de fabricación contiene las capas *Top Layer* y *Bottom Layer*; por tanto, la revisión actual de la PCB corresponde a una estructura de dos capas. Esta configuración ofrece menor costo y facilita la inspección de las separaciones eléctricas, pero limita la disponibilidad de planos continuos de retorno y puede dificultar el control de la interferencia electromagnética.

También se está evaluando una configuración de cuatro capas. Esta alternativa permitiría mejorar las trayectorias de retorno, la distribución de las alimentaciones y el comportamiento electromagnético. No obstante, los planos internos tendrían que dividirse de acuerdo con los dominios de aislamiento y no podrían atravesar las barreras de los drivers o de las fuentes DC/DC aisladas.

La decisión final deberá considerar:

- separación entre control, medición y potencia;
- continuidad de los retornos de corriente;
- aislamiento de los cuatro dominios de compuerta;
- reducción de las áreas de los lazos de conmutación;
- disipación térmica;
- facilidad de fabricación y costo de la PCB.

## 8.5. Reglas de diseño en definición

Las reglas de diseño se están organizando mediante clases de redes para evitar aplicar las mismas restricciones a señales con funciones eléctricas diferentes. Las clases principales consideradas son:

- bus DC y trayectorias de alta corriente;
- nodos de conmutación del puente H;
- señales y retornos de compuerta;
- cuatro dominios de alimentación aislada;
- señales lógicas y PWM;
- señales analógicas y entradas ADC.

Para estas clases se deben definir las siguientes reglas:

- ancho de pista según la corriente, el espesor de cobre y el aumento de temperatura permitido;
- separación eléctrica y distancia de fuga según la tensión de trabajo;
- áreas sin cobre alrededor de las barreras de aislamiento;
- separación entre nodos de conmutación y señales analógicas;
- ubicación de los capacitores de desacoplamiento junto a los drivers;
- longitud mínima de los lazos de compuerta;
- conexión puntual entre GND y GND\_HV mediante R202;
- conservación de planos independientes para las referencias aisladas.

Los valores definitivos de ancho, separación y distancia de fuga se establecerán después de seleccionar el número de capas, el espesor de cobre y el apilado ofrecido por el fabricante.

## 8.6. Actividades pendientes antes de fabricación

Antes de liberar la PCB para fabricación se deben completar las siguientes actividades:

- definir y congelar el número de capas y el apilado;
- confirmar la estrategia de tierras y la ubicación de R202;
- establecer las clases de red y sus reglas de diseño;
- completar la ubicación y el enrutamiento de los componentes;
- revisar las barreras de aislamiento y los retornos de compuerta;
- ejecutar la verificación de reglas eléctricas y de diseño;



- revisar el paquete de fabricación, incluyendo Gerbers y archivos de perforación.

En consecuencia, el proyecto se encuentra en una fase avanzada de diseño electrónico, pero aún dentro de la etapa de definición y validación de la PCB. El siguiente hito corresponde a cerrar la arquitectura de capas y las reglas de diseño para completar el enrutamiento y preparar una primera versión fabricable.

## 9. Repositorio del proyecto

Los archivos técnicos asociados con el desarrollo del inversor se encuentran centralizados en un repositorio de GitHub. Este repositorio permite consultar el historial de cambios y mantener la trazabilidad entre el firmware, la documentación, el esquemático, la selección de componentes y los archivos de diseño de la PCB.

El repositorio contiene principalmente:

- el firmware de control del inversor;
- el proyecto de diseño electrónico;
- el esquemático y los archivos de la PCB;
- la lista de materiales y las referencias de los componentes;
- los archivos de fabricación disponibles;
- los cálculos y la documentación técnica;
- las referencias utilizadas durante el desarrollo.

El repositorio puede consultarse en el siguiente enlace:

### **Consultar repositorio del proyecto en GitHub**

Antes de fabricar la PCB, se deberá comprobar que el esquemático, la lista de materiales y los archivos de fabricación correspondan a la misma revisión del diseño.