

ICE2603 课程大作业实验报告

521030910117 朱鹏翔*

2023 年 5 月 20 日

1 实验简介

本次实验主要分为两部分，主要在Lab 4的代码基础上进行扩展，分别为程序执行周期数的采样模块设计与实现以及基于已有的22条指令的极值搜索程序的设计仿真和板级验证。在这两次实验中，要求对I/O接口进行熟练应用，并培养自行设计新模块以实现特定功能的能力。同时，也对RISC-V的掌握程度做了更进一步的要求，需要自行完成汇编语言的设计与其在CPU上的一系列操作，以得到正确的结果，是对本学期实验课程的总结。

2 实验器材

Xilinx 的Vivado 开发套件(2020.2 版本), Xilinx 的EGO1 FPGA开发板。本次实验为综合性设计，需要虚拟仿真以及对应的板级验证。

3 实验一分析

首先，我们在Lab 4代码的基础上在I/O接口处添加in_port2用于时钟周期计数的输入。为此，我们需要修改Inport模块的底层设计。在io_input模块中，我们将地址0x88作为in_port2的对应地址，一旦lw指令从0x88中取数，那么将返回in_port2的值。具体实现如下所示

```
1 module io_input_mux(  
2     input [31:0] a0,  
3     input [31:0] a1,  
4     input [31:0] a2,  
5     input [5:0] sel_addr ,  
6     output reg [31:0] y  
7 );  
8  
9     always @* begin
```

*感谢陈颖琪老师和几位助教一个学期的辛勤付出

```

10         case (sel_addr)
11             6'b100000: y = a0; // in_port0 byte address 0x80
12             6'b100001: y = a1; // in_port1 byte address 0x84
13             6'b100010: y = a2; // in_port2 byte address 0x88
14             default: y = 32'h0;
15         endcase
16     end
17 endmodule

```

之后，我们设计了一个具有异步清零功能的32bit计数器sys_clk_counter，对FPGA板上100MHz的输入系统时钟sys_clk_in计数，同时设置板上sys_rst_n按键可异步清零。其实现可如下所示，注意在这里需要采用时序逻辑进行处理，在上升沿触发。

```

1 module sys_clk_counter(
2     input sys_clk_in , //100MHz clock
3     input sys_rst_n , //active low asynchronous reset
4     output reg [31:0] count //32-bit counter output
5 );
6
7 //increment counter on positive edge of sys_clk_in
8 always @(posedge sys_clk_in) begin
9     if ( sys_rst_n == 1'b0) //asynchronous reset
10         count <= 32'b0;
11     else
12         count <= count + 1;
13 end
14
15 endmodule

```

之后添加计数器到顶层模块sc_cpu_iotest，计数器输出连接到in_port2，其代码实现如下所示。注意这里并不再需要进行扩展，直接将count变量赋值给in_port2即可。

```

1 // added for final project. generate sys_clk_counter
2 sys_clk_counter clk_counter ( sys_clk_in , sys_rst_n , count);
3
4 // assign in_port2 to be the value of count
5 assign in_port2 [31:0] = count;

```

为了验证in_port2以及时钟周期执行的正确性，我们再进行如下操作。在测试程序执行结束时，也即在语句srli x18, x18, 15和fi:j fi之间添加程序段，旨在通过in_port2读入计数器sys_clk_counter的值，存于x20，并通过outport2（地址也是0x88）输出到FPGA板七段数码管上。该值代表了程序执行到读计数器值语句所用的周期数的两倍。具体而言，我

们所添加的RISC-V汇编代码如下所示。我们首先赋值x21=0x88，x22=0x84，之后利用sw与输出端口，lw与输入端口之间的联系便可以实现数据与I/O端口的交互功能。

```
1 addi x21, x0, 136
2 addi x22, x0, 132
3 lw x20, 0(x21)
4 sw x20, 0(x21)
5 sw x18, 0(x22)
```

需要特别注意的是，由于以上代码的加入，会导致其它部分的某些跳转指令的PC值的改变，也即机器码的改变。为此，在进行.coe文件的更新时，需要将上述代码与原始测试代码进行整合后重新得到机器码，逐行验证并更新。最后，我们调整数码管端口的设定，如下所示。我们加入dec76以在最高位显示学号的最后两位17，并在中间两位加入pc的值以便于后续结果的验证。

```
1 // out_port_hex2dec unit, outport the first few numbers of the student number
2 out_port_hex2dec dec76(student_id, HEX4b7, HEX4b6);
3
4 //display unit, seven segment decode and digitron drive
5 display display (
6     .clk( sys_clk_in ),
7     .reset( sys_rst_n ),
8     .s({HEX4b7, HEX4b6, pc[7:0], HEX4b3, HEX4b2, HEX4b1, HEX4b0}),
9     .seg0( seg_data_0_pin ),
10    .seg1( seg_data_1_pin ),
11    .ans( seg_cs_pin )
12 );
```

在完成了上述设置之后，我们对代码进行仿真，得到的结果如图1所示。从仿真结果中我们可以看出，代码在执行至sw x20, 0(x21)时于out_port2输出当前的时钟周期数；而在运行指令sw x18, 0(x22)后输出寄存器x18当前的值。因而此时显示的时钟周期为CYC 152，实际为CYC 76。更进一步地，我们将上述猜想在Ripes仿真平台上进行验证，结果如图2所示，符合预期。最后，我们进行了板级验证，呈现的结果如图3所示，与仿真结果与Ripes验证的结果均匹配。这样，也就基本完成了实验一的相关设计。对于板级验证更加细致的介绍，可见提交的演示视频。

4 实验二分析

针对实验二，我们首先按照题目要求在数据存储器中存入12个与学号相关的32比特无符号数，如下所示。从中我们可以看出，数据的最大值为0x91，而最小值为0x01。

```
1 memory_initialization_radix =16;
```




图 1: 实验一仿真结果分析




图 2: 实验一Ripes结果验证




图 3: 实验一板级验证

```

2  memory_initialization_vector =00000052 00000010 00000030 00000091 00000001
3  00000017 00000071 00000001 00000019 00000003 00000001 00000025;

```

之后，我们首先编写一个RISC-V汇编程序来找出给定12个数据的最大和最小值，其具体实现如下所示。在设计的过程中，我们使用循环与分支结构的结合，分别处理当前数据大于现最大值和当前数据小于现最小值的两种情况。loop为主循环程序，update_max与update_min作为两个分支，而loop_end则负责处理循环后的变量更新。在最后则是将待测的最大值和最小值通过sw指令存在0x80和0x84地址中将其输出到out_port中，进而显示在数码管上。特别注意程序最后需要加上finish: j finish语句，否则会导致时钟周期数计算的错误，因为PC值始终在变化。

```

1  addi x1, x0, 0      # Add lower immediate to initialize address
2  addi x12, x0, 12    # The number of data is 12
3  li x3, 0xff         # Load immediate with initial value for min
4  addi x4, x0, 0      # Load immediate with initial value for max
5  loop:
6      lw x5, 0(x1)     # Load word from memory at address pointed by x1 into x5
7      sub x6, x5, x4    # Subtract x4 from x5
8      bge x6, x0, update_max # If x6 is greater than or equal to 0, jump to update_max
9      sub x6, x3, x5    # Subtract x3 from x5
10     bge x6, x0, update_min # If x6 is greater than or equal to 0, jump to update_min
11  loop_end:
12     addi x12, x12, -1  # Update x12 as loop variable
13     addi x1, x1, 4     # Update x1 by 4 to move to the next variable
14     beq x12, x0, end   # If x12 = 0 then jump to the end
15     j loop            # Jump to loop
16  update_max:

```

```

17      add x4, x0, x5          # Update max with x5
18      j loop_end             # Jump to loop
19  update_min:
20      add x3, x0, x5
21      j loop_end
22  end:
23      addi x21, x0, 136       # Initialize x21 = 0x88
24      addi x22, x0, 132       # Initialize x22 = 0x84
25      addi x23, x0, 128       # Initialize x23 = 0x80
26      sw x3 0(x22)            # Prepare x3 for output in output_1
27      sw x4 0(x23)            # Prepare x4 for output in output_0
28      lw x20 0(x21)           # Get the value from inport_2
29      sw x20 0(x21)           # Prepare x20 for output in output_2
30  finish :
31      j finish

```

我们首先在Ripes仿真平台上运行上述汇编代码，发现程序一共执行了126个时钟周期，各寄存器的值如图4所示。

Name	Alias	Value
x0	zero	0x0000000000000000
x1	ra	0x0000000010000030
x2	sp	0x000000007fffff0
x3	gp	0x0000000000000001
x4	tp	0x0000000000000091
x5	t0	0x0000000000000025
x6	t1	0xfffffffffffffdcd
x7	t2	0x0000000000000000
x8	s0	0x0000000000000000
x9	s1	0x0000000000000000
x10	a0	0x0000000000000000
x11	a1	0x0000000000000000
x12	a2	0x0000000000000000
x13	a3	0x0000000000000000
x14	a4	0x0000000000000000
x15	a5	0x0000000000000000
x16	a6	0x0000000000000000
x17	a7	0x0000000000000000
x18	s2	0x0000000000000000
x19	s3	0x0000000000000000
x20	s4	0x0000000000000000

图 4: 任务二Ripes运行程序后各寄存器的值

之后，我们考虑将上述代码迁移到自己所设计的单周期CPU中。我们发现，在上述代码实现中涉及到**bge**指令，而这一指令我们之前并没有进行译码。由此，我们需要对控制单元和ALU均作出修改。在本实验中，我们首先在ALU中添加信号**positive**用以代表信号是否为正数，这一信号与**z**信号用于表示信号是否为零的效果类似，其RISC-V实现也非常简单：

```

1  assign positive = (s[31] == 0); // positive means the MSB is 1

```

之后，我们仿照beq和bne的译码模块，并根据标准RISC-V的语法设置函数的opcode和func3的值，并输出相应的控制信号。在本实验中，我们做出的修改可总结如下：pcsource的修正，aluc加入bge指令，sext加入bge指令。

```
1 assign pcsource[1] = i_jalr | i_jal ;
2 // pcsource[0] modified so that i_bge can jump when necessary (the result of sub is finite)
3 assign pcsource[0] = ( i_beq & z ) | ( i_bne & ~z ) | i_jal | ( i_bge & positive ) ;
```

最后，在sc_computer模块中修改端口的定义，并加入positive信号便可以完成新指令的添加功能。我们将上述汇编语言加入程序的指令存储器中，并在CPU上执行仿真模拟，结果如图??所示。从中我们可以看出，程序正确地执行了新添加的分支指令，并得到了0x91和0x01这两个最大、最小值，并进一步地将其输出到对应的输出端口中。而执行的时钟周期数为0xfa，代表CYC 250，也即真实情况的125个时钟周期，输出正确。




图 5: 实验二仿真结果

在验证的最后，我们将程序烧录在FPGA板上来进行测试，结果如图6所示。最高两位为学号的后两位17，之后四位分别为最大值和最小值对应的十进制数（145和01的后两位），而最后两位则是时钟周期数的后两位50。从中我们可以看出，我们设计的汇编程序和对CPU的相应修改能够达到预期的结果。

5 总结

作为ICE2603课程的实验大作业，我在实践的过程中能切实感受到对硬件操作能力的提升。从一开始对Verilog语言特性的完全不熟悉，到现在可以自己根据功能来设计一些简单的模块。从看实验指导书都费劲，到现在可以较为游刃有余地修改给定的模版。这一过程本身




图 6: 实验二板级验证结果

还是充满成就感的，从中也让自己对于CPU内部的指令译码、执行等过程有了较为深入的了解。希望本门课程中所积累的经验，能够为自己未来的发展打下更加坚实的基础。