

# Aula 10 - Verilog

Prof. Danilo Reis


## O que é?

- Linguagem de descrição de Hardware para modelar circuitos;
- Modela comportamento: O componente é descrito como entrada e saídas;
- Modela a estrutura: O componente é descrito como um low-level de conexões de componentes primitivos;


#### Histórico

- **Verilog** foi criada por <u>Phil Moorby</u> and <u>Prabhu Goel</u> na empresa <u>Gateway</u> Design Automation em 1984;
- Em 1990 a Cadence comprou a Gateway Design Automation;
- Em 1995 a Cadence decidiu tornar publica a linguagem para torna-se um padrão submetida para Open Verilog e IEEE.
- Padronizada em 1995 pela IEEE (Verilog 95);
- Revisão da IEEE em 2001;
- Revisão da IEEE em 2005 (Verilog 2005)
- Em 2009 submetida o superset da Verilog 2005 chamada System Verilog;

### Objetivo da Linguagem



## Typical RTL Synthesis & RTL Simulation Flows





#### Estrutura Básica

**module** module\_name (port\_list);

port declarations

data type declarations

circuit functionality


timing specifications

endmodule


#### O verilog possue as seguintes características:

- Cada módulo começa com a palavra module e termina com a palavra endmodule;
- É case-sensitive;
- Todas as palavras reservadas são minúsculas;
- Ponto e vírgula(';') é o terminador de instruções;
- Comentários são como em C, i.e., // para comentário de linha e /\* \*/ para comentários mutli-linha;
- Especificação de timing é utilizada para simulação;
- Na linguagem nem todos os comandos são sintetizáveis;

## Componentes de um módulo Verilog



## Exemplo circuito Multiplicador Acumulador



## Verilog Model: Multiplier-Accumulator (MAC)

```
timescale 1 ns/ 10 ps
module mult acc (
   input [7:0] dataa, datab,
   input clk, aclr.
   output reg [15:0] mac out
);
   wire [15:0] mult out, adder out;
   parameter mult_size = 8;
   assign adder_out = mult_out + mac_out;
    always @ (posedge clk, posedge aclr) begin
       if (aclr)
           mac out <= 16'h0000;
       else
           mac_out <= adder_out;
    end
   multa #(.width_in(mult_size))
       u1 (.in_a(dataa), .in_b(datab), .mult_out(mult_out));
endmodule
```

## Declaração do módulo

- Começa com palavra module
- Prover um bloco Verilog (module)
- Inclui o port list;

module mult\_acc (mac\_out, dataa, datab, clk, aclr);

## Declaração dos Port

- Define o nome, tamanho, tipos e direção de todas as portas;
- Formato

```
<port_type> port_name;
```

• Exemplo

```
input [7:0] dataa, datab;
input clk, aclr;
output [15:0] mac_out;
```

- Port types
  - input ⇒ input port
  - output ⇒ output port
  - o inout ⇒ bidirectional port

## Declaração Module/Port (Verilog 2001)

- Na versão Verilog 2001 a declaração pode ser combinada
- Exemplo


```
module mult_acc (
input [7:0] dataa, datab,
input clk, aclr,
output [15:0] mac_out
);
```

## Declaração Module/Port no MAC


```
"timescale 1 ns/ 10 ps
module mult acc
   input [7:0] dataa, datab,
   input clk, aclr.
   output reg [15:0] mac out
   wire [15:0] mult out, adder out:
   parameter mult size = 8:
   assign adder_out = mult_out + mac_out;
   always (a) (posedge clk, posedge aclr) begin
       if (aclr)
           mac out <= 16'h0000;
       else.
           mac out <= adder out:
   end
   multa #(.width in(mult size))
       ul (.in_a(dataa), .in_b(datab), .mult_out(mult_out));
endmodule
```

## Data Types

 Net data type - representa a interconexão física das estruturas



 Variable data type - representa elementos para armazenar dados temporários



## Net Data Types & Net Arrays

- wire ⇒ represents a node
- tri ⇒ represents a tri-state node
- Bus Declarations:
  - <data\_type> [MSB : LSB ] <signal name> ;
  - o <data\_type> [LSB : MSB] <signal name> ;
- Examplo:
  - wire <signal name> ;
  - wire [15:0] mult\_out, adder\_out;

## **Net Data Types**

Net Data Types	Functionality	Synthesis Support?
wire		Y
tri	Used for interconnect	Y
supply0	D	Y
supply1	Represents constant value (i.e. power supply)	Y
wand		Υ /
triand	Donraganta wired legis	Y /
wor	Represents wired logic	Y
trior		Y
tri0	Tel atata wa da with wall wa foull day	Y
tri1	Tri-state node with pull-up/pull-down	Y
trireg	Stores last value when not driven	N

Note: There is no functional difference between wire & tri; wand & triand; wor & trior

## Variable Data Types & Variable Arrays

- reg(1) unsigned variable de qualquer tamanho em bit
  - Use reg signed for a signed implementation(2)
- integer signed variable (usually 32 bits)
- Bus Declarations:

```
o <data_type> [MSB : LSB ] <signal name> ;
```

- < <data\_type> [LSB : MSB] <signal name> ;
- Examples:
  - o reg <signal name> ;
  - o **reg** [7:0] out;

#### Notas:

- 1)Type reg não se refere a registrador físico;
- 2) A representação signed também é suportada por net data types

# Variable Data Types

Net Data Types	Functionality	Synthesis Support?
reg	Unsigned variable (by default) Use reg signed for signed representation	Y
integer	Signed variable (usually 32 bits)	Y
time	Unsigned integers (usually 64 bits) used for storing and manipulating simulation time	N
real	Double precision floating point variable	N /
realtime	Double-precision floating point variable used with time	N

## Memory

- Multi-dimensional variable array
- Não pode ser um net type
  - Exemplo:

```
reg [31:0] mem[0:1023]; // 1Kx32
reg [31:0] instr;

instr = mem[2];
mem [1000][5:0] = instr[5:0]; // Unsupported by synthesis
```

Não e permitido escrever multiplos elementos em um assignment

## Verilog 2001 Module/Port/Parameter

- Declaração combinada de Module, port e parameter
  - Ilegal para parameters locais

```
module mult_acc
  #(parameter size = 8)
  (
  input [size-1:0] dataa, datab,
  input clk, clr,
  output [(size*2)-1:0] mac_out
);
```

## Data Type

- Todos sinal (incluindo os ports) deve ter um assigned data type;
- Data types para sinais devem ser explitamente declarados na declaração do módulo;
- Ports são wire (net) data types por default se não for explicitamente declaradas

# MAC (Data Type Declarations)

```
timescale 1 ns/ 10 ps
module mult acc (
   input [7:0] dataa, datab,
   input clk, aclr,
   output reg [15:0] mac_out
   wire [15:0] mult out, adder out:
   parameter mult size = 8:
   assign adder out = mult out + mac out;
   always @ (posedge clk, posedge aclr) begin
       if (aclr)
           mac out <= 16'h0000:
       else
           mac out <= adder out;
   end
   multa #(.width_in(mult_size))
       ul (.in a(dataa), .in b(datab), .mult out(mult out));
endmodule
```



#### Atribuindos valores - Numeros

- São sized ou unsized: <size>'<base format><number>
  - Exemplo sized: 3'b010 = Número binário de 3-bit
    - O prefixo (3) indica o tamanho do número
  - Exemplo unsized: 123 = número decimal de 32-bit por default.
    - Defaults
      - Não especificado <base format> defaults to decimal
      - Não especificado <size> defaults de número com 32-bit.
- Base Formats
  - Decimal ('d or 'D) 16'd255 = número decimal de 16-bit
  - O Hexadecimal ('h or 'H) 8'h9a = número hexadecimal de 8-bit.
  - Binary ('b or 'B) 'b1010 = número binário de 32-bit.
  - Octal ('o or 'O) 'o21 = número octal de 32-bit
  - Signed ('s' or 'S') 16'shFA = número hex signed de 16-bit.

#### Numeros

- Números negativos especificados com sinal '-' antes de <size>
  - Legal: -8'd3 = Número negativo de 8-bit(armazenado como complemento de 2)
  - Illegal: 4'd-2 = ERROR!!
- Caracteres especiais com números
  - '\_' (underscore): usado para facilitar a leitura
    - Exemplo: 32'h21\_65\_bc\_fe = 32-bit número hexadecimal
  - 'x' or 'X' (valor desconhecido)
    - Exemplo: 12'h12x = 12-bit hexadecimal number; LSBs desconhecido
  - 'z' or 'Z' (valor de high impedance)
    - Exemplo: 1'bz = número de 1-bit high impedance



#### Numeros Extensoes

- Se MSB é 0, x, or z, extensão de número preenche os MSBs com 0, x,or z, respectivamente
  - Exemplos
    - 3'b01 é igual a 3'b001
    - 3'bx1 é igual a 3'bxx1
    - 3'bz é igual a 3'bzzz

 Se MSB é 1,extensão de número preeenche os MSBs com 0

0

- Exemplo
  - 3'b1 é igual a 3'b001



### Operadores

- Aritméticos
- Bitwise
- Redução
- Relacionais
- Igualdade
- Lógicos
- Deslocamentos
- Miscelâneos

#### Operadores Aritmeticos

Operator Symbol	Functionality	Examples ain = 5 ; bin =	10 ; cin = 2'b	01 ; din = 2'b0z
+	Add, Positive	bin + cin ⇒ 11	+bin ⇒ 10	ain + din ⇒ x
	Subtract, Negate	bin – cin ⇒ 9	-bin ⇒ -10	ain – din ⇒ x
*	Multiply	ain * bin ⇒ 50		
1	Divide*	bin / ain ⇒ 2		
%	Modulus	bin % ain ⇒ 0		
**	Exponent*	ain ** 2 ⇒ 25		

### Operadores Bliwise

- Eunctionality		Examples ain = 3'b101 ; bin = 3	1 ; bin = 3'b110 ; cin = 3'b01x	
~	Invert each bit	~ain ⇒ 3b'010	~cin ⇒ 3'b10x	
&	AND each bit	ain & bin ⇒ 3'b100	bin & cin ⇒ 3'b010	
1	OR each bit	ain   bin ⇒ 3'b111	bin   cin ⇒ 3'b11x	
۸	XOR each bit	ain ^ bin ⇒ 3'b011	bin ^ cin ⇒ 3'b10x	
^~ or ~^	XNOR each bit	ain ^~ bin ⇒ 3'b100	bin ~^ cin ⇒ 3'b01x	

## Operadores Redução

Operator Symbol	Functionality	Examples ain = 4'b1010	; bin = 4'b10xz	; cin = 4'b111z
&	AND all bits	&ain ⇒ 1'b0	&bin ⇒ 1'b0	&cin ⇒ 1'bx
~&	NAND all bits	~&ain ⇒ 1'b1	~&bin ⇒ 1'b1	~&cin ⇒ 1'bx
I	OR all bits	ain ⇒ 1'b1	bin ⇒ 1'b1	cin ⇒ 1'b1
~	NOR all bits	~ ain ⇒ 1'b0	~ bin ⇒ 1'b0	~ cin ⇒ 1'b0
۸	XOR all bits	^ain ⇒ 1'b0	^bin ⇒ 1'bx	^cin ⇒ 1'bx
^~ or ~^	XNOR all bits	~^ain ⇒ 1'b1	~^bin ⇒ 1'bx	~^cin ⇒ 1'bx

### Operadores Relacionais

Operator Symbol Functionality Examples ain = 3'b101; bin =		3'b110 ; cin = 3'b01x		
>	Greater than	ain > bin ⇒ 1'b0	bin > cin ⇒ 1'bx	
<	Less than	ain < bin ⇒ 1'b1	bin < cin ⇒ 1'bx	
>=	Greater than or equal to	ain >= bin ⇒ 1'b0	bin >= cin ⇒ 1'bx	
<=	Less than or equal to	ain <= bin ⇒ 1'b1	bin <= cin ⇒ 1'bx	

## Operadores Igualdade

Operator Symbol			3'b110 ; cin = 3'b01x
	Equality	ain == bin ⇒ 1'b0	cin == cin ⇒ 1'bx
!=	Inequality	ain != bin ⇒ 1'b1	cin != cin ⇒ 1'bx
===	Case equality	ain === bin ⇒ 1'b0	cin === cin ⇒ 1'b1
!==	Case inequality	ain <= bin ⇒ 1'b1	cin !== cin ⇒ 1'b0

## Operadores Logicos

Operator Symbol	Functionality	Examples ain = 3'b101	; bin = :	3'b000 ; c	in = 3'b01x
1	Expression not true	!ain ⇒ 1'b0	!bin =	⇒ 1'b1	Icin ⇒ 1'bx
&&	AND of two expressions	ain && bin ⇒	1'b0	bin &&	cin ⇒ 1'bx
11	OR of two expressions	ain    bin ⇒ 1'	b1	bin    cir	ו ⇒ 1'bx


### Operadores Deslocamentos

Operator Symbol	Functionality	Examples ain = 3'b101 ; bin = 3'b01x		
<<	Logical shift left	ain << 2 ⇒ 3'b100	bin << 2 ⇒ 3'bx00	
>>	Logical shift right	ain >> 2 ⇒ 3'b001	bin >> 2 ⇒ 3'b000	
<<<	Arithmetic shift left	ain <<< 2 ⇒ 3'b100	bin <<< ⇒ 3'bx00	
>>>	Arithmetic shift right	ain >>> 2 ⇒ 3'b111 (signed)	bin >>> 2 ⇒3'b000 (signed)	

## Operadores Miscelaneos

Operator Symbol	Functionality	Format & Examples
?:	Conditional test	(condition) ? true_value : false_value sig_out = (sel == 2'b01) ? a : b
{}	Concatenate	ain = 3'b010 ; bin = 3'110 {ain,bin} ⇒ 6'b010110
{{}}	Replicate	{3 {3'b101} } ⇒ 9'b101101101

#### Prescendencia



## Continuous Assignments

O modelo de comportamento de lógica combinacional usando expressões e operadores o continuous assignment pode ser feito de duas maneiras:

- Continuous assignments declarado na net
  - o wire [15:0] adder\_out = mult\_out + out;
- Utilizando instrução assign
  - wire [15:0] adder\_out;
  - o assign adder\_out = mult\_out + out;



## Continuous Assignments caracteristicas

- 1. O lado esquerdo do assignment (LHS) deve ser do tipo net data type;
- Sempre ativo: Quando um dos operandos do lado direito muda automaticamente a expressão é calculada e atualizada no lado esquerdo;
- RHS pode ser uma expressão contendo net data type, variable data type ou uma function call (ou combinação delas);
- Valores de Delay podem ser atribuídos ao modelo de portas

#### Referências

Curso oficial da Altera "Introduction to Verilog";