技术报告

作品名称：安路FPGA运动目标检测与跟踪

摘要

本作品基于安路科技 PH1P35 FPGA（集成 38189 LUT、42432 DFF 及 DDR2 存储控制器），设计并实现了一套完整的实时运动目标检测与图像处理系统。系统以 MIPI CSI-2 接口的 500 万像素 CMOS 摄像头（SC500CS，配置为 1280×720@60）为视频输入，通过 HDMI 接口实时输出处理结果，实现了从视频采集、图像信号处理、帧缓存调度到检测算法、信息叠加的完整硬件链路。

系统的核心是背景减除式运动目标检测：在 HDMI 场消隐期内将当前帧与背景帧从 DDR 中整帧读出并逐像素差分，前景标记以每像素 1 bit 压缩存入片内 ERAM，随后经形态学开运算去噪、扫描线区域填充、外接框与质心统计，在显示链路上完成前景涂白、目标框定与坐标叠加。系统同时集成了坏点校正、去马赛克、白平衡、灰度化、二值化、Sobel 与 Canny 边缘检测等图像处理算法，支持按键在线切换与参数实时调节；并实现了基于亮度统计的自动曝光/增益闭环控制，以及自动模式下曝光参数变化触发背景自动重采的联动机制。

全部算法均为纯硬件流水线实现，处理延迟为像素级，实测支持 720P60 实时处理与显示。系统资源占用合理（Slice 95.56%、ERAM 96/108 块），长时间运行稳定，无花屏、无缓存溢出，光线剧烈变化时工作正常。作品完整覆盖了赛题基础要求、扩展要求及全部高阶挑战项。

关键词：FPGA；运动目标检测；背景减除；图像处理；实时视频处理；HDMI

第一部分 作品概述

1.1 功能与特性

本系统是一套完整的 FPGA 实时视频图像处理与运动目标检测平台，主要功能与特性包括：

1. 视频采集与显示：MIPI CSI-2 两通道接收 SC500CS 摄像头数据，经坏点校正、去马赛克、白平衡等 ISP 处理后，通过 HDMI 以 1280×720@60 实时输出，画面稳定无错位；
2. 多算法实时处理：集成灰度化、二值化、Sobel、Canny 四种图像处理算法，按 KEY4 在线循环切换，画面顶部叠加当前算法名称；
3. 背景减除式运动目标检测与跟踪：拨码触发背景采集后，系统逐像素比对各帧与背景帧差异，运动目标被完整标记为白色，支持区域填充、外接框与质心坐标实时叠加，并根据相邻帧质心位移计算目标运动速度向量；
4. 自动曝光/增益控制：亮度统计闭环调节曝光与增益，支持自动/手动模式一键切换；自动模式下曝光变化自动触发背景重采，保证检测始终对应当前光照；

5. OSD 信息叠加：画面叠加安路 Logo、当前模式、曝光/增益参数、帧号、阈值、质心坐标等完整运行信息；
6. 参数在线调节：曝光、增益、二值化阈值、Sobel 阈值均可通过拨码+按键在线调节并实时生效，数码管同步显示当前参数值。

1.2 应用领域

本系统的运动目标检测与图像处理架构具有广泛的应用价值：

1. 智能安防监控：背景减除式运动检测是安防监控的基础算法，可用于入侵检测、越界报警等场景；系统对光照变化的自动适应能力（自动曝光+背景自动重采）使其可适应室内外多变光照环境；
2. 工业视觉检测：流水线异物检测、产品缺陷检测等场景需要高实时性、低延迟的图像判断，FPGA 纯硬件流水线可满足产线级速度要求；
3. 智能教室/会议室：人体存在检测、互动区域识别、智能黑板擦除区域跟踪等教育信息化场景；
4. 无人系统视觉前端：运动目标检测与跟踪是无人车、无人机视觉系统的底层能力，系统的低延迟特性（像素级流水线）契合对实时性的严苛要求；
5. 科研与教学平台：系统开放的多算法切换、参数在线调节、OSD 观测机制，可作为图像处理硬件加速的教研演示平台。

1.3 主要技术特点

1. 全链路纯硬件流水线：从 MIPI 解码、ISP 处理、DDR 缓存到检测算法与显示输出，全部由 FPGA 逻辑实现，无 CPU 参与，处理延迟为像素级；
2. 消隐期双帧差分架构：利用 HDMI 场消隐期（4.26ms）将当前帧与背景帧共 672000 拍数据从 DDR 整帧读出并差分，显示期 DDR 完全归还显示读与采集写，三路分时复用单通道 DDR，天然错峰无冲突；
3. 1 bit/像素前景标记：差分结果压缩为每像素 1 bit 存入片内真双口 ERAM（45 块 512×40 精确拼合，零浪费），显示期由 HDMI 域直接读取叠加，避免占用 DDR 带宽；
4. 形态学流水线去噪：3×3 开运算全流水实现，行缓冲全部 DRAM 化，有效拍计数省寄存器，兼顾资源与效果；
5. 曝光-检测联动：自动曝光变化沿触发背景自动重采（100ms 防抖+冷却保护），检测模式下曝光参数冻结防漂移，保证检测判据在任意光照下始终有效；
6. 参数全在线调节：所有算法阈值与曝光参数无需重新编译，拨码+按键实时调节，现场适配能力强。

1.4 主要性能指标

指标	参数
	1280×720 @ 60fps（MIPI CSI-2，2 lane）

指标	参数
输入分辨率/帧率	
输出	HDMI 720P60，实时显示
处理延迟	像素级流水线（<1 帧）
检测算法	背景减除+形态学开运算+区域填充+外接框/质心
图像算法	灰度化/二值化/Sobel/Canny，按键在线切换
资源占用	Slice 95.56%（20275/21216）、寄存器 45.33%（19236/42432）、ERAM 88.89%（96/108 块）
系统时钟	DDR 域 100MHz、像素域 74.25MHz、控制域 24MHz

1.5 主要创新点

1. 提出消隐期「当前帧+背景帧」双路整帧读差分架构，单通道 DDR 三路分时复用，实现 60fps 全分辨率背景减除而显示链路零干扰；
2. 前景标记 1 bit/像素压缩存储与形态学开运算全流水链，将运动检测完整闭环在片内资源完成；
3. 全在线参数调节与多模式交互体系：曝光、增益、各算法阈值全部拨码+按键实时调节无需重编译，自动/手动曝光一键切换，现场适配能力强；
4. 自动曝光与背景检测深度联动：曝光参数变化自动触发背景重采、检测模式曝光冻结，配合全在线参数调节机制，一套硬件适配多种光照与场景。


1.6 设计流程

本项目按「需求分析 → 架构设计 → 模块划分 → 仿真验证 → 上板迭代」流程推进。首先确定运动目标检测的应用目标与性能指标；随后设计整体架构，确定「MIPI 采集—ISP—DDR 乒乓缓存—消隐期差分检测—HDMI 叠加输出」的数据流；将系统划分为视频输入、帧缓存仲裁、背景检测、显示叠加、交互配置五大子系统共 40 余个模块；每个模块先用 iverilog/Verilator 仿真验证逻辑（关键模块配有专门 testbench，共 10 余套仿真全部通过），再综合编译下板验证，共迭代 20 余版，根据实测现象定位并修复了帧缓存错位、前景标记漏写等深层次问题。

第二部分 系统组成及功能说明

2.1 整体介绍

系统由视频输入链、帧缓存与 DDR 仲裁、背景检测链、显示与 OSD、交互与参数配置五大部分组成。整体框图如下：



各模块关系：视频输入链完成采集与 ISP 预处理，经 DDR 乒乓缓存解耦输入输出速率；背景检测链在消隐期从 DDR 读取数据完成运动检测；显示链负责 HDMI 时序、算法输出选择与 OSD 叠加；交互链（拨码/按键/数码管）实现全部参数的在线配置。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

系统硬件平台为安路科技 HX1P35B 竞赛开发板，核心器件 PH1P35MDG324（集成 42432 DFF、38189 LUT 与 DDR2 存储控制器），板载主要资源：


硬件资源	说明
FPGA	安路 PH1P35MDG324（集成 DDR2 控制器）
摄像头	SC500CS 500 万像素 CMOS，MIPI CSI-2 接口（FPC40 排线接入）
视频输出	HDMI 接口（720P60）
存储	片外 DDR2（帧缓存：4 块乒乓 + 背景帧）
交互	SW1~SW4 拨码开关、4 个按键、8 位数码管
调试	USB-JTAG 下载、UART 串口（诊断帧输出）

2.2.3 电路各模块介绍

本项目电路基于官方开发板标准配置（无机械结构件），各功能电路分述如下（图片取自官方原理图）。


（1）摄像头 MIPI 接口电路

SC500CS 摄像头模组经 40Pin FPC 排座接入开发板，原理图如下。关键信号线：MIPI_CSI_D0_P/N、MIPI_CSI_D1_P/N（2 Lane 差分数据对）、MIPI_CSI_CK_P/N（差分时钟）、MIPI_CSI_RST（复位）、MIPI_CSI_I2C_SCL/SDA（配置总线，FPGA 通过 I2C 上电初始化摄像头寄存器）。




（2）HDMI 输出电路

HDMI 接口原理图如下。关键信号线：HDMI1_D0_P/N、HDMI1_D1_P/N、HDMI1_D2_P/N（三对 TMDS 差分数据）、HDMI1_CK_P/N（TMDS 差分时钟），由 FPGA 内 HDMI PHY 直接驱动。




（3）交互外设电路

拨码开关与按键电路原理图如下。关键信号线：SW1~SW4（模式与参数调节选择）、KEY1~KEY4（复位/加减调节/算法切换），全部经 FPGA IO 上拉输入，配合数码管显示参数值。



（4）数码管显示电路

8　位数码管动态扫描电路原理图如下。关键信号线：DISP7SEG_D0~D7（段选）、位选扫描线，显示曝光、增益、阈值等参数值。



2.3 软件系统介绍

2.3.1 软件整体介绍

FPGA 内全部逻辑均为自研 Verilog 实现（官方 IP 除外：MIPI D-PHY、DDR2 控制器、HDMI PHY），共 40 余个模块，分为 5 个子系统。设计采用全流水线架构，数据从输入到输出单向流动，无环路；三个时钟域（DDR 100MHz、像素 74.25MHz、控制 24MHz）间全部使用打两拍同步器跨越。

2.3.2 各模块介绍

（1）视频输入链（MIPI → ISP）

- lane_lvds_10_1 + ph1p_mipiio_rx_wrapper（官方 IP）：MIPI D-PHY RX 物理层，LVDS 差分转单端，HS/LP 检测，字节对齐与 2 lane 通道对齐，输出 16bit/拍；
- csi_unpacket_2lane / raw10_unpacket_2lane（官方）：CSI-2 协议解包，剥离包头/ECC/CRC，恢复 RAW10 像素流；
- bad_pixel_correct（自研）：3×3 邻域极值检测坏点校正。中心像素若比 8 邻域同通道值都大/小且差值超阈值则判为坏点，用邻域同通道值替换。只替换真坏点，不糊正常边缘（与整帧中值滤波本质区别）；
- demosaic_4x_2_0（官方改进）：Bayer RAW 双线性插值转 RGB888，4 像素并行，line buffer 用 BRAM 硬核实现，消隐期地址冻结天然对齐；
- awb（官方）：RGB 自动白平衡增益校正；
- gray_convert：RGB→灰度（gray = (R>>2)+(G>>1)+(B>>2)），是亮度统计/二值/Sobel/Canny/背景差分全部算法的公共输入；
- brightness_stat：一帧灰度累加求平均亮度，作为自动曝光闭环反馈量；
- binary_convert：灰度图阈值二值化（阈值 0~255 按键可调，初值 60）；
- sobel_top：line buffer 攒 3 行做 3×3 卷积，|Gx|+|Gy| 幅值阈值比较输出边缘（阈值 11bit 域 0~2040，初值 48，步进 16）；
- canny_top（自研升级）：Canny = 两级 3×3 高斯滤波 + Sobel 卷积 + 方向量化 + 非极大值抑制 + 双阈值，把 Sobel 粗边缘细化为单像素细边缘；边界屏蔽组数经实测校准（左 5 组右 2 组），消除边界断续虚线伪影。

（2）帧缓存与 DDR 仲裁

- video_in / video_out：ISP 输出跨时钟域写入 DDR（4 块乒乓，写第 N 块读第 N-2 块）；DDR 读回跨时钟域送显示；
- ser_arbiter：单通道 DDR 三路（采集写/显示读/背景读）严格分时仲裁。写批→显示读批→背景读批轮转，每个状态服务一个完整 burst，批未完成绝不切换；超时保护 256 拍强制切换防死锁；
- ph1p35_324_ddr_wrapper（官方例化）：DDR2 控制器+PHY，实际运行 800Mbps。

（3）背景检测链（核心自研）

- bg_read：HDMI 场消隐期（4.26ms）内从 DDR 读「当前帧+背景帧」整帧（336000 拍×2=3.36ms），逐像素差分，前景标记打包写入片内 ERAM。显示期完全禁读，DDR 归还显示。差分判据为纯差分：任一颜色通道 |当前−背景| 超过阈值（固定 40）即判前景；背景采集由拨码触发，经 100ms 防抖确认后采一帧存背景帧缓存；
- motion_detect（采集控制状态机）：管理背景采集时序——拨码变化或自动曝光参数变化触发，经 6 帧防抖（约 100ms）后采一帧，之后进入 180 帧冷却期防频繁重采；
- morph_filter：前景标记 3×3 开运算（先腐蚀后膨胀），滤孤立噪点、恢复目标尺寸。可分离 4 级实现，垂直级用两级 320 深 DRAM 环形缓冲，总延迟 644 有效拍；形态学梯度（开运算 XOR 腐蚀）可提取目标外轮廓；
- row_fill：扫描线区域填充。每行按 0 游程分段（gap>40px 断段），段内空洞填实、孤立噪点段（<4px）不填；
- bbox_stat：对写进 ERAM 的前景标记流整帧统计外接框四边界与质心累加；画面分 16×9 块做密度过滤（块内点<5 不计）抗误检；div31 恢复余数除法器算质心坐标；相邻帧质心差得速度向量；
- fg_mark_eram：40bit×23040 深真双口 ERAM 存全帧前景标记（1bit/像素），A 口消隐期写（100MHz）、B 口显示期读（75MHz），45 块 512×40 精确拼合零浪费。

（4）显示与 OSD

- uivtc：HDMI 720P60 时序生成（vsync/hsync/de，74.25MHz）；
- hdmi_mixer：HDMI 时序与 DDR 读出像素对齐；OSD 叠加——前景涂白（读 ERAM 前景标记）、外接框线、质心点、参数文字、安路 Logo；叠加门控（背景就绪标志未置位时涂白/框全灭，防残影）；
- osd_char_lib / osd_cn_char：ASCII 与中文点阵字库 ROM；
- hdmi_tx / hdmi_1_4b_transmitter_core_wrapper / hdmi_phy_wrapper（官方）：TMDS 编码、并串转换、PHY 差分输出。

（5）交互与参数配置

- debounce / key_pulse / key_hold / key_short_press：按键链——20ms 消抖、单击脉冲、长按 200ms tick（持续调节）、长短按分离（短按=算法切换、长按 200ms=自动/手动切换，长按成立后不再误发短按）；
- algo_mode_sel：KEY4 短按循环切换算法画面（原样→灰度→二值→Sobel）；
- auto_manual_sel：自动/手动曝光状态保持（长按切一次，模式切换不丢失手动状态）；
- sw_mode：SW1/SW2 拨码选择数码管显示档与参数调节对象；
- threshold_set / sobel_threshold_set：二值化阈值（0~255，初值 60）与 Sobel 阈值（0~2040，初值 48）按键调节寄存器；
- target_set：曝光目标亮度寄存器；

- ae_set：自动曝光/增益闭环——手动/自动共用同一曝光寄存器（切换不跳变），AE_MAX=3990、AG_MAX=143，目标亮度 100、死区 ±16、每 10 帧调一次，曝光/增益按权重分批次交替调节；
- bin2bcd + seg7：双 dabble 算法 BCD 转换 + 8 位数码管动态扫描；
- uii2c + uicfgcs500_720p：I2C 主机 + SC500 寄存器表上电初始化（1280×720@60），初始化完成后响应曝光调节请求；
- uart_dbg_tx：诊断串口（115200），每帧 12 字节诊断帧（调试用）。

第三部分 完成情况及性能参数

3.1 整体介绍

系统实物全景如图：开发板、SC500CS 摄像头模组与 HDMI 显示器组成完整系统，画面为实时运行状态。




3.2 工程成果

3.2.2 电路成果

电路采用官方开发板标准配置，未做硬件改动；实物见 3.1 全景照片，各功能电路原理图与关键信号说明见 2.2.3。

3.2.3 软件成果


开发环境为安路 TD 6.2 集成开发环境，工程层次、模块例化与编译流程如下：



3.3 特性成果

功能项	实测结果
视频采集显示	720P60 实时稳定输出，无花屏无错位
灰度/二值/Sobel/Canny	四算法按键在线切换，画面实时跟随
运动目标检测	手部目标完整涂白，区域填充闭合，外接框/质心实时跟随
自动曝光	光线骤变 3 秒内亮度恢复；曝光变化自动重采背景
OSD 信息	安路 Logo、模式、参数、帧号、质心坐标全部正确叠加
参数在线调节	拨码+按键调节实时生效，数码管同步显示
系统稳定性	长时间运行无异常，资源 LUT 83%、ERAM 96/108

实现结果（TD 编译报告）：时序余量 SWNS 0.126ns、HWNS 0.020ns，全部路径 0 违例；资源占用如下图：



第四部分 总结

4.1 可扩展之处

1. 多目标跟踪：当前外接框与质心面向单目标，可在 bbox_stat 基础上扩展多目标聚类与编号跟踪，配合质心速度向量实现轨迹预测；
2. 目标分类识别：利用前景标记裁剪目标区域，接入轻量级神经网络推理实现目标分类（如人/车/动物）；
3. 检测结果外发：将质心坐标、外接框等结构化结果通过 UART/以太网发送至上位机或云平台，实现远程监控与联动报警（如蜂鸣器、电机云台跟随）；
4. 多路视频扩展：DDR 带宽与逻辑资源尚有余量，可扩展双摄像头立体视觉测距；
5. 更高分辨率：平台支持 1080P 输入，可扩展全高清处理流水线。

4.2 心得体会

这个项目让我完整走了一遍「从架构设计到上板调通」的 FPGA 系统级开发流程，收获远超课堂学习。

最大的收获是对「时序即架构」的理解。项目初期我试图让背景读与显示读共享 DDR 带宽，上板后画面出现周期性细线撕裂。反复仿真排查后才认识到：分时复用不是简单的时间片轮转，批处理的完整性、切换条件的严格性、突发长度的匹配，任何一个细节都会在 60 帧每秒的高速流水中被放大成肉眼可见的异常。最终通过「消隐期整帧读」方案彻底根治，这让我理解了在 FPGA 设计中，架构选择的正确性远重要于局部代码的优化。

调试的过程也让我养成了「先仿真、后上板、再定位」的习惯。整个项目建立了 10 余套仿真验证环境，每个算法模块改动都先在仿真中验证逻辑正确性，再综合编译下板。有一次上板发现前景标记漏写一行，通过对照仿真波形逐拍比对，最终定位到流水线排空窗口不足一个时钟周期的

深层次问题。这个过程让我认识到：FPGA 调试不能靠试错，必须依靠可观测、可复现的验证手段。

硬件细节的严谨性同样印象深刻。从 DDR 参数的载体、到寄存器声明初值与复位值的一致性、再到跨时钟域信号的两拍同步，每一个看似微小的细节都可能在上板后造成难以复现的异常。项目中这些「踩坑」经历让我对数字电路设计的严谨性有了切身体会。

最后是团队协作与工程管理。项目采用 git 管理版本、文档随代码更新、每版上板验证清单化的方式推进，保证了多人协作与多轮迭代的高效。这些工程习惯我会带到今后的学习与工作中。

第五部分 参考文献

[1] 安路科技. PH1P35MDG324 数据手册及 HX1P35B 开发板用户指南. [2] 安路科技. TD 软件用户手册（6.2 版本）. [3] SmartSens Technology. SC500CS 500 万像素 CMOS 图像传感器数据手册. [4] MIPI Alliance. MIPI Alliance Specification for Camera Serial Interface 2 (CSI-2), v1.3. [5] Gonzalez R C, Woods R E. 数字图像处理（第四版）[M]. 电子工业出版社, 2020. [6] 夏宇闻. Verilog 数字系统设计教程（第 4 版）[M]. 北京航空航天大学出版社, 2017. [7] JEDEC. DDR2 SDRAM Specification (JESD79-2). [8] HDMI Licensing LLC. High-Definition Multimedia Interface Specification 1.4.