

Proposta de Trabalho Prático

Integração AXI4-Lite Master com Periférico AXI4-Lite Subordinate

1. Enunciado da atividade

Com base no periférico AXI4-Lite subordinate desenvolvido na atividade anterior, implemente agora um módulo AXI4-Lite master em Verilog/SystemVerilog. O módulo master deve ser capaz de iniciar transações de escrita e leitura no barramento AXI4-Lite para acessar os registradores do periférico subordinate.

Após a implementação, os dois módulos deverão ser conectados em um sistema integrado. Por meio de um testbench, os alunos deverão verificar se o master consegue escrever e ler corretamente os registradores do periférico subordinate.


O objetivo da atividade é compreender a interação entre os dois lados de uma comunicação AXI4-Lite: o bloco que inicia as transações e o bloco que responde a elas.

2. Objetivo

Implementar e simular um sistema composto por um AXI4-Lite master conectado a um periférico AXI4-Lite subordinate. O sistema deve permitir que o módulo master escreva valores nos registradores de controle, leia os registradores de controle e de status, valide as respostas dos canais B e R, e comprove a comunicação correta por meio de simulação.

3. Estrutura geral do sistema

A estrutura esperada do sistema é composta por um módulo master, responsável por iniciar transações AXI4-Lite, e um módulo subordinate, responsável por responder aos acessos e disponibilizar o banco de registradores.



O módulo master deve gerar as transações AXI4-Lite. O módulo subordinate deve ser o mesmo desenvolvido na atividade anterior ou uma versão corrigida dele.

4. Funcionamento esperado

O AXI4-Lite master deve implementar, no mínimo, duas operações: escrita e leitura AXI4-Lite.

4.1 Escrita AXI4-Lite

A operação de escrita deve utilizar os canais AW, W e B.

- O master coloca o endereço em AWADDR e ativa AWVALID.
- O master coloca o dado em WDATA e ativa WVALID.
- O subordinate responde com AWREADY e WREADY.
- Após aceitar endereço e dado, o subordinate gera BVALID.
- O master responde com BREADY.
- A escrita é concluída quando BVALID e BREADY estão ativos.

4.2 Leitura AXI4-Lite

A operação de leitura deve utilizar os canais AR e R.

- O master coloca o endereço em ARADDR e ativa ARVALID.
- O subordinate responde com ARREADY.
- O subordinate disponibiliza o dado em RDATA e ativa RVALID.
- O master ativa RREADY.
- A leitura é concluída quando RVALID e RREADY estão ativos.

5. Mapeamento de endereços do subordinate

O master deve acessar os registradores do subordinate de acordo com o mesmo mapeamento da atividade anterior.

Endereço	Registrador	Tipo	Operação esperada
0x00	reg0	Controle/Dado	Escrita e leitura via AXI4-Lite
0x04	reg1	Controle/Dado	Escrita e leitura via AXI4-Lite
0x08	reg2	Status	Leitura via AXI4-Lite
0x0C	reg3	Status	Leitura via AXI4-Lite

Os registradores reg2 e reg3 devem continuar sendo atualizados por entradas externas, como definido na atividade anterior.

6. Interface mínima do AXI4-Lite master

O módulo master deve conter, no mínimo, os sinais AXI4-Lite abaixo:

```
input  wire      ACLK,
input  wire      ARESETn,

output wire [31:0] M_AXI_AWADDR,
output wire      M_AXI_AWVALID,
input  wire      M_AXI_AWREADY,
```

```

output wire [31:0] M_AXI_WDATA,
output wire [3:0]  M_AXI_WSTRB,
output wire       M_AXI_WVALID,
input  wire       M_AXI_WREADY,

input  wire [1:0]  M_AXI_BRESP,
input  wire       M_AXI_BVALID,
output wire       M_AXI_BREADY,

output wire [31:0] M_AXI_ARADDR,
output wire       M_AXI_ARVALID,
input  wire       M_AXI_ARREADY,

input  wire [31:0] M_AXI_RDATA,
input  wire [1:0]  M_AXI_RRESP,
input  wire       M_AXI_RVALID,
output wire       M_AXI_RREADY

```

Além dos sinais AXI4-Lite, o aluno pode adicionar sinais de controle para facilitar a operação do master no testbench, por exemplo:

```

input  wire      start,
input  wire      write_en,
input  wire      read_en,
input  wire [31:0] addr,
input  wire [31:0] write_data,
output wire [31:0] read_data,
output wire      done,
output wire      error

```

7. Integração dos módulos

Os sinais do master devem ser conectados diretamente aos sinais do subordinate. A tabela abaixo apresenta a correspondência esperada entre os sinais.

Master	Subordinate
M_AXI_AWADDR	S_AXI_AWADDR
M_AXI_AWVALID	S_AXI_AWVALID
S_AXI_AWREADY	M_AXI_AWREADY
M_AXI_WDATA	S_AXI_WDATA
M_AXI_WVALID	S_AXI_WVALID
S_AXI_WREADY	M_AXI_WREADY
S_AXI_BRESP	M_AXI_BRESP
S_AXI_BVALID	M_AXI_BVALID
M_AXI_BREADY	S_AXI_BREADY
M_AXI_ARADDR	S_AXI_ARADDR
M_AXI_ARVALID	S_AXI_ARVALID
S_AXI_ARREADY	M_AXI_ARREADY
S_AXI_RDATA	M_AXI_RDATA
S_AXI_RRESP	M_AXI_RRESP
S_AXI_RVALID	M_AXI_RVALID
M_AXI_RREADY	S_AXI_RREADY

8. Testes obrigatórios no testbench

O testbench deve instanciar os dois módulos, `axi4_lite_master` e `axi4_lite_subordinate`, e comprovar, no mínimo, os seguintes testes:

Teste	Operação	Endereço/Sinal	Valor esperado
1	Aplicar reset	-	Todos os registradores zerados
2	Master escreve em reg0	0x00	32'h00000011
3	Master escreve em reg1	0x04	32'h00000022
4	Aplicar valor externo em reg2_din	reg2_din	32'h00000033
5	Aplicar valor externo em reg3_din	reg3_din	32'h00000044
6	Master lê reg0	0x00	32'h00000011
7	Master lê reg1	0x04	32'h00000022
8	Master lê reg2	0x08	32'h00000033
9	Master lê reg3	0x0C	32'h00000044
10	Verificar respostas AXI	BRESP/RRESP	2'b00 para acessos válidos
11	Tentar escrever em reg2	0x08	reg2 deve manter o valor de reg2_din
12	Tentar escrever em reg3	0x0C	reg3 deve manter o valor de reg3_din

9. Verificações esperadas no testbench

O testbench não deve apenas gerar estímulos. Ele deve verificar automaticamente se os valores lidos estão corretos e se as respostas AXI são válidas.

```
if (read_data !== 32'h00000011) begin
    $display("ERRO: leitura de reg0 incorreta");
end else begin
    $display("OK: leitura de reg0 correta");
end
```

Também é esperado que o testbench gere formas de onda para análise dos canais AXI4-Lite: `AWVALID/AWREADY`, `WVALID/WREADY`, `BVALID/BREADY`, `ARVALID/ARREADY`, `RVALID/RREADY`, `AWADDR`, `WDATA`, `ARADDR`, `RDATA`, `BRESP` e `RRESP`.

10. Entregáveis

- Código Verilog/SystemVerilog do módulo AXI4-Lite master.
- Código do módulo AXI4-Lite subordinate utilizado na integração.
- Módulo top integrando master e subordinate.
- Testbench de integração.
- Prints, logs ou formas de onda comprovando os testes.
- Breve relatório explicando o funcionamento do master, a conexão entre master e subordinate, a sequência de leitura e escrita, os resultados observados na simulação e possíveis dificuldades encontradas.

11. Observações importantes

O AXI4-Lite master deve respeitar o handshake VALID/READY em todos os canais utilizados. Não é necessário implementar recursos avançados do AXI, como burst, múltiplos IDs, transações fora de ordem, cache, proteção ou QoS.

A atividade deve focar no funcionamento básico de transações AXI4-Lite de leitura e escrita. O objetivo principal é comprovar que o master consegue iniciar transações e que o subordinate responde corretamente.

12. Sugestão de organização dos arquivos

```
axi4_lite_master.sv  
axi4_lite_subordinate.sv  
axi4_lite_system_top.sv  
tb_axi4_lite_system.sv
```