数字电路基础

串行适合远距离传输

数字信号与数字电路

可编程逻辑器件 PLD { · 硬 / × 用户空

数制

十进制 decimal D

二进制 binary B

八进制 octal O

十六进制 hexadecimal H

eg:

基数 1　权 2^i　位 i

正负数　符号位与数值位之间三种编码形式

$[N_1]_{补}+[N_2]_{补}=[N_1+N_2]_{补}$

补的补是原码

补充：十→二|八|16 { 整：除取余 / 小：乘取整

二～八～16

3位|4位二进制数与之对应

代码（码制、编码）

→ 一组二进制数

二-十进制代码（BCD码）

$(953)_{10}=(1001\ 0101\ 0011)_{8421码}$

= 数制转换

有权码 8421

无权码 余3码


循环码（格雷码）

ASCII 码

奇偶校验码

基本逻辑函数


与



或




非



异或 ⊕

同或 ⊙



逻辑代数

描述方法

真值表
函数式
电路图
波形图
卡诺图

基本定律

$A\cdot(B+C)=A\cdot B+A\cdot C$

$A+B\cdot C=(A+B)(A+C)$

摩根定律 $\overline{A\cdot B\cdot C}=\overline{A}+\overline{B}+\overline{C}$

$\overline{A+B+C}=\overline{A}\cdot\overline{B}\cdot\overline{C}$

常用公式

$A+AB=A$

$AB+A\overline{B}=A$

$A+\overline{A}B=A+B$

$AB+\overline{A}C+BC=AB+\overline{A}C$

$AB+\overline{A}C+BCDE=AB+\overline{A}C$

$A\oplus B=\overline{A\odot B}$

$A\odot B=\overline{A\oplus B}$

$\overline{A+B}\to\overline{A}\,\overline{B}$

非保留

运算规则

代入
对偶
反演→函数

> 以上3式

原则反

大非下保留

代数法化简

卡诺图化简


最小项 m_i $m_i m_j=0$, $\sum m_i=1$

最大项 M_i $M_i+M_j=1$, $\prod M_i=0$

$m_i=\overline{M_i}$

$\sum m_i=\prod M_j$

化简：几何相邻、轴对称相邻



约束条件

$Z=f(A,B,C)=\sum m(1,4)+\sum d(3,5)$

根据需求处理

基本数字门电路

集成逻辑门电路的一般特性

半导体二极管的开关特性

三极管 J_e 正/反 ⟩ V_L反向
场效应管 V_{gs} 大/小 ⟩

1. 电压传输特性

开关状态 { 关门 → 输出1
开门 → 0

两幅电压传输特性图

2. 逻辑电平

V_{OH}	$V_{OH(min)}$	V_{off}	$V_{IL(max)}$
V_{OL}	$V_{OL(max)}$	V_{on}	$V_{IH(min)}$


3. 输入信号噪声容量

低电平输入: $V_{OL(max)1} + V_{NL} \le V_{IL(max)2}$
高 $V_{OH(min)1} - V_{NH} \ge V_{IH(min)2}$

4. 灌/拉电流负载

$$n_L = \frac{I_{OL(max)}}{I_{IL}} \qquad n_H = \frac{I_{OH(max)}}{I_{IH}}$$

扇出系数 $\min\{n_L, n_H\}$



5. 传输延迟时间 $t_{pd} = \frac{t_{pHL} + t_{pLH}}{2}$

CMOS门电路 { NMOS 0: 0 ~ $\frac{1}{3}V_{DD}$
PMOS 1: $\frac{2}{3}V_{DD}$ ~ V_{DD} V_{DD} 1.8~18V

1 非、与非、或非

2 漏极开路门(ODJ)




应用"线与": 输出端相连 $L = L_1 L_2$

3. 三态门 { 低
高
高阻

$\overline{EN}=0$ $L=\overline{A}$
$\overline{EN}=1$ 高阻

↓ 二输入




功能表

应用 { 共享总线分时传送
双向传送

4. 传输门(TGJ) transmission gate

{ 高阻
低
高

$V_O \approx V_I$



应用 { 模拟信号 模拟开关 { 单刀单掷
双刀双掷
双向传输


∵ MOS的 S、d 可互换使用
∴ TG也可 属于双向器件

TTL

V_{DD}	+5V
0	0~0.4V
1	2.4~5V

1. 与非门

分析：



输入低电平 $V_{IL}=0.3V$

$V_A=0.3V$ Je正偏

$V_{Tib}=1.0V$ T_2 T_5 截止

在图上抹去 $V_L=V_{CC}-V_{R2}-V_{be}-V_d\approx 3.6V$

$V_{OH}=3.6V$


输入高电平 $V_{IH}=3.6V$

$V_A=3.6V$ Je正偏


$V_{Tib}=4.3V$ T_2 T_5 通 $V_o=0.3V$

V_{Tib} 限在 $0.7\times3=2.1V<3.6V$ Je反偏

Jc正偏 → 倒置模式



1.0V不足使T4二极管通



无输入信号

$V_A\geq1.4V$ 则 $V_{Tib}=2.1V$ $V_o=0.3V$

R大 则 V_A 为高电平



悬空 $V_{Tib}=2.1V$ $V_o=0.3V$

2. 或非门

3. 集电极开路（OC门） 符号图与OD门同

4. 三态门

实际应用问题


多余输入端处理

不同门电路之间接口


延迟时间配合 —— 竞争冒险

电源去耦滤波


CMOS 非




结型




消耗型




与非



或非




OD门




$\overline{AB}\cdot\overline{CD}$


三态门




三态双向传输



传输门(TG门)








C=0 高阻

C=1 VO=VI


TG门开关









TTL 与非




或非



OC门



三态门



功能表?

二进制存储单元


锁存器
- 触发器（一位）
- 寄存器（多位）
- 存储器（大量）

flip flop
- 基本 RS
- 电平触发
- 边沿触发
- 功能转换


翻转 = 变化

基本RS触发器

1、




1、互为输入输出
2、有两个互补的输出



列特性表
画波形图
（时间顺序）

$\bar{R_D}$	$\bar{S_D}$	
0	1	清零
1	0	置数
1	1	保持
0	0	$Q=\bar{Q}=1$ 约束项（X 禁用）



??

$\bar{R_D}$ 0 0 同时 → 1 1

竞争冒险 ??

看 G_1 G_2 延迟

↓

与 tpd 的区别 ??

以改变一个输入为例

2、动态特性：状态翻转须稳定可靠

—— 对脉冲宽度要求 > 2tpd

高低电平


消除机械开关弹跳的逻辑电路（方用→触摸开关）

电平触发

时钟脉冲 CP

1、时钟控制高电平触发 RS 触发器

有约束



当 CP = 0　G_3 G_4 封锁


$\bar{R_D}$ $\bar{S_D}$ 起控制作用

设置好

初置方向

异步 清零 / 置数端

当 CP = 1　R S 影响



输出状态是否变化 → CP ??

输出状态 → R、S

同步触发器：不计延时 CP=1 同时翻转

Q^n　Q^{n+1}

(1) 功能表

这里×？ 清零/置数信号有效 无视触发脉冲 立即操作

$\overline{R_D}$	$\overline{S_D}$	R	S	Q^n	Q^{n+1}	功能说明
0	1	×	×	×	0	异步清0
1	0	×	×	×	1	异步置数
1	1	0	0	0	0	保持
1	1	0	0	1	1	
1	1	0	1	0	1	置数
1	1	0	1	1	1	
1	1	1	0	0	0	清零
1	1	1	0	1	0	
1	1	1	1	0	×	禁用
1	1	1	1	1	×	


次态卡诺图

Q^{n+1} / R \ SQ^n	00	01	11	10
0	0	1	1	1
1	0	0	×	×

$\Rightarrow \begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ R \cdot S = 0 \end{cases}$

次态逻辑函数（特征方程）

状态转换图




(2) 动态特性 延迟 t_{phl} t_{plh}

(3) 工作特点 易干扰


2、D 触发器

无约束




$S=D$ $R=\overline{D}$

$Q^{n+1} = S + \overline{R}Q^n = D$




边沿触发

1. 主从D触发器




下降沿



上升沿

2、CMOS 型主从 D 触发器

图 3.1.10 是采用 CMOS 传输门和或非门构成的主从型 D 触发器。



(a) CMOS主从型D触发器内部电路　　(b) 逻辑符号

图 3.1.10　CMOS 主从型 D 触发器

CMOS 主从型 D 触发器电路的特点是：


（1）复位和置位功能不受 CP 脉冲的电平限制，而且是高电平复位和置位。当 $R_D=1$、$S_D=0$ 时，触发器复位，$Q^n=0$；当 $R_D=0$、$S_D=1$ 时，触发器置位，$Q^n=1$。初始状态决定后，使 $R_D=S_D=0$，也就是使复位端和置位端无效，相当于图中虚线未连接。

假设 $CP=1$，即 $\overline{CP}=0$，此时传输门 TG_2、TG_3 为接通状态，TG_1、TG_4 处于断开状态。若 $S_D=1$，$R_D=0$，则有 $\overline{Q}_M=0$，$Q_M=1$，$\overline{Q}=0$，$Q=1$，实现了异步置位。若 $CP=0$，传输门 TG_1、TG_4 为接通状态，同样设定 $S_D=1$，$R_D=0$，可分析得触发器仍将被置位。可见，该电路的置位不受 CP 脉冲的电平限制。可用同样方法分析复位情况。


（2）$CP=0$，$\overline{CP}=1$ 时，传输门 TG_1、TG_4 接通而 TG_2、TG_3 断开，主触发器接收 D 端状态，$\overline{Q}_M=\overline{D}$，从触发器状态保持不变；当时钟脉冲 $CP=1$、$\overline{CP}=0$ 后，传输门 TG_2、TG_3 为接通状态，TG_1、TG_4 处于断开状态，触发器状态 $Q^{n+1}=\overline{\overline{Q}_M}=D$，可见，电路在 CP 脉冲从低电平跳变为高电平后（上升沿）实现了 D 触发器的功能。

3. 维持阻塞型 D 触发器 —— 上升沿

?　?



4、JK 触发器 —— 下降沿




延时　$Q^{n+1}=S+\overline{R}Q^n$

$=J\overline{Q}^n+\overline{K}Q^n$

功能表

J	K	
0	0	保持
0	1	置0
1	0	置1
1	1	翻转(计数)

状态转化图




触发器功能转换

常见：RS、D、JK

实际：T'、T

T'：$Q^{n+1}=\overline{Q^n}$




分频器

特征方程转换法

T：有一个T输入端 { T=0 保持；T=1 翻转


$$Q^{n+1}=T\overline{Q}^n+\overline{T}Q^n=T\oplus Q^n$$



寄存器

数码寄存器（并入并出）

74LS45| 中规模集成四位数码寄存器




74HC175 四D触发器实现4人用抢答器

74HC175 （四 D 触发器）实现的 4 人用竞赛抢答器


抢答开始前：
S_1～S_4 打开；
所有触发器被清零；
LED 均不亮；
G_2 开放，CP 有效。

抢答开始：
假定 S_2 首先合上；
$2Q=1$；
LED_2 亮；
G_2 封锁。
一次抢答成功。



② 序列脉冲发生器

并→串



③ LED彩灯控制 串→并

74HC595

3. 串入并出功能的应用

图 3.2.9 是应用 74HC595 控制 16 只发光二极管（LED）的原理图。控制信号仅需 *SCK*，*SER*，*MCLR*，*MCLK* 共 4 个。




图 3.2.9 74HC595 控制 16 只发光二极管（LED）的原理图

更新 LED 状态的过程如下：

（1）锁存控制脉冲 *MCLK* 置成无效（恒定高电平或低电平），保持 LED 原状态不变。

（2）将控制各 LED 状态的数据在 *SCK* 的作用下移入移位寄存器。移入时，先准备好数据，然后发 *SCK* 移位时钟。

（3）将锁存控制脉冲 *MCLK* 置成有效，将移位寄存器中的值移入锁存器，并通过三态门控制 LED 状态。

（4）锁存控制脉冲 *MCLK* 置成无效，保持 LED 原状态不变。


直接用移位寄存器的并行输出控制 LED，在移位过程中 LED 会产生闪烁，74HC595 中增加一级锁存电路，可以保证移位过程中 LED 的状态不会改变。在控制信号个数不变的条件下，增加一片 74HC595 就可增加 8 位锁存输出，利用移位寄存器的串入并出功能可以很方便地扩展输出端的位数。

可以设想，将二极管以不同的方式排列成一定的图案，控制某些二极管亮或不亮，就能组成简单的彩灯控制电路。

移位寄存器（串入，并入，并出，串出）


4位右移 串→串|并

$D_i=D_3\overline{D_2}D_1D_0$



HCC40194 双向移位寄存器 看懂功能表

应用：① 数字延迟线



④ 乘法器

被乘数左移，与乘数、加符号位异或 原码计算




图 3.2.10 移位寄存器构成的 4 位乘法器

⑤ 除法器

被除数+[除数]补 { 加的次数为商 / 余

?? 符号位异位

图 3.2.11 是根据上述原理构成的 4 位二进制数除法电路(未考虑符号位)。






图 3.2.11 4 位二进制数除法电路

⑥ 计数器 HCC40194



环形: Q_0 与 D_{SR} or
Q_3 与 D_{SL}

扭环形: Q_0 取反后与 D_{SR} or
...



基本组合逻辑电路（无记忆元件）

分析与设计

稳态：未考虑门电路的传输延迟时间

竞争与冒险

检查 可简为 $A\bar{A}$ or $A+\bar{A}$

消除 选通脉冲 封锁门电路
接滤波电容 小电容
增加冗余项

1. 编码器 一个特定对象→二进制码

基本编码器

二进制编码器



2^n个对象→n位二进制

常见：4-2，8-3，16-4 编码器

二-十进制编码器

10个十进制→4位BCD码

优先编码器

允许输入多个对象但只对优先权max编码

W_9 W_8 W_7 … W_0 Y_3 Y_2 Y_1 Y_0


2. 译码器

基本译码器

二进制译码器 2-4，3-8，4-16

每个输出对象为输入代码的一个最小项


有使能端的



二-十进制译码器

（显示译码器，码制变换译码器）


3. 数据选择器



$$Z=\sum_{i=0}^{2^n-1} D_i m_i$$

最小项之和表达式 { 与非、或非 MUX 译码器


4. 数据分配器 二有EN的译码器



5、二进制加法器

半加器

全加器



6、数值比较器

结果 $L_{a>b}$ $L_{a=b}$ $L_{a<b}$

从高位开始比较

集成组合逻辑电路

1. 编码器 (优先) 8-3 CD4532

$I_0 \sim I_7$ $Y_0 \sim Y_3$

EI				GS	EO
0	×	×	×	0	0
1	0	0	0	0	1
1	有效			1	0

EI有效无编码

仅在EI有效 有编码

扩展 8-3 → 16-4 优先编码器

分时工作制 多余的GS

2. 译码器 74LS138

STA	$\overline{STB}+\overline{STC}$		$\overline{Y_7} \cdots \overline{Y_0}$
0	×	×	全1
×	1	×	全1
1	0	正常情况	

扩展 3-8 → 4-16 译码器

分时工作制 多余STA

实现任意组合逻辑函数

$$\overline{Y_i} = \overline{m_i}$$

将某些输出连起实现功能

应用：如果输入>3个，放在芯片外

扩充译码器

3. 数据选择器 MUX

4→1 } ⇒ 32→1
8→1 }

4片8→1、1片4→1

实现任意组合逻辑函数

$$Z = \sum D_i m_i$$

应用：如果输入(放在地址)>n个


则剩余变量放在数据端

可以 n、n+1个变量 n+2看具体情况

(提出公共放在1EN)

4. 加法器

中规模集成二进制加法器



⇒ 减法

被减数 − 减数

A − B

⇓

$A + \overline{B} + 1$

⇓

结果 $C_0=1$ 被>减

$C_0=0$ < 和再求补

eg: 10-7　　6-8


1010 - 0111　　0110 - 1000

+ 1001　　+ 1000

10011 → 3　　01110 = 1000 + 0001 + 1


0010 → 2

5. 数值比较器



加法器实现码制转化

基本时序逻辑电路



驱动方程 $D_i = F_1(X, Q^n)$

次态方程 $Q^{n+1} = F_2(D_i, Q^n)$

输出方程 $Z = F_3(X, Q^n)$

功能描述：状态转换真值表
状态转换图 波形图

时钟是否连在一起 { 同步 / 异步

一、分析

1. 同步：① 驱动方程 输出方程 → 代入 → ② 特征方程 → 得 → 次态方程 → ③ 状态转换真值表 → ④ 状态转换图 → ⑤ 功能表述：自启动？加/减法？同/异步？编码？X进制计数器

2、异步：同步分析 + 时钟脉冲

3、二进制（2^n）计数器

只要看清电路连接规律

(1) 同步：T功能

eg: 421编码3位二进制加法计数器 → 8个CP 模8计数器/分频器

① 加 $T_i = \prod_{j=0}^{i-1} Q_j^n$

② 减 $T_i = \prod_{j=0}^{i-1} \overline{Q_j^n}$

③ 可逆 $T_i = X\prod Q_j^n + \overline{X}\prod \overline{Q_j^n}$

(2) 异步

① 加 $\uparrow CP_i = \overline{Q_{i-1}^n}$ $\downarrow CP_i = Q_{i-1}^n$

② 减 $\uparrow CP_i = Q_{i-1}^n$ $\downarrow CP_i = \overline{Q_{i-1}^n}$

③ 可逆 $\uparrow CP_i = X\overline{Q_{i-1}^n} + \overline{X}Q_{i-1}^n$
$\downarrow CP_i = \cdots$

(3) 模 M 最大分频数

$$T_{max} = \frac{M}{f_{CP}}$$

二、设计

(1) 确定 X、Z
(2) 确定状态数（抽象？合并？）画状态图
(3) 选择 JK/D
(4) 给状态图编码
(5) 状态转换真值表
(6) $Q^{n+1} \sim (Q^n, X)$ ——特征方程——> 驱动方程
or 列表 J_i K_i / D_i 具体值 → 卡诺图
(7) $Z \sim F_3(X, Q^n)$
(8) 检查自启动

三、自启动解决

$\Delta t \geq 1 \times CP$

同步法：直接 / 间接 回主循环

异步法：触发 en 瞬间

强制转为某状态

中规模集成计数器

CP↑ {
74HC163 同步清零 $\overline{CR}$ 同步置数 $\overline{LD}$ > 16进制（4位二进制）加法
74HC161 异 $\overline{CR}$ 同 $\overline{LD}$
74LS192 异 CR 异 $\overline{LD}$ — 10进制可逆

何时 CO、BO 有效？看表达式 与下面设计不同

1 典型应用：< M 计数

1.1 反馈清零法：加法，必须有全零、连续

清零端有效 { N-1 同步 / N 异步

☆ 电路 output 悬空 input、en 不悬

1.2 置数法：解决减法、无全零状态

A → A-1

置数端有效 { A 同步 / A-1 异步

1.3 多次反馈置数法：计数（连续）+ 置数（非连续）

状态转换真值表 求 LD/D ~ Q

2、大容量计数器

$M = \Pi M_i$ 一般都考有 10


片间连接 { 同步级联：高位 en / 异步级联：高位 CP

3、扩展应用

序列脉冲发生器
时序电路

CPu ↑ 1 CPD 1 ↑ 加减

如果控制 CPD=1




4.37（1）

同步级连：由低位输出控制高位 /LD 是否有效（保持置数/计数）

其余有效 保持


10 9无效 计数



补充题

序列脉冲“01111001”：

只要让置数端有效即可。



状态	置数	D
0111	0	1111
1111	0	1110
1110	0	1100
1100	0	1001
1001	0	0010
0010	0	0101
0101	0	1011
1011	0	0111


$D_3 = Q_2$

$D_2 = Q_1$

$D_1 = Q_0$

4.37（1）

同步级连：由低位输出控制高位 CP 是否有效（保持/计数）



9+CP=1 即可有效



数字信号的产生（本节讨论脉冲波正弦波）

1. CMOS门组成的晶体振荡器

$f = f_S$ 串联谐振


$f_S < f < f_P$ 并联谐振

应用：


(1) RS（$\overline{RS}$）触发器

(2) 多谐振荡器 只要一合电源 会产生矩形波

都可傅雨叶展开



上电瞬间 Vo（电容电压）



$T = T_1 + T_2$

$= R_2 C \ln \frac{0 - \frac{2}{3}V_{DD}}{0 - \frac{1}{3}V_{DD}} + (R_1 + R_2)C \ln \frac{V_{DD} - \frac{1}{3}V_{DD}}{V_{DD} - \frac{2}{3}V_{DD}}$

$RC \ln \frac{V_{\infty} - V_{初}}{V_{\infty} - V_{止}}$


占空比：$D = \frac{T_2}{T}$


改进：压控 — 5脚

占空比可调

调制 — 4脚

2. 555集成定时器





模拟电压比较器回顾

分析步骤：外电路 → 6、2 → R、S → …


若7引回6/2 则继续分析

(3) 单稳态触发器

需要触发信号

无触发 — 稳态 ↖


触 发 — 暂稳态 ↙ 一定时间后，自动



稳态：2 V_{DD}


6 低 C 无电荷


Q = 0



$t_{re} = (3\sim5)\tau_{放} = (3\sim5)RC$


(4) 施密特触发器





	6	2	R	S	Q
$V_I < \frac{1}{3}V_{DD}$	0	0	0	1	1
$\frac{1}{3}\sim\frac{2}{3}$	0	1	0	0	1
$> \frac{2}{3}$ ↑	1	1	1	0	0
$\frac{1}{3}\sim\frac{2}{3}$ ↓	0	1	0	0	0
$< \frac{1}{3}$	0	0	0	1	1

3. 数字式正弦波发生器



$$V_O = -\frac{R_M}{R_X}V_I$$

信号转换电路

Digital to Analog Converter

$$v_o = -k\sum_{i=0}^{n-1} d_i \cdot 2^i$$

$$V_{LSB} = \frac{V_{omax}}{2^n - 1}$$

倒T形电阻网络 $v_o = -\frac{V_{REF}}{R}\frac{R_f}{2^n}\sum_{i=0}^{n-1} d_i \cdot 2^i$

双极性输出 补码 $\xrightarrow{\text{高位求反}}$ 偏移码

↓

减偏移量

eg: +3 011 111 $\xrightarrow{-4}$ 011 (3)

-3 101 001 $\xrightarrow{-4}$ -3

$$i_o = i - \frac{2^{n-1}}{2^n - 1} I_{max}$$


↓

指偏移码

ADC 采样 保持 量化 编码

逐次逼近型AD转换器

双积分型



T_1：固定时间 $v_{o1} = -\frac{1}{RC}\int_0^{T_1} v_I\,dt$

$= -\frac{v_I}{RC}T_1$

T_2：固定斜率

$$V_{01} = -\frac{V_I}{RC} T_1 + \frac{V_{REF}}{RC} t$$

$$= 0$$

$$\Rightarrow \quad T_2 V_{REF} = T_1 V_I$$

$$= V_I \cdot 2^n T_{cp}$$