浙江大学 2024 - 2025 学年 春夏 学期

《微处理器原理与应用》课程期末考试试卷（回忆卷）

课程号：_10120431_，开课学院：__电气工程学院__

考试试卷：A 卷√ 、B 卷（请在选定项上打√）

考试形式：闭√、开卷（请在选定项上打√），允许带__计算器__入场

考试日期：_2025_年_06_月_21_日，考试时间：_120_分钟

诚信考试，沉着应考，杜绝违纪。

考生姓名：_____ 学号：_____ 所属院系：_____

题序	一	二	三	四	五	总分
得分						
评卷人						

一、填空（30%，每空 1 分）

1. 80C51 的地址总线宽度是_____位，数据总线宽度是_____位，可以最多访问_____Bytes 的片外数据存储器和_____Bytes 的片内程序存储器。
2. Cortex-M3*的数据总线宽度是_____位，地址总线宽度是_____位，通过这样的总线可以最多访问_____**字（Word）**的存贮器。
3. 在 80C51 中，若 f_{OSC} = 6 MHz，则一个机器周期的长度为_____us，指令 NOP 的运行时间为_____us，MOV 10H, #20H 的运行时间为_____us。
4. 80C51 中指令 MOV A, #20H 的指令长度为_____字节，MOV 10H, #14H 的指令长度为_____字节。
5. 80C51 中字节地址 21H 的 bit2 位的位寻址地址为_____，特殊功能寄存器区 0C8H 的 bit1 位的位寻址地址为_____。
6. 型号为 62128 的 RAM 芯片具有_____根地址线和_____根数据线。如果某 RAM 芯片具有 16 根地址线和 16 根数据线，则其容量为_____Bytes.
7. 在 80C51 中，SJMP $的机器码是 80H（操作码），_____（操作数）。
8. 在 Cortex-M3 中，已知 f_{OSC} = 168 MHz，T1 里 PSC 设置为 41。欲通过 T1 产生频率为 10kHz，占空比为 0.5 的 PWM 波，则 ARR=_____，CCR1=_____。
9. 在 Cortex-M3 中，已知 R13=SP=0x0200 0200，R1=0x1122 3344，执行 PUSH {R1}后，SP 的值变为_____；若采用***字节寻址***的方式，则地址 0x0200 01FF 中的数据为_____；若采用***半字寻址***的方式，则地址 0x0200 01FC 中的数据

CC98: _Los

为_____。

10. 使用串口发送海量数据往往需要大量时间，这时可以使用_____加快数据传输，通过直接访问内存，提高数据传输效率。

11. 读下面 80C51 的程序：

```
MOV A, #29H
SETB C
ADDC A, ACC
MOV 31H, A
DA A
```

运行该程序，则 A=_____，（31H）=_____。

12. 读下面 80C51 的程序：

```
MOV A, #3H
RL A
MOV DPTR, #TABLE
INC DPTR
MOVC A, A+@DPTR
TABLE:
  DB #0102H, #0304H, #0506H, #0708H, #090AH, #0B0CH, #0D0EH
```

运行该程序，则 A=_____，DPTR=_____。

13. 读下面 Cortex-M3 的程序：

```
LDR R0, =#0x0020 0020
LDR R1, =#0x0080 0800
STR R1, [R0, #8]!
```

运行该程序，则 R0=_____，R1=_____。

*实际试题中部分为 Cortex-M4，但具体是 M4 还是 M3 应该不影响每空作答。

二、选择（24%，每题 2 分）

1. 80C51 中，下列操作会影响 CY 位的是（ ）

A. CJNE A, #10H, NEXT

B. DJNE R1, OUT

C. INC DPTR

D. DEC @R0

2. 80C52 中，内部 ROM 可用于程序存储的空间范围是（ ）

A. 2000H - 3FFFH

CC98._Los

B. 0000H - 0FFFH

C. 0000H - 1FFFH

D. 0000H - 7FFFH

3. 在 80C52 中，访问片内数据寄存器的高 128B 区域可以使用（ ）

A. MOV A, R1

B. MOVX A, @DPTR

C. MOV @R1, A

D. MOVX A, @R1

4. Thumb-2 指令集的指令长度为（ ）

A. 8 位

B. 16 位

C. 32 位

D. 16 位或 32 位

5. 在 Cortex-M3 中，访问 SRAM 区域数据可以使用（ ）

A. MOV R1, R0

B. LDR R1, [R0]

C. STR R1, [R0]

D. MOV R1, [R0]

6. 下列 80C51 语句不正确的是（ ）

A. ANL A, @R1

B. MOVX @DPTR, A

C. JNB 20H, NEXT

D. MOV R0, R1

7. 下列 Cortex-M3 语句不正确的是（ ）

A. MOV R1, #0x1234

B. MOV R1, #0x123456

C. STRD R0, R1, [R2, #08]!

D. MOV R0, R1

8. 欲将 80C51 中的定时器 T1 设置为 16 位计时器，则 T1 应工作在（ ）

A. 工作模式 0

B. 工作模式 1

C. 工作模式 2

D. 工作模式 3

9. 使用 T0 读取并分析外部输入脉冲的周期，则 T0 相关参数应设置为（ ）


CC98: _Los

A. C/T = 0，GATE = 0


B. C/T = 0，GATE = 1


C. C/T = 1，GATE = 0


D. C/T = 1，GATE = 1




10. 下列关于 80C51 和 Cortex-M 的复位引脚接法，正确的是（ ）

A.


B.


C.


D.


11. 在 80C51 中，若设置外部中断源 INT0 为高优先级，内部定时器 T1 中断与串口中断为低优先级，则在串口中断函数正在运行时同时触发 INT0 与 T1 中断，会（ ）

A. 先把串口中断执行完，再执行 INT0，最后执行 T1

B. 先把串口中断执行完，再执行 T1，最后执行 INT0

C. 立刻终止串口中断去执行 INT0，再回到串口中断并执行完，最后执行 T1

D. 立刻终止串口中断去执行 INT0，再执行 T1，最后回到串口中断并执行完

12. 在 Cortex-M3 中，SPI 外设地址可能是下面的哪个值（ ）

A. 0x0910 A000

B. 0x2001 D000

C. 0x4020 B000

D. 0x3FFF D000

三、简答（20%，每题 4 分）

1. （4 分）简要说出 89C51 和 89C52 的区别，至少写出两个不同点。

2. （4 分）为什么异步通讯 UART 需要设置起始位和终止位？简要说明原因。

3. （4 分）ARM 的流水线架构包括哪三个步骤？以及，ARM 指令执行的时间会和什么因素有关，试举例说明？

4. （4 分）GPIO 结构体定义如下：

```
typedef struct
{
    __IO uint32_t CRL;
    __IO uint32_t CRH;
    __IO uint32_t IDR;
    __IO uint32_t ODR;
    __IO uint32_t BSRR;
    __IO uint32_t BRR;
    __IO uint32_t LCKR;
 }GPIO_TypeDef;
```

并在主程序中定义了以下内容：

```
#define GPIOB_BASE 0x48001000
#define GPIOB ((GPIO_TypeDef *) GPIOB_BASE)
```

CC98:_Los

GPIO 端口置位/复位寄存器 (GPIOx_BSRR) (x = A..I)

GPIO port bit set/reset register

偏移地址：0x18

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

位 31:16 **BRy**：端口 x 复位位 y (Port x reset bit y) (y = 0..15)
这些位为只写形式，只能在字、半字或字节模式下访问。读取这些位可返回值 0x0000。
0：不会对相应的 ODRx 位执行任何操作
1：对相应的 ODRx 位进行复位
注意：如果同时对 BSx 和 BRx 置位，则 BSx 的优先级更高。

位 15:0 **BSy**：端口 x 置位位 y (Port x set bit y) (y= 0..15)
这些位为只写形式，只能在字、半字或字节模式下访问。读取这些位可返回值 0x0000。
0：不会对相应的 ODRx 位执行任何操作
1：对相应的 ODRx 位进行置位

a) （2 分）写出 GPIOB 中 LCKR 寄存器的地址


b) （2 分）编写程序，使 GPIOB.5 置为高电平

5. （4 分）STM32F407xx 的 GPIO 口复用功能如下表。使用 I2C 协议，将芯片与一个 24Cxx 的芯片相连，部分连线已连好，请你完成连线，并说明相应 GPIO 口的配置（如模式，功能序号等）。

Table 8. Alternate function mapping (continued)

Port		AF0	AF1	AF2	AF3	AF4	AF5	AF6
		SYS	TIM1/2	TIM3/4/5	TIM8/9/10/11	I2C1/2/3	SPI1/SPI2/ I2S2/I2S2ext	SPI3/I2Sext/ I2S3
Port B	PB0		TIM1_CH2N	TIM3_CH3	TIM8_CH2N			
	PB1		TIM1_CH3N	TIM3_CH4	TIM8_CH3N			
	PB2							
	PB3	JTDO/ TRACESWO	TIM2_CH2				SPI1_SCK	SPI3_SCK I2S3_CK
	PB4	NJTRST		TIM3_CH1			SPI1_MISO	SPI3_MISO
	PB5			TIM3_CH2		I2C1_SMBA	SPI1_MOSI	SPI3_MOSI I2S3_SD
	PB6			TIM4_CH1		I2C1_SCL		
	PB7			TIM4_CH2		I2C1_SDA		
	PB8			TIM4_CH3	TIM10_CH1	I2C1_SCL		
	PB9			TIM4_CH4	TIM11_CH1	I2C1_SDA	SPI2_NSS I2S2_WS	

（注：这个表格不完整，我一时半会儿没找到原来的表格）



四、程序改错（8%）

下面的程序有 5 个错误，请至少找出 4 个并加以改正。保证不需要增减代码数量。

已知 f_{OSC}=6MHz，程序的功能是利用 T1 定时器中断，每隔 10ms 让 50H 中的内容加一，并以十进制 BCD 码的方式存储。

```
TIMER1 EQU 0050H
LJMP BEGIN
ORG 001BH
INTR:
     PUSH ACC
     PUSH PSW
     MOV TH1, #0ECH      ;重新设置定时器上下限（此处无误）
     MOV TL1, #078H      ;重新设置定时器上下限（此处无误）
     MOV A, TIMER1
     INC A
     DA A
     MOV TIMER1, A
     POP ACC
     POP PSW
     RET
ORG 2000H
BEGIN:
```

```
        CLR TIMER1
        MOV TH1, #0ECH
        MOV TL1, #078H
        MOV TCON, #010H
        SETB ET1    ;定时器 1 中断使能
        SETB TR1    ;开启定时器 1 中断
        SETB EA          ;开启总中断
LOOP:
        …       ;主程序
        AJMP LOOP
```

五、80C51 并行扩展（18%）

扩展 80C51 与一片 8K 的 ROM，一片 8K 的 RAM，一个扩展 8 位输出口和一个扩展 8 位输入口。


1. （10 分）完成连线，可以对引脚作标注；部分引脚已连好。
2. （4 分）完成下表，为 ROM、RAM 和输入输出口指定地址范围，要求地址不能重叠。

芯片型号	起始地址	结束地址
27C64		
6264		
74LS244		
74LS373		

3. （2 分）如果 ROM 和 RAM、输入口和输出口的地址有重叠，会产生问题吗？说明理由。

4. （2 分）请编写程序从扩展输入口中读入数据，各位反转后输出至扩展输出口。

CC98: _Los


27C64
P2.7
/CE
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
/OE
D7
D6
D5
D4
D3
D2
D1
D0
74LS373
D7
D6
D5
D4
D3
D2
D1
D0
G
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
/OE
80C51
P1.7
P1.6
P1.5
P1.4
P1.3
P1.2
P1.1
P1.0
/EA
接什么我忘了，反正不用自己连
P2.7
P2.6
P2.5
P2.4
P2.3
P2.2
P2.1
P2.0
P0.7
P0.6
P0.5
P0.4
P0.3
P0.2
P0.1
P0.0
ALE
/PSEN
/WR
/RD
6264
P2.7
/CE
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
/OE
/WE
D7
D6
D5
D4
D3
D2
D1
D0
74LS373
P0.7 ~ P0.0
/WR
P2.6
或非
LE
/OE
接输出
74LS244
P0.7 ~ P0.0
/RD
P2.6
或
/1G
/2G
1Y0
1Y1
1Y2
1Y3
2Y0
2Y1
2Y2
2Y3
1A0
1A1
1A2
1A3
2A0
2A1
2A2
2A3
接输入