《微处理器原理与应用》期末模拟试卷

题内资料摘录

- AT89C51 标准资源：4 KB Flash，128 x 8 bit 片内 RAM，32 条可编程 I/O 线，2 个 16 位定时/计数器。P0 可作低 8 位地址/数据复用总线，P2 可输出高 8 位地址，ALE 用于锁存低地址，/PSEN 用于片外程序存储器读选通，P3.6/P3.7 分别复用 /WR、/RD。
- Cortex-M3/M4：32 位寄存器、32 位内部数据通路、32 位总线接口，32 位寻址，对应 4 GB 地址空间；常用小端模式；堆栈为向下生长的满栈。
- STM32F407：Cortex-M4 内核最高 168 MHz，GPIO 和 I2C 等外设映射在外设地址区，I2C 引脚应配置为复用功能、开漏输出并接上拉。
- 74LS373：八位透明锁存器，LE 为高时输出跟随输入，LE 变低后保持锁存值，输出控制有效时才能驱动总线。
- 74LS244：八位三态缓冲/线驱动器，输出使能有效时才驱动总线，可用于扩展输入口。

资料来源：Microchip AT89C51 datasheet；ST STM32F407 product page 与 RM0090 Reference Manual；Arm Cortex-M 文档；Texas Instruments SN74LS373/SN74LS244 datasheets。

一、填空题（28 分，每空 1 分）

1. 标准 AT89C51 的地址总线宽度为 _____ 位，数据总线宽度为 _____ 位，片内 RAM 容量为 _____ Bytes。

2. 在 80C51 中，若

$$f_{osc} = 12\ \text{MHz}$$

，则一个机器周期为 _____ us；指令 NOP 的运行时间为 _____ us；指令 MOV 30H,#55H 的运行时间为 _____ us。

3. 80C51 内部 RAM 字节地址 2AH 的 bit5 位地址为 _____；可位寻址 SFR 字节地址 0B0H 的 bit3 位地址为 _____。

4. 80C51 中，SJMP $ 的机器码操作数为 _____；LJMP 1234H 的指令长度为 _____ 字节。

5. 80C51 定时器 T0 工作在方式 1。若

$$f_{osc} = 12\ \text{MHz}$$

，要求每 2.5 ms 溢出一次，则 TH0=_____H，TL0=_____H。

6. 80C51 串行口方式 1 的一帧共有 _____ 位；串行中断标志 TI、RI 在中断响应后需要由 _____ 清零。

7. 阅读程序：

```
MOV A,#38H
ADD A,#45H
MOV 31H,A
DA  A
```

执行到 MOV 31H,A 后，(31H)=_____H；执行 DA A 后，A=_____H。

8. 阅读程序：

```
MOV  A,#02H
RL   A
MOV  DPTR,#TABLE
MOVC A,@A+DPTR
TABLE: DB 10H,20H,30H,40H,50H,60H
```

执行后 A=_____H；实际访问的表地址为 TABLE+_____H。

9. Cortex-M3/M4 采用 32 位寻址，最大字节地址空间为 _____ Bytes，若按 32 位 Word 计，最多可寻址 _____ Words。

10. Cortex-M4 中，已知 SP=0x20001000，R4=0xA1B2C3D4，执行 PUSH {R4} 后，SP=_____；按字节寻址，地址 0x20000FFF 中的数据为 _____H。

11. Cortex-M4 中，已知 R0=0x20000010，R1=0x12345678，执行 STR R1,[R0,#0x0C]! 后，R0=_____；本次写入的地址为 _____。

12. 给定 STM32 GPIO 结构体：

```
typedef struct {
  uint32_t MODER;
  uint32_t OTYPER;
  uint32_t OSPEEDR;
  uint32_t PUPDR;
  uint32_t IDR;
  uint32_t ODR;
  uint32_t BSRR;
  uint32_t LCKR;
} GPIO_TypeDef;
#define GPIOA_BASE 0x40020000
#define GPIOA ((GPIO_TypeDef *)GPIOA_BASE)
```

GPIOA->BSRR 的地址为 _____；用 BSRR 使 PA5 输出高电平，应写入的值为 _____H。

13. 某 STM32 定时器计数时钟为 84 MHz，PSC=83。若 PWM 频率为 2 kHz，占空比为 25%，按常用向上计数 PWM 模式，ARR=_____，CCR1=_____。

二、选择题（24 分，每题 2 分）

1. 下列 80C51 指令中不合法的是（ ）

   A. MOV @R0,A
   B. CLR C
   C. MOV R2,R3
   D. INC DPTR

2. 80C51 执行 MOVX A,@DPTR 访问片外数据存储器时，有效的控制信号通常是（ ）

   A. /PSEN
   B. /RD
   C. /WR
   D. ALE 持续为低

3. 在 80C52 中，访问片内 RAM 高 128B（80H-FFH）应使用（ ）

   A. 直接寻址
   B. 寄存器间接寻址
   C. MOVX 片外寻址
   D. 只能用 MOVC

4. 用 80C51 的 T1 测量外部高电平脉宽，通常应设置（ ）

   A. C/T=0, GATE=0
   B. C/T=0, GATE=1
   C. C/T=1, GATE=0
   D. C/T=1, GATE=1

5. 80C51 正在执行低优先级串口中断服务程序时，高优先级 INT0 到来，则（ ）

   A. INT0 必须等串口中断完全返回后才执行
   B. INT0 可打断当前串口中断
   C. INT0 与串口中断同级，不能响应
   D. CPU 会复位

6. 关于 80C51 P0 口，下列说法正确的是（ ）

   A. P0 作为普通 I/O 输出高电平时通常不需上拉
   B. P0 可复用为低 8 位地址/数据总线
   C. P0 不能连接数据总线
   D. P0 只能作为输入口

7. Cortex-M3/M4 支持的 Thumb-2 指令长度为（ ）

   A. 仅 8 位
   B. 仅 16 位

C. 仅 32 位
D. 16 位或 32 位

8. 在 Cortex-M 中，从内存读取一个无符号字节到 R0，应使用（ ）

A. LDR R0,[R1]
B. LDRH R0,[R1]
C. LDRB R0,[R1]
D. LDRSB R0,[R1]

9. MOVS R0,R1 与 MOV R0,R1 的主要区别是（ ）

A. MOVS 会更新 APSR 中相关标志位
B. MOVS 一定是 32 位指令
C. MOVS 用于存储器访问
D. MOVS 会自动入栈

10. NVIC 中断优先级的常见规则是（ ）

A. 优先级数值越大，优先级越高
B. 优先级数值越小，优先级越高
C. 所有中断优先级固定不可改
D. 响应优先级可以抢占高抢占优先级

11. STM32 中，若要原子地使 GPIOA.5 输出高电平，推荐写（ ）

A. GPIOA->ODR &= ~(1U<<5)
B. GPIOA->BSRR = (1U<<5)
C. GPIOA->BSRR = (1U<<(5+16))
D. GPIOA->IDR = (1U<<5)

12. Cortex-M 复位后，向量表中地址 0x00000000 和 0x00000004 通常分别存放（ ）

A. 复位服务程序地址、MSP 初值
B. MSP 初值、复位服务程序地址
C. 0、0
D. 第一个外部中断地址、NMI 地址

三、简答题（18 分）

1. （4 分）简述 89C51 与 89C52 至少两个不同点。

2. （4 分）UART 是异步通信，为什么需要起始位和停止位？请说明它们的作用。

3. （5 分）Cortex-M3/M4 的三级流水线包括哪三个阶段？哪些因素会影响指令执行时间？至少举两个例子。

4. （5 分）使用 STM32F407 的 I2C1 与一片 24Cxx EEPROM 相连。资料摘录如下：PB6/PB7 可作为 I2C1_SCL/I2C1_SDA，复用功能号 AF4；I2C 总线为开漏线与结构，需要上拉；

24Cxx 的 A0/A1/A2 用于设置从机地址低位，WP 为写保护。请写出 SCL、SDA、VCC、GND、WP、A0-A2 的典型连线，并说明 PB6/PB7 的 GPIO 配置。

四、程序改错（10 分）

下面程序试图使用 80C51 的 T0 方式 1 定时中断，每 2 ms 将内部 RAM 30H 中的压缩 BCD 计数值加 1。已知

$$f_{osc} = 12\ \text{MHz}$$

，定时初值 F830H 正确。程序中至少有 6 处错误，请找出并改正其中 5 处即可，不要求增减代码行数。

```
CNT EQU 0030H
    LJMP MAIN

    ORG 001BH
T0_ISR:
    PUSH ACC
    PUSH PSW
    MOV  TH0,#0F8H
    MOV  TL0,#030H
    MOV  A,CNT
    INC  A
    DA   A
    MOV  CNT,A
    POP  ACC
    POP  PSW
    RET

    ORG 2000H
MAIN:
    CLR  CNT
    MOV  TMOD,#10H
    MOV  TH0,#0F8H
    MOV  TL0,#030H
    SETB ET0
    SETB TR0
    SETB EA
LOOP:
    AJMP LOOP
```

五、80C51 并行扩展综合题（20 分）

用 80C51 外扩以下器件：一片 16K x 8 ROM（27128）、一片 8K x 8 RAM（6264）、一个 8 位输入口（74LS244）、一个 8 位输出口（74LS373）。不要求画正式原理图，请用“连线说明 + 地址分配 + 程序”的形式作答。

题内资料：

- 27128：容量 16K x 8，需要地址线 A0-A13，数据线 D0-D7，控制端 /CE、/OE。
- 6264：容量 8K x 8，需要地址线 A0-A12，数据线 D0-D7，控制端 /CE、/OE、/WE。
- P0 分时复用为 AD0-AD7，应通过 74LS373 锁存低 8 位地址；P2 输出高位地址；P0 同时作为数据总线。
- ROM 读由 /PSEN 选通；片外数据 RAM 与 I/O 读写由 /RD、/WR 选通。
- 本题约定：ROM 放在程序存储器空间 0000H-3FFFH；RAM 放在片外数据空间 4000H-5FFFH；输入口代表地址 6000H；输出口代表地址 6001H。若需要译码，可按完全译码说明，不必画门电路。

1. （8 分）说明 P0、P2、ALE、/PSEN、/RD、/WR 与地址锁存器、ROM、RAM、输入口、输出口的关键连线。
2. （4 分）写出 ROM、RAM、输入口、输出口的地址范围或代表地址，并说明对应容量。
3. （3 分）说明为什么低 8 位地址必须锁存；并解释 P0 在片外访问过程中的角色变化。
4. （3 分）如果 ROM 和 RAM 的数值地址重叠，一定会冲突吗？如果 RAM 与输入口读地址重叠，会发生什么问题？
5. （2 分）编写程序：从扩展输入口读入 8 位数据，按位取反后输出到扩展输出口。

参考答案与详解

一、填空题详解

1. 答案：16；8；128。AT89C51 的程序和片外数据地址均可形成 16 位地址，数据总线为 8 位，标准片内 RAM 为 128 Bytes。

2. 答案：1；1；2。

$$T_{MC} = \frac{12}{f_{OSC}} = \frac{12}{12 \times 10^6} = 1\ \mu s$$

NOP 为 1 个机器周期；MOV direct,#data 通常为 2 个机器周期，所以为 2 us。

3. 答案：55H；0B3H。

内部 RAM 位寻址区公式为：

$$bit\ address = (byte - 20H) \times 8 + bit$$

故：

$$\big((2AH - 20H) \times 8 + 5\big) = 55H$$

SFR 可位寻址地址按“字节基址 + 位号”计算：

$$0B0H + 3 = 0B3H$$

4. 答案：FEH；3。SJMP rel 的偏移量从下一条指令地址开始算，SJMP $ 要跳回本指令首地址：

$$rel = target - (PC + 2) = -2 = FEH$$

LJMP addr16 为 1 字节操作码加 2 字节地址，共 3 字节。

5. 答案：F6H；3CH。

$$T_{MC} = 1\ \mu s, \quad N = \frac{2.5ms}{1\mu s} = 2500$$

方式 1 为 16 位向上计数：

$$X = 2^{16} - N = 65536 - 2500 = 63036 = F63CH$$

6. 答案：10；软件。方式 1 为 1 个起始位、8 个数据位、1 个停止位，共 10 位；串口的 TI/RI 响应后通常由软件清零。

7. 答案：7DH；83H。

$$38H + 45H = 7DH$$

DA A 按 BCD 加法规则调整，低半字节 D 大于 9，需加 06H：

$$7DH + 06H = 83H$$

8. 答案：50H；04H。RL A 后 A=04H，MOVC A,@A+DPTR 从 TABLE+04H 取第 5 个字节，即 50H。

9. 答案：

$$2^{32}$$

；

$$2^{30}$$

。

$$\frac{2^{32}\ \text{Bytes}}{4\ \text{Bytes/Word}} = 2^{30}\ \text{Words}$$

10. 答案：0x20000FFC；A1H。Cortex-M 满递减栈，压入 1 个 32 位寄存器：

$$SP_{new} = SP_{old} - 4 = 0x20001000 - 4 = 0x20000FFC$$

小端存储 0xA1B2C3D4：低地址到高地址依次为 D4 C3 B2 A1，故 0x20000FFF 为 A1H。

11. 答案：0x2000001C；0x2000001C。! 表示预变址写回：

$$R0_{new} = R0_{old} + 0x0C = 0x2000001C$$

本次写入地址就是更新后的 R0。

12. 答案：0x40020018；00000020H。

结构体成员均为 32 位，即 4 Bytes。BSRR 是第 7 个成员，从 0 开始偏移为：

$$offset = 6 \times 4 = 24 = 18H$$

PA5 置位写 BSRR 低 16 位：

$$1 << 5 = 20H$$

13. 答案：499；125。

计数频率：

$$f_{CNT} = \frac{84\ \text{MHz}}{PSC + 1} = \frac{84\ \text{MHz}}{84} = 1\ \text{MHz}$$

PWM 频率：

$$f_{PWM} = \frac{f_{CNT}}{ARR + 1}$$

所以：

$$ARR + 1 = \frac{1\ \text{MHz}}{2\ \text{kHz}} = 500, \quad ARR = 499$$

占空比 25%：

$$CCR1 = 0.25 \times (ARR + 1) = 125$$

二、选择题答案

答案：1.C 2.B 3.B 4.B 5.B 6.B 7.D 8.C 9.A 10.B 11.B 12.B。

简析：

1. 80C51 不支持 MOV Rn,Rm 这种寄存器到寄存器直接传送。
2. MOVX A,@DPTR 是外部数据存储器读，使用 /RD。
3. 80C52 片内 RAM 高 128B 只能通过 @R0 或 @R1 间接访问；直接地址 80H-FFH 对应 SFR。
4. 测脉宽要让定时器数内部机器周期，并用外部 INT 引脚门控，故 C/T=0, GATE=1。
5. 高优先级中断可以打断低优先级中断服务程序。
6. P0 可作低 8 位地址/数据复用总线；作普通 I/O 输出高电平时一般需要外接上拉。
7. Thumb-2 支持 16 位和 32 位指令。
8. LDRB 读取无符号字节。
9. 后缀 S 表示更新 APSR 标志。
10. Cortex-M/NVIC 中优先级数值越小通常优先级越高。
11. BSRR 低 16 位写 1 表示置位对应 GPIO。
12. 向量表第 0 个字为 MSP 初值，第 1 个字为复位向量。

三、简答题参考答案

1. 89C51 与 89C52 的区别可写：
   - 89C51 片内 RAM 通常为 128 Bytes，89C52 通常为 256 Bytes。
   - 89C51 片内 Flash/ROM 通常为 4 KB，89C52 通常为 8 KB。
   - 89C51 有 T0、T1 两个定时器，89C52 增加 T2，共三个定时器。
   - 89C52 因增加 T2，通常多一个定时器 2 中断源。
2. UART 没有单独时钟线，因此接收端必须从数据线上判断一帧何时开始、何时结束。起始位把总线从空闲高电平拉到低电平，使接收端同步采样时刻；停止位让一帧结束后回到空闲电平，并给下一帧重新同步留出间隔。若停止位不符合约定，接收端还能据此判断帧格式错误。
3. Cortex-M3/M4 的三级流水线为取指、译码、执行。影响指令时间的因素包括：指令本身是否多周期，访存指令是否需要访问 SRAM/Flash/外设，Flash 等待周期与预取缓存状态，分支跳转导致流水线清空，中断/异常进入导致硬件压栈和取向量，总线竞争或外设等待等。例如 LDR/STR 至少要多一次存储器访问；分支命中后需要重新取指，会产生流水线损失。

4. 典型连接：
   - SCL 接 PB6：PB6 配置为复用功能 AF4、开漏输出、上拉。
   - SDA 接 PB7：PB7 配置为复用功能 AF4、开漏输出、上拉。
   - VCC 接 3.3 V 或器件允许的电源，注意与 STM32 I/O 电平兼容。
   - GND/VSS 接 GND，必须共地。
   - WP 接 GND 表示允许写入；若接高电平通常为写保护。
   - A0/A1/A2 按地址需要接 GND 或 VCC，用来决定 7 位从机地址低位。

也可以使用 PB8/PB9 作为 I2C1 的 SCL/SDA，但仍需 AF4、开漏、上拉。I2C 不能配置为普通推挽输出，因为总线需要多器件线与结构。

四、程序改错参考答案

可指出以下任意 5 处：

1. ORG 001BH 错。001BH 是 T1 中断入口，T0 入口应改为 ORG 000BH。
2. INC A 后接 DA A 错。DA A 应紧跟加法类指令，改为 ADD A,#01H。
3. POP ACC、POP PSW 顺序错。出栈顺序应与入栈顺序相反，应先 POP PSW，再 POP ACC。
4. RET 错。中断服务程序应使用 RETI。
5. CLR CNT 错。CLR direct 清的是位，不是清字节 RAM 单元，应改为 MOV CNT,#00H。
6. MOV TMOD,#10H 错。#10H 设置的是 T1 方式 1，T0 方式 1 应为低四位 0001B，应改为 MOV TMOD,#01H。

修改后的核心程序如下：

```
CNT EQU 0030H
    LJMP MAIN

    ORG 000BH
T0_ISR:
    PUSH ACC
    PUSH PSW
    MOV  TH0,#0F8H
    MOV  TL0,#030H
    MOV  A,CNT
    ADD  A,#01H
    DA   A
    MOV  CNT,A
    POP  PSW
```

```
    POP  ACC
    RETI

    ORG 2000H
MAIN:
    MOV  CNT,#00H
    MOV  TMOD,#01H
    MOV  TH0,#0F8H
    MOV  TL0,#030H
    SETB ET0
    SETB TR0
    SETB EA
LOOP:
    AJMP LOOP
```

定时初值核对：

$$T_{MC} = \frac{12}{12\ \text{MHz}} = 1\ \mu s$$

$$N = \frac{2ms}{1\mu s} = 2000$$

$$X = 2^{16} - 2000 = 65536 - 2000 = 63536 = F830H$$

五、并行扩展参考答案

1. 关键连线说明：
   - P0.0-P0.7 接地址锁存器 74LS373 的 D0-D7，同时作为系统数据总线接 ROM、RAM、74LS244、输出锁存器的数据端。
   - ALE 接地址锁存器 LE/G，使 P0 在地址阶段输出的 A0-A7 被锁存；地址锁存器 Q0-Q7 接 ROM/RAM 的 A0-A7。
   - P2.0-P2.5 等高位地址线按需要接 ROM/RAM 的 A8 及以上地址输入。27128 需要 A0-A13，因此 A8-A13 由 P2.0-P2.5 提供；6264 需要 A0-A12，因此 A8-A12 由 P2.0-P2.4 提供。
   - ROM 数据端 D0-D7 接 P0 数据总线，/OE 接 /PSEN，/CE 由程序空间地址 0000H-3FFFH 的译码产生。
   - RAM 数据端 D0-D7 接 P0 数据总线，/OE 接 /RD，/WE 接 /WR，/CE 由片外数据空间 4000H-5FFFH 的译码产生。
   - 74LS244 作为输入口，外部 8 位输入接其输入端，输出端接 P0 数据总线；其输出使能由“输入口片选有效且 /RD 有效”产生。

- 74LS373 作为输出口，D0-D7 接 P0 数据总线，Q0-Q7 接外部输出；其 LE/G 由“输出口片选有效且 /WR 有效”产生，输出使能可接有效电平。

2. 地址分配：
   - 27128 ROM：程序存储器空间 0000H-3FFFH，容量 16 KB。
   - 6264 RAM：片外数据存储器空间 4000H-5FFFH，容量 8 KB。
   - 74LS244 输入口：片外数据空间代表地址 6000H，对应 1 个 8 位端口。
   - 74LS373 输出口：片外数据空间代表地址 6001H，对应 1 个 8 位端口。

容量判断：

$$16K = 16 \times 1024 = 2^{14}$$

所以 27128 需要 14 根地址线；6264 为：

$$8K = 8 \times 1024 = 2^{13}$$

所以需要 13 根地址线。

3. P0 既输出低 8 位地址，又传输数据。片外访问开始时 P0 输出 A0-A7，但随后 P0 会释放或转为数据总线，用于读写数据。若不在 ALE 有效时锁存低地址，外部 ROM/RAM 的 A0-A7 会在数据阶段丢失或变化，因此必须用 74LS373/573 锁存低 8 位地址。P0 在一次访问中可能先是低地址总线，再作为输入或输出数据总线。

4. ROM 与 RAM 的“数值地址”重叠不一定冲突，因为 80C51 程序空间和片外数据空间由不同控制信号区分：取指或读程序存储器用 /PSEN，访问片外数据用 /RD、/WR。但 RAM 与输入口若在同一片外数据读地址重叠，就会在 MOVX A,@DPTR 读周期同时驱动 P0 数据总线，造成总线冲突；RAM 与输出口写地址重叠也会导致误写或误锁存。因此同一数据空间、同一读写方向内必须保证只有一个器件被选中。

5. 程序：

```
IN_PORT  EQU 6000H
OUT_PORT EQU 6001H

    MOV  DPTR,#IN_PORT
    MOVX A,@DPTR
    CPL  A
    MOV  DPTR,#OUT_PORT
    MOVX @DPTR,A
```

如果实际硬件把输入和输出映射为同一数值地址，也可用同一个端口地址，但必须保证读周期只使能 74LS244，写周期只触发 74LS373。