《微处理器原理与应用》综合模拟卷（二）

考试时间 120 分钟，满分 100 分。答题时请写出关键推导过程；硬件连接题可用文字说明代替图。

题内给定信息

- 80C51 外部总线：P0 复用 A0-A7 与 D0-D7，低地址通常由 ALE 配合 74LS373/573 锁存；P2 输出高位地址；片外程序存储器读选通信号为 /PSEN；片外数据读写信号为 /RD、/WR。
- 80C51 标准内核按

$$T_{MC} = 12/f_{osc}$$

计算机器周期。定时器方式 1 为 16 位向上计数，溢出前初值为

$$X = 2^{16} - N$$

。

- 80C51 可位寻址 RAM 区为 20H-2FH，字节地址 byte 的第 bit 位地址可按

$$bitaddr = (byte - 20H) \times 8 + bit$$

计算。

- Cortex-M3/M4 常用小端模式，堆栈为向下生长的满栈；异常自动压栈 8 个字，顺序为 R0、R1、R2、R3、R12、LR、PC、xPSR。
- STM32 GPIO 的 BSRR 低 16 位写 1 置位，高 16 位写 1 复位。

一、状态追踪与填空（20 分，每空 1 分）

1. 80C51 中，初始 SP=2FH，A=44H，B=55H，执行：

```
PUSH ACC
PUSH B
POP  20H
POP  21H
```

执行结束后，SP=_____H，(20H)=_____H，(21H)=_____H。

2. 80C51 内部 RAM 字节地址 26H 的 bit6 位地址为 _____H；可位寻址 SFR 字节地址 88H 的 bit5 位地址为 _____H。
3. 在 12 MHz 晶振下，T0 方式 1 要产生 1.75 ms 的溢出间隔，应计数 _____ 次；定时初值为 _____H；因此 TH0=_____H，TL0=_____H。
4. 下面程序片段从程序存储器查表：

```
ORG 2000H
MOV  A,#03H
```

MOVC A,@A+PC
DB 12H,34H,56H,78H,9AH

执行 MOVC 后，A 中数据为 _____H；实际读取的程序存储器地址为 _____H。

5. 80C51 串口方式 1，fOSC=11.0592 MHz，T1 方式 2 作波特率发生器，SMOD=0。要产生 9600 bps，TH1=_____H。计算式中，256-TH1=_____。

6. Cortex-M4 中，初始 SP=0x20001000，R4=0x11111111，R5=0x22222222，R7=0x77777777，执行 PUSH {R4,R5,R7} 后，SP=_____；地址 0x20000FF8 中的 32 位数据为 _____。

7. Cortex-M4 小端存储中，若从地址 0x20000004 开始按字节依次为 44H,33H,22H,11H，则 LDRH R0,[R1,#4] 读得 R0=_____；LDRB R2,[R1,#6] 读得 R2=_____。

8. STM32 定时器计数时钟为 84 MHz，PSC=167。若 PWM 频率设为 1.25 kHz，占空比为 37.5%，则 ARR=_____，CCR1=_____。

二、不定项选择（20 分，每题 2 分；少选得 1 分，错选不得分）

1. 关于 80C51 外部总线，下列说法正确的是（ ）

   A. P0 在片外访问开始时可输出低 8 位地址
   B. ALE 可用于锁存 A0-A7
   C. /PSEN 常用于片外数据存储器读周期
   D. P2 可输出高 8 位地址

2. 下列访问属于 80C51 程序存储器访问的是（ ）

   A. MOVC A,@A+DPTR
   B. MOVX A,@DPTR
   C. CPU 取指
   D. MOV 30H,A

3. 关于 80C51 中断，下列说法正确的是（ ）

   A. 中断入口地址与中断源固定对应
   B. 中断服务程序通常以 RETI 返回
   C. 同级中断默认可以互相抢占
   D. 高优先级中断可以抢占低优先级中断

4. 80C51 定时器工作在方式 1 且 C/T=0 时，下列说法正确的是（ ）

   A. 计数脉冲来自机器周期
   B. 溢出时 TFx 置位
   C. 初值越大，溢出间隔越长
   D. 最大计数模数为

$$2^{16}$$

5. 关于 80C51 串口方式 1，下列说法正确的是（ ）

A. 发送帧通常含 1 个起始位、8 个数据位、1 个停止位

B. TI 和 RI 需要软件清零

C. 方式 1 的波特率一定等于晶振频率

D. 可用 T1 方式 2 产生常用波特率

6. 关于 Cortex-M3/M4，下列说法正确的是（ ）

A. R13 通常作为 SP

B. LR 保存子程序返回相关信息

C. PC 是 R15

D. Cortex-M 只能执行 ARM 32 位指令集，不能执行 Thumb 指令

7. 关于 Cortex-M 的小端模式，下列说法正确的是（ ）

A. 32 位数最低有效字节存放在最低地址

B. STR 写字不会改变字节序本身，只决定内存排列

C. LDRB 会读取一个字节并符号扩展

D. LDRH 从偶地址读半字时，低地址字节成为结果低 8 位

8. 关于 STM32 GPIO，下列说法正确的是（ ）

A. BSRR 写低 16 位可置位对应引脚

B. BSRR 写高 16 位可复位对应引脚

C. I2C 引脚常设为复用功能开漏输出并上拉

D. 直接反复读改写 ODR 在所有并发场景下都与 BSRR 完全等价

9. 下列关于异常和中断的说法正确的是（ ）

A. Cortex-M 异常进入会自动保存一组核心寄存器

B. PRIMASK 置 1 后可屏蔽所有可屏蔽异常

C. 异常入口时硬件不会改动 SP

D. xPSR 是异常自动压栈内容之一

10. 关于并行扩展，下列说法正确的是（ ）

A. 74LS244 可作为三态输入缓冲器

B. 74LS373 可作为锁存输出口

C. 片外 RAM 与输入口若在同一数据读地址同时被选中，会造成总线冲突

D. ROM 和 RAM 的数值地址完全不能重叠

三、80C51 综合题（20 分）

1. 下面程序使用 T0 方式 1 周期性翻转 P1.0。设晶振为 12 MHz。

```
ORG 0000H
    LJMP MAIN
ORG 000BH
    AJMP T0ISR
```

```
ORG 0100H
MAIN:  MOV  TMOD,#01H
       MOV  TH0,#0F8H
       MOV  TL0,#030H
       MOV  R7,#00H
       SETB ET0
       SETB EA
       SETB TR0
HERE:  SJMP HERE

T0ISR: PUSH ACC
       MOV  TH0,#0F8H
       MOV  TL0,#030H
       INC  R7
       MOV  A,R7
       CJNE A,#50,NEXT
       MOV  R7,#00H
       CPL  P1.0
NEXT:  POP  ACC
       RETI
```

回答：每次 T0 溢出间隔是多少 ms？P1.0 每隔多少 ms 翻转一次？若 P1.0 输出近似方波，其频率是多少 Hz？写出计算过程。

2. 使用 80C51 串口方式 1 发送连续字节，要求 fOSC=11.0592 MHz、波特率 9600 bps、T1 方式 2、SMOD=0。写出 TMOD 中与 T1 相关的设置、TH1/TL1 初值、SCON 推荐初值，并说明发送一个字节时为什么要判断或等待 TI。

3. 下面程序试图把片外数据存储器 3000H-3007H 的 8 个字节复制到 3100H-3107H，但只能使用一个 DPTR。请补全核心循环，要求不破坏最终的 R7=00H。

```
       MOV  R7,#08H
       MOV  R0,#00H
LOOP:  MOV  DPH,#30H
       MOV  DPL,R0
       MOVX A,@DPTR
       ; 在此处补全
       DJNZ R7,LOOP
```

四、Cortex-M3/M4 综合题（20 分）

1. 给定 STM32 GPIO 结构体：

```
typedef struct {
  uint32_t MODER;   /* 0x00 */
```

```
  uint32_t OTYPER;   /* 0x04 */
  uint32_t OSPEEDR;  /* 0x08 */
  uint32_t PUPDR;    /* 0x0C */
  uint32_t IDR;      /* 0x10 */
  uint32_t ODR;      /* 0x14 */
  uint32_t BSRR;     /* 0x18 */
  uint32_t LCKR;     /* 0x1C */
} GPIO_TypeDef;
#define GPIOB_BASE 0x40020400
#define GPIOB ((GPIO_TypeDef *)GPIOB_BASE)
```

回答：GPIOB->ODR 与 GPIOB->BSRR 地址分别是多少？若要一次写 BSRR 使 PB3 置 1、PB9 复位，应写入什么 32 位十六进制数？说明为什么 BSRR 适合这种操作。

2. 分析以下 Cortex-M4 指令片段。初始 R0=0x20000000，执行前 0x20000000-0x2000000F 内存内容均为 0。

```
MOVW R1,#0x3344
MOVT R1,#0x1122
STR  R1,[R0,#4]
LDRB R2,[R0,#5]
LDRH R3,[R0,#4]
STRB R2,[R0,#8]
```

回答：执行结束后，R1、R2、R3 分别是多少？地址 0x20000004-0x20000008 每个字节分别是多少？

3. 某 Cortex-M4 进入外部中断前，MSP=0x20002000，PC=0x08001234，LR=0xFFFFFFF9。忽略浮点扩展栈帧。回答：异常入口硬件压栈后 MSP 为多少？保存的 PC 位于哪个地址？若中断服务程序中再执行 PUSH {R4-R7}，新的 MSP 为多少？

4. 某程序要从 ADC 连续采集 1024 个 16 位样本到 SRAM 缓冲区，同时 CPU 还要处理按键和显示。请说明为什么应优先考虑 DMA，并写出 DMA 配置时至少需要确定的 5 个关键信息。

五、并行扩展综合设计题（20 分）

某 80C51 系统需扩展如下器件：一片 27256 作为 32 KB 程序存储器，一片 62128 作为 16 KB 片外数据 RAM，一片 74LS244 作为 8 位输入口，一片 74LS373 作为 8 位输出锁存口。允许片内地址页内镜像，但同一片外数据读周期内不得有两个器件同时驱动 P0 数据总线，同一写周期不得误写多个输出器件。要求用文字说明连接关系，不必画图。

1. 说明 P0、P2、ALE、/PSEN、/RD、/WR 与 27256、62128、74LS244、74LS373 的关键连接。

2. 给出一个可行的地址分配。建议：程序存储器映射到 0000H-7FFFH；片外 RAM 映射到 8000H-BFFFH；输入口代表地址为 C000H；输出口代表地址为 E000H。

3. 写出主要片选或使能逻辑。可用文字、逻辑表达式或“74LS138 的某个输出”说明。

4. 解释为什么 P0 低地址必须锁存，以及为什么 RAM 与输入口不能在同一数据读地址同时选中。

5. 写一段 80C51 程序：从输入口读入 1 字节，将其循环左移 1 位后写到输出口。

参考答案与解析

一、状态追踪与填空

1. 答案：2FH；55H；44H。80C51 压栈先使 SP 加 1 再写入，弹栈先读出再使 SP 减 1，所以两个字节按后进先出的顺序弹出。

2. 答案：36H；8DH。内部 RAM 位地址：

$$bitaddr = (26H - 20H) \times 8 + 6 = 36H$$

SFR 位地址按基地址加位号：

$$88H + 5 = 8DH$$

3. 答案：1750；F92AH；F9H；2AH。12 MHz 下：

$$T_{MC} = \frac{12}{12\ \text{MHz}} = 1\ \mu s$$

$$N = \frac{1.75\ \text{ms}}{1\ \mu s} = 1750$$

$$X = 2^{16} - 1750 = 65536 - 1750 = 63786 = F92AH$$

4. 答案：78H；2006H。MOV A,#03H 占 2 字节，MOVC A,@A+PC 位于 2002H，执行取数时 PC 已指向下一字节 2003H，所以访问：

$$2003H + 03H = 2006H$$

DB 中 2006H 对应 78H。

5. 答案：FDH；3。串口方式 1 且 SMOD=0 时：

$$Baud = \frac{1}{32} \times \frac{f_{osc}}{12(256 - TH1)}$$

$$256 - TH1 = \frac{11.0592 \times 10^6}{12 \times 32 \times 9600} = 3$$

所以 TH1=256-3=FDH。

6. 答案：0x20000FF4；0x22222222。PUSH {R4,R5,R7} 共压入 3 个字，SP 减 12。寄存器按编号升序存放：[0x20000FF4]=R4，[0x20000FF8]=R5，[0x20000FFC]=R7。

7. 答案：0x00003344；0x00000022。小端半字从低地址取低 8 位，所以地址 +4,+5 形成 3344H；字节读取不符号扩展。

8. 答案：399；150。计数时钟：

$$f_{CNT} = \frac{84\ \text{MHz}}{PSC + 1} = \frac{84\ \text{MHz}}{168} = 500\ \text{kHz}$$

$$ARR + 1 = \frac{500\ \text{kHz}}{1.25\ \text{kHz}} = 400$$

所以 ARR=399。占空比 37.5%：

$$CCR1 = 0.375 \times (ARR + 1) = 0.375 \times 400 = 150$$

二、不定项选择

答案：1.ABD 2.AC 3.ABD 4.ABD 5.ABD 6.ABC 7.ABD 8.ABC 9.ABD 10.ABC。

简析：/PSEN 用于程序存储器读，不用于普通 MOVX 数据读；同级中断通常不能互相抢占；定时器初值越大，距离溢出的计数次数越少；LDRB 是零扩展，LDRSB 才是符号扩展；BSRR 写入是原子置位/复位方式，读改写 ODR 在中断或并发访问下可能丢失其他位更新；ROM 与 RAM 的数值地址可因程序空间和数据空间控制信号不同而在某些系统中重叠，但同一数据空间的读写方向必须避免多器件同时选中。

三、80C51 综合题

1. 初值 F830H 对应：

$$N = 2^{16} - F830H = 65536 - 63536 = 2000$$

12 MHz 下一个机器周期为：

$$T_{MC} = 1\ \mu s$$

所以一次 T0 溢出间隔为：

$$2000 \times 1\ \mu s = 2\ \text{ms}$$

程序每 50 次中断翻转一次 P1.0：

$$50 \times 2\ \text{ms} = 100\ \text{ms}$$

一次完整方波周期包含两次翻转：

$$T = 2 \times 100\ \text{ms} = 200\ \text{ms}$$

$$f = \frac{1}{0.2\ \text{s}} = 5\ \text{Hz}$$

2. T1 方式 2 需要令 T1 的 M1M0=10B，且作为定时器使用 C/T=0、GATE=0，所以 TMOD 高半字节可设为 0010B，若低半字节不使用，可写 TMOD=20H。由第一题第 5 小题推导，TH1=TL1=FDH。串口方式 1、允许接收时常用：

```
MOV TMOD,#20H
MOV TH1,#0FDH
MOV TL1,#0FDH
MOV SCON,#50H
SETB TR1
```

发送一个字节后，硬件在发送完成时置位 TI。若不等待或判断 TI 就连续写 SBUF，可能覆盖发送缓冲状态或造成发送节奏错误。典型流程是写 SBUF，等待 TI=1，软件清 TI，再发送下一个字节。

3. 一种可行补全如下：

```
MOV  B,A
MOV  DPH,#31H
MOV  DPL,R0
MOV  A,B
MOVX @DPTR,A
INC  R0
```

说明：由于只有一个 DPTR，读源地址后要临时保存 A，再改 DPTR 到目的地址。R0 作为低地址偏移，R7 只由 DJNZ 修改，循环结束时自然为 00H。

四、Cortex-M3/M4 综合题

1. GPIOB->ODR 地址为：

$$0x40020400 + 0x14 = 0x40020414$$

GPIOB->BSRR 地址为：

$$0x40020400 + 0x18 = 0x40020418$$

PB3 置位写低 16 位 bit3，PB9 复位写高 16 位 bit25：

$$value = (1 << 3) + \big(1 << (9 + 16)\big) = 0x02000008$$

BSRR 的优点是一次写操作同时完成置位和复位，不需要读改写 ODR，能减少中断或并发访问造成的位丢失。

2. MOVW 和 MOVT 后：

$$R1 = 0x11223344$$

STR R1,[R0,#4] 以小端方式写入：0x20000004=44H，05=33H，06=22H，07=11H。随后：

$$R2 = 0x00000033$$

$$R3 = 0x00003344$$

STRB R2,[R0,#8] 把 33H 写入 0x20000008。因此地址 0x20000004-0x20000008 的字节依次为 44H,33H,22H,11H,33H。

3. 异常自动压栈 8 个字，即 32 字节：

$$MSP_{new} = 0x20002000 - 0x20 = 0x20001FE0$$

自动栈帧中 PC 位于新 SP 加 24 字节处：

$$0x20001FE0 + 0x18 = 0x20001FF8$$

若 ISR 中再执行 PUSH {R4-R7}，再压入 4 个字，即 16 字节：

$$MSP = 0x20001FE0 - 0x10 = 0x20001FD0$$

4. DMA 适合该场景，因为 ADC 样本连续到达，若 CPU 每个样本都搬运，会占用大量中断或轮询时间；DMA 可由外设请求触发，把 ADC 数据寄存器搬到 SRAM 缓冲区，CPU 只需处理半传输、传输完成或错误事件。至少需要确定：源地址、目的地址、传输宽度、传输长度、地址是否递增、触发源或通道、传输方向、循环或普通模式、优先级、完成中断策略。

五、并行扩展综合设计题

1. 关键连线如下：

P0.0-P0.7 接 74LS373 地址锁存器的 D0-D7，同时作为系统数据总线连接 27256、62128、74LS244 输出端和输出锁存器的数据端。ALE 接地址锁存器 LE/G，使访问开始时的 A0-A7 被锁存；地址锁存器 Q0-Q7 接各存储器 A0-A7。

P2.0-P2.6 提供高位地址。27256 为 32 KB，需要 A0-A14，因此 A8-A14 可由 P2.0-P2.6 提供；62128 为 16 KB，需要 A0-A13，因此 A8-A13 可由 P2.0-P2.5 提供。P2.7、P2.6、P2.5 可参与片选译码。

27256 的数据线接 P0 数据总线，/OE 接 /PSEN，/CE 由程序空间地址 0000H-7FFFH 的译码产生。62128 的数据线接 P0 数据总线，/OE 接 /RD，/WE 接 /WR，/CE 由数据空间 8000H-BFFFH 的译码产生。

74LS244 的外部输入端接 8 位输入信号，输出端接 P0 数据总线，输出使能由输入口地址译码与 /RD 共同控制。74LS373 作为输出口时，D0-D7 接 P0 数据总线，Q0-Q7 接外部输出，锁存使能由输出口地址译码与 /WR 共同控制。

2. 一种可行地址分配：

27256 程序存储器：程序空间 0000H-7FFFH，容量 32 KB。

62128 片外 RAM：数据空间 8000H-BFFFH，容量 16 KB。

74LS244 输入口：数据空间代表地址 C000H。若只做页译码，可能在 C000H-DFFFH 内镜像。

74LS373 输出口：数据空间代表地址 E000H。若只做页译码，可能在 E000H-FFFFH 内镜像。

3. 主要译码逻辑可写为：

$$\overline{CE}_{ROM} = A15$$

因为 A15=0 时选中 0000H-7FFFH。RAM 选中条件为 A15=1 且 A14=0：

$$\overline{CE}_{RAM} = \overline{A15 \cdot \overline{A14}}$$

若 74LS138 输入取 C=P2.7=A15，B=P2.6=A14，A=P2.5=A13，则数据空间 C000H-DFFFH 对应 Y6 有效，E000H-FFFFH 对应 Y7 有效。74LS244 低有效输出使能可由：

$$\overline{OE}_{244} = Y6 + \overline{RD}$$

74LS373 输出锁存口需要写周期触发，高有效 LE 可由：

$$LE_{OUT} = \overline{Y7 + \overline{WR}}$$

这里的加号表示逻辑或。实际电路可用或门、与非门、或 74LS138 输出配合门电路实现。

4. P0 在一次片外访问中先承载低地址 A0-A7，随后转为数据总线。若不用 ALE 锁存低地址，存储器的 A0-A7 会在数据阶段丢失或随数据变化，导致访问地址不稳定。RAM 与输入口不能在同一数据读地址同时选中，因为 MOVX A,@DPTR 读周期内二者都会试图驱动 P0 数据总线，可能造成总线冲突和读数错误。

5. 程序示例：

```
IN_PORT  EQU 0C000H
OUT_PORT EQU 0E000H

    MOV  DPTR,#IN_PORT
    MOVX A,@DPTR
    RL   A
    MOV  DPTR,#OUT_PORT
    MOVX @DPTR,A
```