《微处理器原理与应用》回忆卷完整解答

2026-07-02

一、填空题

1. 80C51 总线与存储空间

答案：地址总线为 **16 位**，数据总线为 **8 位**；最多访问片外数据存储器 $2^{16} = 65536$ Bytes $= 64$ KB。80C51 片内程序存储器容量按标准 80C51 计为 4 KB $= 4096$ Bytes。

2. Cortex-M3 总线与可寻址字数

答案：数据总线 **32 位**，地址总线 **32 位**，最大可访问字数为 2^{30} Words。

推导：Cortex-M3 常按字节编址，32 位地址对应 2^{32} 个字节地址；一个 Word 为 4 Bytes，因此

$$N_{\text{word}} = \frac{2^{32}\ \text{Bytes}}{4\ \text{Bytes/Word}} = 2^{30}\ \text{Words}.$$

3. 80C51 机器周期与指令时间

答案：一个机器周期为 **2 us**；`NOP` 运行时间为 **2 us**；`MOV 10H, #20H` 运行时间为 **4 us**。

$$T_{\text{MC}} = \frac{12}{f_{\text{OSC}}} = \frac{12}{6 \times 10^6} = 2\ \mu\text{s}.$$

标准 8051 中 `NOP` 为 1 个机器周期，`MOV direct,#data` 为 2 个机器周期，所以

$$T_{\text{NOP}} = 1T_{\text{MC}} = 2\ \mu\text{s}, \qquad T_{\text{MOV}} = 2T_{\text{MC}} = 4\ \mu\text{s}.$$

4. 指令长度

答案：`MOV A, #20H` 为 **2 字节**；`MOV 10H, #14H` 为 **3 字节**。

解释：立即数送累加器格式为“操作码 + 立即数”；直接地址单元送立即数格式为“操作码 + 直接地址 + 立即数”。

5. 位寻址地址

答案：字节地址 `21H` 的 `bit2` 位地址为 **0AH**；特殊功能寄存器 `0C8H` 的 `bit1` 位地址为 **0C9H**。

内部 RAM 位寻址区从字节地址 `20H` 开始，因此

$$\text{bit address} = 8 \times (21_{\text{H}} - 20_{\text{H}}) + 2 = 0A_{\text{H}}.$$

SFR 位地址规则为“字节基址 + 位号”，因此

$$0C8_{\text{H}} + 1 = 0C9_{\text{H}}.$$

6. RAM 芯片容量

答案：62128 RAM 芯片有 **14 根地址线**和 **8 根数据线**。若某 RAM 芯片有 16 根地址线和 16 根数据线，则容量为 **131072 Bytes**，即 **128 KB**。

62128 通常表示 16 K × 8 SRAM：

$$16\ \mathrm{K} = 2^{14},$$

所以地址线为 14 根，数据线为 8 根。另一芯片容量为

$$2^{16} \times 16\ \mathrm{bits} = 2^{16} \times 2\ \mathrm{Bytes} = 131072\ \mathrm{Bytes} = 128\ \mathrm{KB}.$$

7. `SJMP $` 的操作数

答案：操作数为 **FEH**。

`SJMP rel` 的目标地址按“下一条指令地址 + 相对偏移量”计算。`SJMP` 本身长 2 字节，跳回本指令首地址需要

$$\mathrm{rel} = 0 - 2 = -2 = FE_{\mathrm{H}}.$$

所以机器码为 `80H FEH`。

8. PWM 参数

答案：`ARR = 399`，`CCR1 = 200`。

定时器计数时钟为

$$f_{\mathrm{TIM}} = \frac{168\ \mathrm{MHz}}{\mathrm{PSC} + 1} = \frac{168\ \mathrm{MHz}}{42} = 4\ \mathrm{MHz}.$$

PWM 频率满足

$$f_{\mathrm{PWM}} = \frac{f_{\mathrm{TIM}}}{\mathrm{ARR} + 1}.$$

因此

$$\mathrm{ARR} + 1 = \frac{4\ \mathrm{MHz}}{10\ \mathrm{kHz}} = 400, \qquad \mathrm{ARR} = 399.$$

占空比 $D = 0.5$ 时，常用 PWM 模式下

$$D = \frac{\mathrm{CCR1}}{\mathrm{ARR} + 1}, \qquad \mathrm{CCR1} = 0.5 \times 400 = 200.$$

9. Cortex-M 栈操作与端序

答案：执行 `PUSH {R1}` 后，`SP = 0x020001FC`；按字节寻址时，地址 `0x020001FF` 中的数据为 **0x11**；按半字寻址时，地址 `0x020001FC` 中的数据为 **0x3344**。

Cortex-M 采用满递减栈，压入一个 32 位寄存器时

$$\mathrm{SP}_{\mathrm{new}} = \mathrm{SP}_{\mathrm{old}} - 4 = 0\mathrm{x}02000200 - 4 = 0\mathrm{x}020001\mathrm{FC}.$$

R1 = 0x11223344 以小端方式存储：

地址	内容
0x020001FC	44H
0x020001FD	33H
0x020001FE	22H
0x020001FF	11H

所以 0x020001FF 的字节为 11H，从 0x020001FC 取半字为 3344H。

10. 串口大数据传输

答案：使用 **DMA**。

DMA 通过直接访问内存完成外设与存储器之间的数据搬运，减少 CPU 逐字节搬运的开销。

11. 80C51 BCD 调整程序

答案：A = 59H，(31H) = 53H。

程序执行到 ADDC A, ACC 后：

$$29_{\mathrm{H}} + 29_{\mathrm{H}} + 1 = 53_{\mathrm{H}}.$$

此时存入 31H 的值为 53H。由于低半字节相加产生辅助进位，执行 DA A 后加 06_{H}，得到

$$53_{\mathrm{H}} + 06_{\mathrm{H}} = 59_{\mathrm{H}}.$$

12. 80C51 查表程序

答案：A = 08H，DPTR = TABLE + 1。若程序从 0000H 开始汇编，则 TABLE = 0008H，所以 DPTR = 0009H。

关键过程：

$$A = 03_{\mathrm{H}} \xrightarrow{RL} 06_{\mathrm{H}}, \qquad \mathrm{DPTR} = \mathrm{TABLE} + 1.$$

MOVC A, A+@DPTR 读取的代码存储器地址为

$$(\mathrm{TABLE} + 1) + 06_{\mathrm{H}} = \mathrm{TABLE} + 7.$$

13. Cortex-M3 预变址存储

答案：R0 = 0x00200028，R1 = 0x00800800。

STR R1, [R0, #8]! 是带写回的预变址存储，先计算地址再写回基址：

$$\mathrm{R0}_{\mathrm{new}} = 0\mathrm{x}00200020 + 8 = 0\mathrm{x}00200028.$$

R1 作为待存数据，执行后本身不改变。

二、选择题

题号	答案	解析要点
1	A	`CJNE` 会按比较结果影响 `CY`；`DJNZ`、`INC DPTR`、`DEC` 不影响 `CY`。
2	C	80C52 片内程序存储器为 8 KB，范围为 `0000H-1FFFH`。
3	C	80C52 内部 RAM 高 128B 只能用间接寻址访问，`MOV @R1, A` 可访问。
4	D	Thumb-2 指令长度可以是 16 位或 32 位。
5	B	`LDR R1, [R0]` 可从 SRAM 读数据，`STR R1, [R0]` 可向 SRAM 写数据。
6	D	8051 不支持 `MOV R0, R1` 这种寄存器到寄存器的直接传送形式。
7	B	`MOV R1, #0x123456` 立即数过大，不能作为普通 `MOV` 立即数直接编码。
8	B	80C51 定时器工作模式 1 是 16 位定时/计数模式。
9	B	用定时器测量外部脉冲的时间宽度或周期时，通常令 $C/T = 0$ 选择内部计时，并令 $GATE = 1$ 用外部引脚门控。 **选项 / C/T / GATE / 数什么 / 谁控制开始 / 典型功能** A / 0 / 0 / 内部机器周期 / TR0 / 普通定时、延时、中断 B / 0 / 1 / 内部机器周期 / TR0 和 INT0 / 测外部信号时间、脉宽、周期 C / 1 / 0 / T0 引脚外部脉冲 / TR0 / 统计外部脉冲个数 D / 1 / 1 / T0 引脚外部脉冲 / TR0 和 INT0 / 在门控时间内统计外部脉冲
10	B	80C51 的 `RST` 高电平有效，Cortex-M 的复位脚低电平有效；B 图符合两者上电复位的常见接法。
11	C	低优先级串口中断运行时，高优先级 `INT0` 可抢占；低优先级 `T1` 需等串口中断返回后再执行。
12	C	Cortex-M 外设区常位于 `0x40000000` 开始的地址范围，`0x4020B000` 符合 SPI 外设地址可能范围。

三、简答题

1. 89C51 和 89C52 的区别

至少写出下列两点即可：

1. 程序存储器容量不同：89C51 通常为 4 KB，89C52 通常为 8 KB。
2. 片内 RAM 容量不同：89C51 通常为 128 B，89C52 通常为 256 B。
3. 定时器数量不同：89C51 有 T0、T1 两个定时器；89C52 增加 T2，共三个定时器。
4. 中断源不同：89C52 因增加 T2，通常比 89C51 多相应的定时器 2 中断。

2. UART 为什么需要起始位和停止位

UART 是异步通信，发送端和接收端之间没有共同传输的时钟线。起始位用于告诉接收端“一帧数据开始了”，接收端据此同步采样时刻；停止位用于标志一帧结束，使总线回到空闲电平，并为下一帧重新同步留出时间。若停止位不正确，接收端还能据此检测帧格式错误。

3. ARM 流水线步骤与指令时间影响因素

ARM 经典三级流水线包括：

1. 取指 Fetch；
2. 译码 Decode；
3. 执行 Execute。

指令执行时间会受指令类型、访存等待、分支跳转、流水线冲刷、乘除法或多周期运算、总线竞争等因素影响。例如 LDR/STR 需要访问存储器，若 Flash 或 SRAM 等待周期较多，耗时会增加；分支指令可能导致流水线重新取指，从而增加执行时间。

4. GPIO 结构体地址与置位程序

a) GPIOB 中 LCKR 寄存器地址

结构体中每个成员是 uint32_t，长度为 4 Bytes。LCKR 是第 7 个成员，偏移为

$$6 \times 4 = 24 = 0x18.$$

因此

$$\text{GPIOB_LCKR} = 0x48001000 + 0x18 = 0x48001018.$$

答案：**0x48001018**。

b) 使 GPIOB.5 置为高电平

推荐使用 BSRR 原子置位：

```
GPIOB->BSRR = (1U << 5);
```

也可以使用读改写方式：

```
GPIOB->ODR |= (1U << 5);
```

5. STM32F407 与 24Cxx 的 I2C 连接和 GPIO 配置

一种标准连接如下：

24Cxx 引脚	STM32F407 引脚	配置
SCL	PB6	复用功能模式，AF4，I2C1_SCL，开漏输出，上拉
SDA	PB7	复用功能模式，AF4，I2C1_SDA，开漏输出，上拉
VCC	3.3V 或芯片允许的电源	注意与 I/O 电平兼容
VSS	GND	共地
WP	GND	允许写入；若接高电平则写保护
A0/A1/A2	GND 或按地址需求接高/低	决定 24Cxx 从机地址低位

说明：也可选 PB8/PB9 作为 I2C1 的 SCL/SDA，同样配置为 AF4。I2C 总线必须有上拉，GPIO 输出类型应设为开漏，不能设为普通推挽输出。

四、程序改错

1. 定时器初值核对

$f_{\mathrm{OSC}} = 6$ MHz 时，标准 8051 一个机器周期为

$$T_{\mathrm{MC}} = \frac{12}{6\ \mathrm{MHz}} = 2\ \mu\mathrm{s}.$$

10 ms 需要的计数个数为

$$N = \frac{10\ \mathrm{ms}}{2\ \mu\mathrm{s}} = 5000.$$

16 位定时器初值为

$$65536 - 5000 = 60536 = EC78_{\mathrm{H}}.$$

所以题中 `TH1 = ECH、TL1 = 78H` 是正确的。

2. 至少 5 处错误与改法

原语句	错误原因	正确改法
`CLR TIMER1`	`CLR direct` 清的是位地址，不是清 RAM 字节 `50H`。	`MOV TIMER1, #00H`
`MOV TCON, #010H`	应设置定时器工作方式寄存器 `TMOD`；`TCON` 不是方式寄存器。	`MOV TMOD, #10H`
`INC A`	`DA A` 应跟在加法类指令后使用；`INC` 不按 BCD 加法设置相关标志。	`ADD A, #01H`
`POP ACC` / `POP PSW`	出栈顺序应与入栈顺序相反。	先 `POP PSW`，再 `POP ACC`
`RET`	中断服务程序应使用中断返回指令。	`RETI`

3. 修改后的程序

```
TIMER1 EQU 0050H
        LJMP BEGIN

        ORG 001BH
INTR:
        PUSH ACC
        PUSH PSW
        MOV  TH1, #0ECH        ; 10 ms 定时初值高字节
        MOV  TL1, #078H        ; 10 ms 定时初值低字节
        MOV  A, TIMER1
        ADD  A, #01H           ; BCD 加 1，供 DA A 调整
        DA   A
        MOV  TIMER1, A
        POP  PSW
        POP  ACC
        RETI

        ORG 2000H
BEGIN:
```

```
        MOV  TIMER1, #00H      ; 清 50H 字节
        MOV  TH1, #0ECH
        MOV  TL1, #078H
        MOV  TMOD, #10H        ; T1 工作方式 1：16 位定时器
        SETB ET1               ; 允许 T1 中断
        SETB TR1               ; 启动 T1
        SETB EA                ; 开总中断
LOOP:
        ; 主程序
        AJMP LOOP
```

五、80C51 并行扩展

1. 关键连线说明

下面给出一种清晰、可得分的连线方案。若按卷面图仅用少量高位地址线进行译码，会出现镜像地址；为满足“地址不能重叠”的要求，下面的地址分配按完全或较完整译码理解。

地址与数据总线

1. P0.0-P0.7 作为复用低 8 位地址/数据总线，先接到地址锁存器 74LS373 的 D0-D7。
2. 80C51 的 ALE 接 74LS373 的锁存使能端 G，74LS373 的 /OE 接地，使能其输出。
3. 地址锁存器 74LS373 的 Q0-Q7 分别作为外部器件的 A0-A7。
4. P2.0-P2.4 分别接 27C64 和 6264 的 A8-A12。
5. P0.0-P0.7 同时作为数据总线，接 27C64、6264、输入缓冲器、输出锁存器的数据端。

ROM 27C64

1. A0-A7 接地址锁存器输出，A8-A12 接 P2.0-P2.4。
2. D0-D7 接 80C51 的 P0.0-P0.7 数据总线。
3. /OE 接 80C51 的 /PSEN。
4. /CE 接 ROM 片选信号。
5. 如果程序全部放在外扩 ROM 中，80C51 的 /EA 应接地；若只在片外扩展高地址程序空间，则 /EA 可接高电平，具体取决于题目设定。

RAM 6264

1. A0-A7 接地址锁存器输出，A8-A12 接 P2.0-P2.4。
2. D0-D7 接 P0.0-P0.7 数据总线。
3. /OE 接 /RD，/WE 接 /WR。
4. /CE 接 RAM 片选信号。

8 位输出口 74LS373

1. 74LS373 的 D0-D7 接 P0.0-P0.7。
2. 74LS373 的 Q0-Q7 接外部 8 位输出端。
3. /OE 接地，使输出一直有效。
4. 锁存使能端 G 由“输出口片选有效且 /WR 有效”产生，即写输出口地址时锁存数据。

8 位输入口 74LS244

1. 外部 8 位输入信号接 74LS244 的输入端。
2. 74LS244 输出端接 P0.0-P0.7 数据总线。

3. /1G、/2G 由“输入口片选有效且 /RD 有效”产生，即读输入口地址时才驱动数据总线。

2. 地址分配表

一种满足不重叠要求的分配如下：

芯片型号	起始地址	结束地址	地址空间说明
27C64	0000H	1FFFH	程序存储器空间，8 KB
6264	2000H	3FFFH	片外数据存储器空间，8 KB
74LS244	4000H	4000H	片外数据空间映射输入口，读有效
74LS373	4001H	4001H	片外数据空间映射输出口，写有效

说明：27C64 是 8 KB ROM，6264 是 8 KB RAM，因此各自需要连续 2^{13} 个地址。输入口和输出口本质上各占一个 I/O 映射地址即可；若只做高位不完全译码，则它们会在一个地址段内重复出现，程序中使用表中代表地址即可。

3. 地址重叠是否有问题

1. ROM 和 RAM 数值地址重叠通常 **不一定有问题**。80C51 访问程序存储器使用 /PSEN，访问片外数据存储器使用 /RD、/WR，属于不同存储空间；即使数值地址相同，只要控制信号正确，硬件不会同时响应。
2. 输入口和输出口地址重叠通常也 **不一定有问题**。输入口只在读周期由 /RD 使能，输出口只在写周期由 /WR 锁存；同一地址可实现“读为输入、写为输出”。
3. 但 RAM 与输入口在同一片外数据读地址重叠，或 RAM 与输出口在同一片外数据写地址重叠，就会产生问题：读时可能多个器件同时驱动总线，写时可能误写 RAM 或误锁存输出。因此实际设计要保证同一读/写周期内只有一个数据空间器件被选中。

4. 读输入、取反并输出程序

按上表地址分配，可写成：

```
IN_PORT  EQU 4000H
OUT_PORT EQU 4001H

        MOV  DPTR, #IN_PORT
        MOVX A, @DPTR         ; 从扩展输入口读入
        CPL  A                ; 各位取反
        MOV  DPTR, #OUT_PORT
        MOVX @DPTR, A         ; 输出到扩展输出口
```

若实际硬件把输入口和输出口映射到同一地址，例如 8000H，也可以只使用一个端口地址：

```
PORT EQU 8000H

        MOV  DPTR, #PORT
        MOVX A, @DPTR
        CPL  A
        MOVX @DPTR, A
```