# 《集成电子技术基础》数电期末试卷（I）

## 一、填空

1. （1011.0101）$_2$ =（　　）$_{10}$

   （3F.45）$_{16}$ =（　　）$_2$

   （120）$_{10}$ =（　　）$_{8421\ BCD}$

   $X_1$=+01010，$[X_1]_{反}$=（　　）

   $X_2$=−10011，$[X_2]_{补}$=（　　）

2. 函数 $Z=(\overline{B}+\overline{A+C+\overline{D}})+(A+B+\overline{C\overline{D}})$ 的对偶式为：

   （　　）。

3. 一个逻辑函数的最大项表达式为：$f(A,B,C)=\prod M(0,2,4,6,7)$，

   其对应的最小项表达式为：（　　）。

4. 驱动门输出高电平时，负载门的输入电流将从驱动门流出，这种负载性质称为（　　）（拉/灌/高/低）电流负载。

5. 下图所示 1 位二进制数值比较器的框图，$L_{A>B}$ 的表达式为：

   （　　）。




6. 奇校验方式传输 8 位数据 10101011 时，校验位为：（　　）。

7. 共阳极半导体数码管，适用于配置（　　）（低/高/三态/任意）电平输出的译码器。

8. n 位二进制编码器，最多可以编制（　　）个特定对象。

9. 一个 4 位右移移位寄存器，初始状态为 1011，串行输入固定为 0，在 4 个移位 CP 脉冲作用下，寄存器的状态变化过程是：

   （1011→　　）。

10．在下面画出 $T$ 触发器的状态转换图。


11．将包含有 32768 个基本存储单元的存储电路连接成 4096 个字节的 RAM，
则该 RAM 有（　　）条数据线，
有（　　）条地址线。

12．只能采用紫外线擦除内部信息的存储器是：（　　）。
（静态 RAM、动态 RAM、PROM、EPROM、EEPROM、快闪存储器）。


13．某 12 位 A/D 的最小分辨电压为 2 mV，其最大输入电压幅度为
（　　）V；
某 12 位 D/A 的最小分辨电压为 2 mV，当输出电压为 5V 时，
其对应的输入数字量 D =（　　）。

## 二、简答题

1．用下图所示的 3 线-8 线译码器实现：$Y = AB + BC + CA$
（可另适当选用尽量少的与、或、非、与非、或非等基本逻辑门）
（要求有简要的解题说明/步骤，并作图）



2. 已知 $Z(A,B,C,D)=\sum m(3,11,12,13)+\sum d(0,1,2,4,5,6,10,14)$，（$A$ 为高位），填写卡诺图，并写出 $\overline{Z}$ 的最简与－或表达式。





$\overline{Z}=$ _____


3. 分析下图所示电路（器件均为 TTL 型）：


（1）$C=0$ 时 $Y$ 表达式；

（2）$C=1$ 时 $Y$ 表达式。




4. 分别写出下图（左、右）所示电路的输入输出逻辑函数式。




5. 分析下图所示电路：

（1）$A$、$B$ 之间的关系（当 $\overline{EN}$ 分别等于 0 或 1 时）；

（2）电路的整体功能。




6. 已知某 $AB$ 触发器的真值表如下所示，要求：

（1）画出状态转换图；

（2）写出特征方程 $Q^{n+1}=f(A,B,Q^n)$（要求有简要的解题说明/步骤）。

| $A$ $B$ | $Q^n$ | $Q^{n+1}$ |
|---|---|---|
| 0 0 | 0 | 0 |
| 0 0 | 1 | 1 |
| 0 1 | 0 | 1 |
| 0 1 | 1 | 0 |
| 1 0 | 0 | 1 |
| 1 0 | 1 | 0 |
| 1 1 | 0 | 0 |
| 1 1 | 1 | 1 |

三、设计一可控变换器，输入为 $A$、$B$、$C$，输出为 $W$、$X$、$Y$，要求：

当控制端 $K=1$ 时，将输入的 3 位二进制码变换成 3 位格雷码输出；

当控制端 $K=0$ 时，将输入的 3 位格雷码变换成 3 位二进制码输出。

解题要求/步骤：

（1）分别列出 $K=1$ 和 $K=0$ 时的真值表；

（2）分别求出 $K=1$ 和 $K=0$ 时的输入输出表达式（要求仅用异或门）；

（3）整体的输入输出表达式。


四、

（1）．用下降沿触发的 $D$ 型触发器设计一个符合下图所示状态转换的电路。

（定义 $Q_1$ 为高位）

（要求有设计过程，求得最简的驱动方程即可，不要求画图）


（可另适当选用尽量少的与、或、非、与非、或非等基本逻辑门）





（2）．如下图所示，将前述设计所得电路的输出（设 $Q_1$ $Q_0$ 的初态为 00），连接后续的串行加法电路，画出在 $CP$ 脉冲作用下（要求有简要的解题说明）：

（a）$Q_1$、$Q_0$ 的波形；

（b）$A$、$B$、$S$ 的波形。




五、中规模集成计数器 74LS193 功能表如下所示。

| $CR$ | $\overline{LD}$ | $CP_U$ | $CP_D$ | $D_3\ D_2\ D_1\ D_0$ | $Q_3\ Q_2\ Q_1\ Q_0$ |
|---|---|---|---|---|---|
| 1 | × | × | × | × × × × | 0 0 0 0 |
| 0 | 0 | × | × | $D_3\ D_2\ D_1\ D_0$ | $D_3\ D_2\ D_1\ D_0$ |
| 0 | 1 | ↑ | 1 | × × × × | 4位二进制加法 |
| 0 | 1 | 1 | ↑ | × × × × | 4位二进制减法 |


（1）．设计余 3 码编码的十进制减法计数器。

（要求有简要的解题说明）

（可另适当选用尽量少的与、或、非、与非、或非等基本逻辑门）




（2）．分析下图所示电路：




（a）在忽略虚线，且不考虑高低位之间级联的情况下，简述低位单元的工作原理（包括实现方法、进制、编码、加/减法等）；

（b）整体电路采用何种级联方式，低位的进位规则是多少（要求说明原因）？

（c）在忽略虚线的情况下，整体电路的进制是多少（要求说明原因）？


（d）若同时加上两条虚线，简述对整体电路功能的影响；


（e）若将此电路修改为 8421BCD 编码的 80 进制加法计数器，需要调整原电路中哪些线路，请简要说明。

六、下图所示由 CC7555 集成定时器组成的功能电路及其内部结构图。

定义 $V_{DD}=12\text{V}$，$R=100\text{k}\Omega$，$C=1\mu\text{F}$。

解题参考：一阶 RC 电路的充放电方程 $v_C(t)=v_C(\infty)+[v_C(0^+)-v_C(\infty)]e^{-t/\tau}$




（1）定义 $t_0$ 时刻合上电源，且此时 2、6 脚电平为低（即 $V_C(t_0^+)=0$），则：

输出 $v_o$ 为（　　）（高电平/低电平/随机，不确定），

此后电容 C 的状态为（　　）（充电/放电/充放电/不确定），

导致 2、6 脚电平（　　）（保持/上升/下降/不确定）。

（2）当 $v_o$ 输出高电平，$v_C$ 变化至（　　）时，$v_o$ 输出将翻转为低电平；

当 $v_o$ 输出低电平，$v_C$ 变化至（　　）时，$v_o$ 输出将翻转为高电平。

（3）$v_o$ 输出高电平时的幅值为：（　　），

输出高电平的时间宽度为（要求有具体的计算公式及结果）：

（4）此电路实现的是：（　　）。

（多谐振荡器、单稳态触发器、施密特触发器、条件不足难以确定）

（5）5 脚外接的 0.01μF 电容的作用是什么？

若取消这个电容，并改接成 $\frac{1}{2}V_{DD}$ 输入，简述对电路工作的影响。