

Unidad Aritmético-lógica

ALU

Julian Avila *, Laura Herrera *, Bryan Martínez *, and Juan Acuña *

* Proyecto Curricular de Física, Universidad Distrital Francisco José de Caldas

I. OBJETIVOS

- Diseñar una unidad aritmético-lógica para dos números de 4-bits mediante lógica combinacional.
- Visualizar usando LEDs el resultado de la correspondiente operación de la ALU.

II. DISEÑO Y SOLUCIÓN DEL PROBLEMA

Se plantea realizar una unidad aritmético-lógica (ALU) para dos números de 4 bits. Para la parte lógica, el circuito realizará las siguientes operaciones:

$$A \wedge B \quad (1)$$

$$A \vee B \quad (2)$$

$$A \oplus B \quad (3)$$

$$\bar{A} \quad (4)$$

En la parte aritmética se realizan las siguientes operaciones:

$$A + B \quad (5)$$

$$A - B \quad (6)$$

$$A + 1 \quad (7)$$

$$A - 1 \quad (8)$$

Para poder generar las diferentes opciones que tiene la ALU se hizo uso de MUXs, de esta forma el usuario puede escoger qué operación desea visualizar entre los números ingresados.[1]

Para la parte aritmética, se utiliza un IMUX y dos MUX, el IMUX y uno de las MUX tienen la función de escoger si A se va a operar con B o con 1. El segundo MUX tiene la función de escoger si se visualiza suma o resta aritmética de los números escogidos.

Para la parte lógica se utilizan tres MUX, los cuales se encargan de filtrar que operación se va a visualizar ya sea $A \wedge B$, $A \vee B$, \bar{A} o $A \oplus B$. En el caso de las operaciones lógicas, se realizan mediante comparación bit a bit de ambos inputs.

Finalmente, para el resultado que se visualice en 5 LEDs, se utiliza un MUX el cual permite elegir entre el resultado de la operación aritmética o la lógica.




Figura 1. Diagrama de la parte aritmética.

III. DIAGRAMA DE COMPUERTAS LÓGICAS Y CIRCUITO

III-A. Sub-Unidad Aritmética

Como primer sub-unidad se tiene la parte aritmética, en esta se realizan las operaciones entre dos números de 4 bits que ingresan como input. La resta entre A y B o el decrementar A se realiza con la suma del complemento a 2 del sustraendo, por ello se utilizan 2 Full Adder, el primero para el complemento a dos y la suma, y el segundo permite corregir el resultado si el valor real es menor a 0, complementando a 2 el resultado del primer Full Adder. El resultado se presenta en 5 LEDs, donde el de mayor significancia funciona como indicador de signo.

Julian Avila: 20212107030
 Laura Herrera: 20212107011
 Bryan Martínez: 20212107008
 Juan Acuña: 20212107034

Para la suma, dependiendo si se le desea sumar B o 1 a A , se utiliza un Full Adder, el resultado es un numero de 5-bits mayor a 0, por ello el bit de mayor significancia presenta un peso de 2^4 .

III-B. Sub-unidad Logica




Figura 2. Diagrama de la parte lógica.

La segunda sub-unidad es la parte lógica, se toman las entradas de 4-bits y son comparadas por cada operación bit a bit. La única operación unitaria es \bar{A} .

III-C. Unidad Aritmético-lógica

La unidad completa toma las salidas de las dos sub-unidades y filtra el resultado deseado según la señal de entrada S_2 para ser mostrado por 5 LEDs. La siguiente tabla muestra el resultado mostrado según el estado de las señales de control S_0, S_1, S_2 :

S_2	S_1	S_0	Z
0	0	0	$A - B$
0	0	1	$A - 1$
0	1	0	$A + B$
0	1	1	$A + 1$
1	0	0	$A \wedge B$
1	0	1	$A \vee B$
1	1	0	$A \oplus B$
1	1	1	\bar{A}

Cuadro I

TABLA DE SALIDAS SEGÚN LAS SEÑALES DE CONTROL.




Figura 3. Diagrama de la ALU.

III-D. Fotos del circuito




Figura 4. Foto del montaje del circuito.

IV. CONCLUSIONES

Se diseñó una unidad aritmético-lógica para dos números de 4-bits a partir del uso de compuertas lógicas, y lógica combinacional utilizando un total de 6 multiplexores, un multiplexor inversor, 3 Full Adders, 5 compuertas NOT, 4 compuertas AND, 4 compuertas OR, 8 compuertas XOR.

REFERENCIAS

- [1] John F. Wakerly. *Digital Design: Principles and Practices*. 1. 1 de dic. de 1989. URL: <http://cds.cern.ch/record/592026>.
- [2] Wilaeba Electronica. *Restador de dos números de 4 bits*. 12 de nov. de 2019. URL: <https://wilaebaelectronica.blogspot.com/2017/01/restador-de-dos-numeros-de-4-bits.html?m=1>.