

Flip-flops

Julian Avila ^{*}, Laura Herrera ^{*}, Bryan Martínez ^{*}, and Juan Acuña ^{*}

** Proyecto Curricular de Física , Universidad Distrital Francisco José de Caldas*

I. CONSTRUCCIÓN DE FLIP-FLOP DE FORMA DISCRETA

I-A. Montaje y tabla de verdad

Se construyó un flip-flop JK apartir del uso de compuertas NAND y OR con entradas negadas. La Figura 1 muestra el diagrama del circuito lógico como también el detector de flanco derecho para la señal de reloj. El detector permite que el flip-flop cambie de estado solo cuando la señal de reloj presente un aumento, esto se puede evidenciar con la Figura 2.




Figura 1. Diagrama del flip-flop jk construido de forma discreta.



Figura 2. Señal tomada del osciloscopio.

A partir del montaje se obtuvieron los resultados que se presentan en la Cuadro I de forma simplificada.

CLK	J	K	Q	\bar{Q}
	0	0	Q_0	\bar{Q}_0
	0	1	0	1
	1	0	1	0
	1	1	\bar{Q}_0	Q_0

Cuadro I
TABLA DE RESULTADOS. (SIMPLIFICADA)

I-B. Análisis de resultados

I-C. Conclusiones

Julian Avila: 20212107030
 Laura Herrera: 20212107011
 Bryan Martínez: 20212107008
 Juan Acuña: 20212107034