# Unidad Aritmético-lógica

Julian Avila \*, Laura Herrera \*, Bryan Martínez \*, and Juan Acuña \*

\*Proyecto Curricular de Física, Universidad Distrital Francisco José de Caldas

## I. OBJETIVOS

- Desarrollar una unidad aritmético-lógica para dos números de 4-bits mediante lógica combinacional.
- Visualizar usando LEDs el resultado de la correspondiente operación de la ALU.

## II. DISEÑO Y SOLUCIÓN DEL PROBLEMA

Se plantea realizar una unidad aritmético-lógica (ALU) para números de 4 bits. Para la parte lógica, el circuito realizará las siguientes operaciones:

$$A + B \tag{1}$$

$$A - B \tag{2}$$

$$\bar{A}$$

$$A \oplus B$$
 (4)

(5)

(3)

En la parte aritmética se realizan las siguientes operaciones:

$$A + B \tag{6}$$

$$A - B \tag{7}$$

$$A+1 \tag{8}$$

$$A - 1 \tag{9}$$

Para poder generar las diferentes opciones que tiene la ALU se hizo uso de MUXs, de esta forma el usuario puede escoger qué operación desea realizar entre los dos números ingresados.[1]

Para la parte aritmética, se utilizan tres MUX, dos de los cuales tienen la función de escoger si A se va a operar con B o con 1. El tercer MUX tiene la función de escoger si se realizará suma o resta aritmética de los números escogidos.

Para la parte lógica se utilizan también tres MUX, de los cuales dos se encargan de filtrar si se desea hacer las operaciones de suma o resta y  $\bar{A}$  o  $A \oplus B$ , para el tercer MUX, se escoge si se desea ver la parte de la suma y la resta (según se haya escogido) o la parte de  $\bar{A}$  y  $A \oplus B$ . En el caso de las operaciones lógicas, se realizan mediante la comparación de cada bit.

Finalmente, para el resultado que se mostrará en los LEDs, se utiliza un MUX final el cual dará la opción de si se desea obtener la operación aritmética escogida o la lógica.

Julian Avila: 20212107030 Laura Herrera: 20212107011 Bryan Martínez: 20212107008 Juan Acuña: 20212107034

## III. DIAGRAMA DE COMPUERTAS LÓGICAS Y CIRCUITO

#### Sub-unidad Aritmética




Figura 1. Diagrama de la parte aritmética.

Como primer sub-unidad se tiene la parte aritmética donde se realizan las operaciones entre dos números de 4 bits que ingresan como señales al sistema. La resta entre A y B o el decrementar A se realiza con la suma del complemento a 2 del valor a restar, por ello se utilizan 2 Full Adder para esta parte y el numero resultado tiene un total de 5-bits donde el de mayor significancia indica el signo del resultado. Para la suma, dependiendo si se desea sumar A con B o solo incrementar A, se utiliza un Full Adder, el resultado es un numero de 5-bits mayor a 0, por ello el bit de mayor significancia representa  $2^{4}$ .

Ambos resultados son filtrados por un multiplexor que deja el paso de el valor la suma o el valor de la resta.

## III-B. Sub-unidad Logica




Figura 2. Diagrama de la parte lógica.

La segunda sub-unidad es la parte lógica, se toman las entradas de 4-bits y sin comparadas por cada operación bit a bit, la señal de salida de la operación pasan a un multiplexor para dar como resultado una de estas.

## III-C. Unidad Aritmético-lógica




Figura 3. Diagrama de la ALU.

La unidad completa toma las salidas de las dos sub-unidades y filtra el resultado deseado según el la señal de entrada  $S_2$  para ser mostrado por 5 LEDs. La siguiente tabla muestra el resultado mostrado según el estado de las señales de control  $S_0, S_1, S_2$ :

$S_2$	$S_1$	$\mid S_0 \mid$	Z
0	0	0	A - B
0	0	1	A-1
0	1	0	A + B
0	1	1	A+1
1	0	0	$A \wedge B$
1	0	1	$A \vee B$
1	1	0	$A \oplus B$
1	1	1	$\bar{A}$
	Ī		

TABLA DE SALIDAS SEGÚN LAS SEÑALES DE CONTROL.

#### III-D. Fotos del circuito




Figura 4. Foto del montaje del circuito.

#### IV. CONCLUSIONES

Se logró el montaje de la ALU mediante compuertas lógicas y MUXs. Esta ALU finalmente muestra la operación seleccionada a través de LEDs, la cual puede ser tanto lógica como aritmética, aplicada a dos números de 4 bits.

#### REFERENCIAS

- John F. Wakerly. Digital Design: Principles and Practices. 1. 1 de dic. de 1989. URL: http://cds.cern.ch/record/ 592026.
- [2] Wilaeba Electronica. *Restador de dos números de 4 bits.* 12 de nov. de 2019. URL: https://wilaebaelectronica.blogspot.com/2017/01/restador-de-dos-numeros-de-4-bits.html?m=1.