INSTITUTO TECNOLÓGICO DE COSTA RICA

ESCUELA DE INGENIERÍA ELECTRÓNICA DISEÑO LÓGICO II SEMESTRE

TAREA 1

PROFESOR: PABLO DANIEL MENDOZA PONCE
ESTUDIANTE: JOSÉ JULIÁN CAMACHO HERNÁNDEZ

CARNÉ: 2019201459

14 DE SETIEMBRE DE 2021


1. Expanda en forma canónica SOP la siguiente expresión

$$g(x,b) = \overline{b} + x$$

X	Ь	$g = \bar{b} + x$	Minterm.
0	0	1	× P
0	1	0	×ρ
1	0		×Ē
1	ı		×b

$$\Rightarrow g(x,b) = \bar{x}\bar{b} + x\bar{b} + xb$$


2. Reduzca el siguiente polinomio usando mapas de Karnaugh $H(a,b,c,d)=\Sigma_m(0,2,3,6,7,8,9,10,11)$



$$H = a'c + ab' + b'd'$$

 En la siguiente función el símbolo Ø indica aquellas posiciones "no importa". Reduzca usando mapas de Karnaugh (exprese en SOP):


$$Q(a, b, c, d) = \Sigma_m(6,11,12,13,14) + \emptyset(0,1,2,3,4,5)$$



$$Q = bc' + bd' + b'cd$$

4. Reduzca la siguiente ecuación (POS) usando mapas de Karnaugh. Exprese su resultado como SOP.


$$Q(v, w, x, y) = \Pi_M(0,5,8,9,11,12,15) \rightarrow ceros$$



$$Q = xy' + v'x + v'wy' + v'w'y + vwx'y$$

5. Dibuje el circuito simplificado que se obtiene de la solución del ejercicio 2


$$H = a'c + ab' + b'd'$$




14:07

- 6. Implemente el sistema usado en ejercicio 2 (sin simplificar) usando:
 - a. Un multiplexor 4 a 1
 - b. Un multiplexor 2 a 1

La tabla de verdad completa del sistema del ejercicio 2 es:




Entonces el sistema queda como:



Nota:

Intenté hacer algunos cambios en el orden de las columnas.


El que se muestra a continuación fue de las mejores soluciones encontradas. Pero la mejor solución que encontré fue la que se expuso anteriormente, que es el sistema sin cambiar columnas.




14:07

- 6. Implemente el sistema usado en ejercicio 2 (sin simplificar) usando:
 - a. Un multiplexor 4 a 1
 - b. Un multiplexor 2 a 1

La tabla de verdad completa del sistema del ejercicio 2 es:




Entonces el sistema queda como:



7. Escriba el código verilog que implemente un multiplexor 2 a 1, además escriba un "testbench" para su simulación. Muestre su simulación. Recuerde que su código (del módulo) debe ser sintetizable.

```
testbench.sv
         \oplus
                                                                \oplus
                                                     design.sv
 3 'timescale 1ns/1ps
                                                        1 // Code your design here
 5 module mux_tb;
     reg dato0, dato1, seleccion;
                                                        4 //======= Mux 2 a 1 ======//
     wire salida;
     mux DUT (.S(seleccion),
 10
                                                        6 'timescale 1ns/1ps
              .DO(dato0),
                                                        7
               .D1(dato1),
                                                        8 module mux(
               .Q(salida)
     );
                                                             input DO, D1, S,
                                                        9
 15
                                                               output reg Q
                                                       10
     initial begin
  $dumpfile("mux_tb.vcd");
$dumpvars(0,mux_tb);
 16
17
                                                       11 );
                                                       12
 18
 19
                                                            always @ (*) begin
                                                       13
 20
21
                                                             case(5)
                                                       14
     initial begin
                                                                 0: Q = D0;
                                                       15
      dato0 = 0;
dato1 = 1;
                                                                 1: Q = D1;
 23
                                                       16
        seleccion = 0;
 24
                                                       17
                                                              endcase
 25
26
27
28
29
30
        #10 //Retardo de 10 unidades de tiempo
                                                  - 18
       dato0 = 1;
                                                      19
       #10
       dato1 = 0;
                                                      20 endmodule
       seleccion = 1;
 31
 32
        dato0 = 1;
 33
        #10
 34
        dato1 - 0;
 35
       seleccion = 0;
 36
37
       #10
 38
       $finish;
 39
 40
     end
 42 endmodule
```



 Haciendo uso del multiplexor implementado, escriba el código verilog para implementar la solución del ejercicio 6.b (nota: haga una instancia de su multiplexor). Muestre su simulación. Recuerde que su código (del módulo) debe ser sintetizable.

```
testbench.sv +
                                                            design.sv
                                                                       田
  1 //Pruebas Ejercicio 6
                                                             22
                                                              23 //====== Ejercicio 6b ======//
  3 'timescale 1ns/1ps
                                                             24
 5 module sol6b_tb;
                                                             25 module sol6b(
                                                             26
                                                                       input A, B, C, D,
     reg dato0, dato1, dato2, seleccion; wire salida;
                                                             27
                                                                       output reg H
                                                             28);
     sol6b DUT (.A(seleccion),
                                                              29
              .B(dato0),
                                                                    wire Dneg, Bneg, nO, n1;
                                                              30
               .C(dato1),
.D(dato2),
 12
                                                             31
 13
               .H(salida)
 14
                                                              32
                                                                   assign Dneg = \simD;
 15
     );
                                                                   assign Bneg = \simB;
                                                             33
 16
                                                                    assign n0 = Dneg & Bneg;
     initial begin
Sdumpfile("sol6b_tb.vcd");
Sdumpvars(0,sol6b_tb);
                                                             34
 17
 18
                                                              35
                                                                    assign n1 = n0 \mid C;
19
20
                                                              36
                                                             37
                                                                    mux m1 (.S(A),
 21
      initial begin
                                                              38
                                                                               .DO(n1),
        //Combinación 0000 ==> H = 1
 23
                                                                                .D1(Bneg),
                                                             39
24
25
26
        seleccion - 0;
                                                             40
                                                                               .Q(H)
        dato0 = 0;
dato1 = 0;
                                                             41
                                                                    );
 27
        dato2 = 0;
                                                             42
 28
        #10
                                                             43 endmodule
        //Combinación 0001 ==> H = 0
 29
 30
        dato2 = 1;
31
32
        #10
        //Combinación 0010 ==> H = 1
 33
        dato1 = 1;
        dato2 = 0;
 34
 35
36
        #10 //Combinación 1010 ==> H = 1
 37
        seleccion = 1;
 38
        #10
        //Combinación 1110 ==> H = 0
 39
 40
        dato0 = 1;
 41
        #10
 42
        $finish:
 43
     end
 46 endmodule
```



En esta simulación se asignan ciertas combinaciones de selección (a), dato0 (b), dato1 (c) y dato2 (d) para comprobar que su salida es la misma que en la tabla de verdad del ejercicio 6b. Por ejemplo, la combinación inicial (0000) tiene salida igual a 1 tal como se muestra en la tabla.

Nota:

En la carpeta de ejercicio 8 se adjunta la imagen (png) para mayor resolución