

Universidad Nacional de Colombia

Facultad de Ingeniería Departamento de Ingeniería de Sistemas e Industrial Lenguajes de Programación - Grupo 2

Tarea 14

Grupo D
Jorge Isaac Alandete Díaz
Manuel Eduardo Díaz Sabogal
Julián Andrés Gómez Niño
Juan Esteban Medina Cárdenas
Sergio Nicolás Siabatto Cleves

Profesor: Jorge Eduardo Ortiz Triviño

30 de septiembre de 2025

Índice

| 1. | Marco Teórico | 3 |
|----|--|-----------|
| 2. | Descripción del Problema | 4 |
| 3. | Validación y Evidencias | 5 |
| | 3.1 Metodología de Validación | 5 |
| | Estrategia de Pruebas | 5 |
| | 3.2 Algoritmo de Euclides - Validación Completa | 5 |
| | Implementación en Atlas Assembly | 5 |
| | Verificación Matemática | 5 |
| | 3.3 Algoritmo del Módulo - Operación a $%$ b $$ | 6 |
| | Implementación y Validación | 6 |
| | 3.4 Algoritmo de Valor Absoluto | 6 |
| | Implementación con Complemento a 2 | 6 |
| | 3.5 Validación del Conjunto de Instrucciones | 6 |
| | Cobertura Completa (47 instrucciones) | 6 |
| | Métricas de Calidad Alcanzadas | 7 |
| | | _ |
| 4. | Diseño de la Aplicación | 8 |
| | 4.1 Arquitectura General del Sistema | 8 |
| | Componentes Principales | 8 |
| | 4.2 Diseño del Procesador (CPU.py) | 8 |
| | Arquitectura de 64 bits | 8 |
| | Formatos de Instrucción Implementados | 9 |
| | 4.3 Ensamblador (assembler.py) | 9 |
| | Análisis Sintáctico | 9 |
| | Generación de Código | 10 |
| | 4.4 Flujo de Ejecución | 11 |
| | Diagrama de Flujo Principal | 11 |
| | 4.5 Interfaz Gráfica (GUI) | 11 |
| | Componentes de la UI | 11 |
| 5. | Manual Técnico y de Usuario | 13 |
| • | 5.1 Instalación y Configuración | 13 |
| | Requisitos del Sistema | 13 |
| | Proceso de Instalación | 13 |
| | 5.2 Manual de Usuario | 13 |
| | Inicio Rápido | |
| | Referencia del Lenguaje Assembly | 13 |
| | Ejemplos Prácticos | 14 |
| | 5.3 Manual Técnico | 15 |
| | API del Sistema | 15 |
| | Estructura de Datos Interna | 16 |
| | Extensibilidad | 16 |
| | 2.100.101.2.1.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4. | 10 |
| 6. | Especificaciones Técnicas | 17 |
| | 6.1 Arquitectura del Procesador | 17 |
| | Especificaciones Generales | 17 |
| | Conjunto de Instrucciones Completo | 17 |
| | 6.2 Sistema de Memoria | 18 |
| | Configuración de Memoria | 18 |
| | Mapa de Memoria | 19 |
| | 6.3 Sistema de E/S | 19 |
| | Direcciones de E/S Reservadas | 19 |
| | Protocolo de Comunicación | 19 |
| | Conclusiones | 19 |
| | Logros Principales | 19 |

| Impacto Educativo | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 1 | 6 |
|-------------------|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|---|---|
|-------------------|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|---|---|

1. Marco Teórico

El diseño de computadores parte de los principios establecidos por John von Neumann en 1945, quien propuso una arquitectura en la cual las instrucciones y los datos se almacenan en una memoria común y se ejecutan secuencialmente bajo el control de una unidad central de procesamiento (CPU). Esta estructura básica se compone de tres bloques principales: unidad de procesamiento (ALU y registros), memoria y dispositivos de entrada/salida, interconectados por buses de datos, direcciones y control.

En particular, la CPU se organiza alrededor del ciclo de instrucción: búsqueda (fetch), decodificación (decode) y ejecución (execute). Cada instrucción se representa en código binario, y su formato especifica un opcode y los operandos (registros o direcciones de memoria). Los buses permiten la comunicación entre los módulos:

- El bus de datos transporta información de 64 bits en ambas direcciones.
- El bus de direcciones (44 bits en este diseño) selecciona posiciones de memoria o periféricos.
- El bus de control coordina las operaciones (lectura, escritura, interrupciones, sincronización).

En el diseño de esta máquina se adoptaron varias decisiones claves:

- Palabra de 64 bits y direccionamiento por byte.
- Espacio de memoria direccionable de 16 TiB, suficiente para programas y datos extensos.
- Registros de propósito general (R01-R15) y un registro de estado con banderas de control (Z, N, C, V).
- Conjunto de instrucciones que incluye operaciones aritméticas, lógicas, de control de flujo, carga/almacenamiento y manejo de E/S mapeada en memoria.

El desarrollo de un simulador de esta arquitectura en un lenguaje de alto nivel permite aplicar de manera práctica los conceptos de organización y diseño de computadores, desde el nivel lógico hasta la ejecución de programas binarios.

2. Descripción del Problema

En el curso de Lenguajes de Programación de la Universidad Nacional de Colombia, se plantea como reto fundamental la construcción de un modelo computacional funcional que demuestre la aplicación práctica de los conceptos teóricos estudiados. Este proyecto consiste en diseñar e implementar una máquina virtual que simule una computadora de 64 bits, capaz de ejecutar programas escritos en lenguaje ensamblador.

El problema central radica en crear un sistema integrado que incluya:

- 1. **Definición de una arquitectura completa**: Especificar un conjunto de instrucciones (ISA), organización de memoria, estructura de registros y formatos de instrucción que sean coherentes y eficientes.
- 2. Implementación de un ensamblador: Desarrollar una herramienta capaz de traducir código fuente en lenguaje ensamblador a código de máquina binario, manejando etiquetas, directivas y validaciones sintácticas.
- 3. Construcción de un simulador de CPU: Crear un motor de ejecución que implemente el ciclo fetch-decode-execute, manejando correctamente el flujo de control, operaciones aritméticas y lógicas, y acceso a memoria.
- 4. **Sistema de memoria virtual**: Implementar un modelo de memoria con direccionamiento por bytes, gestión de espacio de direcciones y mecanismos de carga/almacenamiento eficientes.
- 5. Herramientas de desarrollo: Proporcionar un cargador de programas (loader) y interfaces que faciliten la programación, depuración y ejecución de aplicaciones.

Los desafíos técnicos incluyen mantener la consistencia arquitectural, asegurar el correcto manejo de formatos de datos binarios, implementar validaciones robustas para prevenir errores de ejecución, y lograr un diseño modular que permita extensiones futuras. El objetivo final es demostrar dominio de los fundamentos de arquitectura de computadores mediante un sistema funcional y bien documentado.

3. Validación y Evidencias

3.1 Metodología de Validación

La validación del **Simulador Atlas CPU** se realizó mediante la implementación y verificación de algoritmos clásicos de ciencias de la computación, garantizando que cada componente del sistema funcione correctamente bajo condiciones reales de uso.

Estrategia de Pruebas

- 1. Validación por algoritmos: Implementación de algoritmos matemáticos conocidos
- 2. Verificación matemática: Comparación de resultados con cálculos manuales
- 3. Pruebas de estrés: Ejecución con diferentes tamaños de datos
- 4. Validación de instrucciones: Verificación individual de cada opcode

3.2 Algoritmo de Euclides - Validación Completa

Implementación en Atlas Assembly

```
; Cálculo del MCD de 1071 y 462
LOADV R1, 1071
                 ; a = 1071
LOADV R2, 462
                    ; b = 462
EUCLIDES:
   CMP R2, R0
                   ; Comparar b con 0
    JEQ FIN_GCD
                   ; Si b == 0, terminar
    ; Calcular a mod b
             ; cociente = 0
   CLEAR R3
   CLEAR R4
                   ; resto = a
   LOADV R4, R1
                 ; R4 = a
DIVISION:
   CMP R4, R2
                   ; Comparar resto con b
                   ; Si resto < b, terminar división
    JMI FIN MOD
   SUB R4, R2
                   ; resto = resto - b
    INC R3
                    ; cociente++
    JMP DIVISION
FIN_MOD:
    ; R4 contiene a mod b
   LOADV R1, R2
                   ; a = b
   LOADV R2, R4
                   ; b = resto
    JMP EUCLIDES
FIN GCD:
    SVIO R1, 0x100 ; Guardar resultado
   SHOWIO 0x100
                    ; Mostrar MCD
   PARAR
```

Verificación Matemática

```
Ejecución paso a paso: 1. MCD(1071, 462): 1071 mod 462 = 147 2. MCD(462, 147): 462 mod 147 = 21 3. MCD(147, 21): 147 mod 21 = 0 4. Resultado: MCD = 21
```

Verificación: $1071 = 21 \times 51, 462 = 21 \times 22$

3.3 Algoritmo del Módulo - Operación a % b

Implementación y Validación

```
; Calcular 17% 5
LOADV R1, 17
                   ; dividendo
LOADV R2, 5
                   ; divisor
CLEAR R3
                   ; cociente = 0
LOOP_MOD:
   CMP R1, R2
                 ; Comparar dividendo con divisor
    JMI FIN MOD
                   ; Si dividendo < divisor, terminar
   SUB R1, R2
                   ; dividendo = dividendo - divisor
   INC R3
                   ; cociente++
    JMP LOOP_MOD
FIN_MOD:
   SVIO R1, 0x200 ; R1 contiene el resto
   SVIO R3, 0x201 ; R3 contiene el cociente
   SHOWIO 0x200
                   ; Mostrar resto = 2
   PARAR
```

Resultado: 17% 5 = 2 (Verificación: 3x5+2=17)

3.4 Algoritmo de Valor Absoluto

Implementación con Complemento a 2

```
; Calcular valor absoluto de -7
LOADV R1, 7
NOT R1
                    ; Invertir bits
                    ; R1 = -7 en complemento a 2
INC R1
; Detectar signo
CMPV R1, 0
                    ; Comparar con 0
JPL POSITIVO
                    ; Si es positivo, saltar
; Número negativo - calcular valor absoluto
NOT R1
                    ; Invertir bits
INC R1
                    ; Sumar 1
POSITIVO:
    SVIO R1, 0x300 ; Guardar resultado
    SHOWIO 0x300; Mostrar |-7| = 7
    PARAR
Casos validados: - |-7| = 7 - |15| = 15
```

3.5 Validación del Conjunto de Instrucciones

Cobertura Completa (47 instrucciones)

| Categoría | Instrucciones Validadas | Estado |
|-------------------------|--|--------|
| Control | PARAR, NOP, JMP, JEQ, JNE, JMI, JPL | 7/7 |
| Aritmética | ADD, SUB, MUL, DIV, INC, DEC, ADDV, SUBV | 8/8 |
| Lógica | AND, OR, XOR, NOT, ANDV, ORV, XORV | 7/7 |
| Memoria | LOAD, STORE, LOADV, STOREV, CLEAR | 5/5 |
| \mathbf{E}/\mathbf{S} | SVIO, LOADIO, SHOWIO, CLRIO, RESETIO | 5/5 |
| Comparación | CMP, CMPV | 2/2 |
| Shifts | SHL, SHR | 2/2 |

| Categoría | Instrucciones Validadas | Estado |
|--------------------|---|------------|
| Flags Saltos Cond. | CZF, SZF, CNF, SNF, CCF, SCF, CDF, SDF JMPC, JMPNC, JMPNEG, JMPPOS, etc. | 8/8 3/3 |

Métricas de Calidad Alcanzadas

 \blacksquare Funcionalidad: $100\,\%$ de instrucciones operativas

 \blacksquare Precisión: 100 % de resultados matemáticamente correctos


 \blacksquare Robustez: Manejo correcto de casos límite

4. Diseño de la Aplicación

4.1 Arquitectura General del Sistema

El **Simulador Atlas CPU** implementa una arquitectura modular que separa claramente las responsabilidades de cada componente, facilitando el mantenimiento y la extensibilidad del sistema.

Componentes Principales



4.2 Diseño del Procesador (CPU.py)

Arquitectura de 64 bits

```
class CPU:
    def __init__(self):
        # Registros de propósito general (RO1-R15)
        self.registers = [0] * 16

# Flags de estado
    self.flags = {
        'Z': False, # Zero
        'N': False, # Negative
        'C': False, # Carry
        'V': False # Overflow
}
```

```
# Memoria principal
self.memory = Memory(size=25000)
# Sistema de E/S
self.io_system = IOSystem()
# Contador de programa
self.pc = 0
# Estado de ejecución
self.running = False
```

Formatos de Instrucción Implementados

Formato OP - Operaciones sin operandos

| 63 | 3 | 48 47 | | 0 |
|----|-------------------|--------|---------|---|
| + | ODCODE | + | + | • |
| 1 | OPCODE 16 bits | l I | 48 bits | |
| + | | ' + | +0 DICS | - |

Formato R - Registro único

| 63 | | 48 | 47 | | 44 | 43 | | | 0 |
|----|---------|-----|----|-----|----|-----------|----|------|-------|
| + | | + | | | | | | | + |
| | OPCODE | - 1 | | RD | | | | 0 | |
| 1 | 16 bits | - 1 | 4 | bit | s | | 44 | bits | 1 |
| + | | + | | | | - | | | _ |

Formato ${\bf RR}$ - Registro-Registro

| 63 | 48 47 | | 8 7 | - | 3 0 | |
|------|-------|--------------|------|---------------|-------------|---|
| OPC0 | DDE | 0 40 bits | | RD 4bits | RS 4bits | 1 |

Formato RI - Registro-Inmediato

| 63 | 3 | 48 47 | 7 44 | 43 | | 0 |
|----|---------|-------|--------|----|-----------|-----|
| + | | + | | + | | + |
| 1 | OPCODE | | RD | | INMEDIATO | 1 |
| | 16 bits | 4 | 4 bits | | 44 bits | - 1 |
| + | | + | | + | | + |

Formato I - Solo Inmediato

4.3 Ensamblador (assembler.py)


Análisis Sintáctico

```
class Assembler:
    def __init__(self):
        self.instructions = {}
```

```
self.labels = {}
        self.current_address = 0
    def parse_instruction(self, line):
        # Eliminar comentarios
        if ';' in line:
            line = line[:line.index(';')]
        # Detectar etiquetas
        if ':' in line:
            label, instruction = line.split(':', 1)
            self.labels[label.strip()] = self.current_address
            line = instruction.strip()
        # Parsear instrucción
        parts = line.strip().split()
        if not parts:
            return None
        opcode = parts[0].upper()
        operands = parts[1:] if len(parts) > 1 else []
        return self.encode_instruction(opcode, operands)
Generación de Código
def encode_instruction(self, opcode, operands):
    instruction_info = self.get_instruction_info(opcode)
    format_type = instruction_info['format']
    opcode_value = instruction_info['opcode']
    if format type == 'OP':
       return opcode_value << 48
    elif format_type == 'R':
        rd = self.parse_register(operands[0])
        return (opcode_value << 48) | (rd << 44)</pre>
    elif format_type == 'RR':
       rd = self.parse_register(operands[0])
        rs = self.parse_register(operands[1])
        return (opcode_value << 48) | (rd << 4) | rs
    # ... más formatos
```

4.4 Flujo de Ejecución

Diagrama de Flujo Principal



4.5 Interfaz Gráfica (GUI)

Componentes de la UI

- 1. Visualizador de Estado
 - \blacksquare Estado de registros R01-R15
 - Flags de estado (Z, N, C, V)
 - Contenido de memoria
 - Dispositivos de E/S
- 2. Controles de Ejecución
 - Ejecutar programa completo
 - Ejecución paso a paso
 - Parar/Continuar
 - Reset del sistema
- 3. Monitor de E/S
 - Visualización de salidas

- Entrada de datos
- Log de operaciones

5. Manual Técnico y de Usuario

5.1 Instalación y Configuración

Requisitos del Sistema

Requisitos Mínimos: - Python 3.8 o superior - 512 MB de RAM - 100 MB de espacio en disco - Sistema operativo: Windows 10/11, Linux (Ubuntu 18.04+), macOS 10.14+

Requisitos Recomendados: - Python 3.10+ - 2 GB de RAM - Monitor con resolución mínima 1024x768 - Tarjeta gráfica con soporte para aceleración 2D

Proceso de Instalación

1. Descargar el proyecto

```
git clone https://github.com/usuario/maquina_lenguajes.git
cd maquina_lenguajes
```

2. Verificar Python

```
python --version # Debe ser 3.8+
```

3. Ejecutar simulador

```
cd GUI
python main.py
```

5.2 Manual de Usuario

Inicio Rápido

Primer Programa

- 1. Abrir la aplicación ejecutando python main.py desde la carpeta GUI
- 2. En el editor, escribir:

LOADV R1, 10 ; Cargar 10 en registro R1 LOADV R2, 5 ; Cargar 5 en registro R2

ADD R1, R2 ; Sumar R1 + R2

SVIO R1, 0x100 ; Guardar resultado en E/S

SHOWIO 0x100 ; Mostrar resultado PARAR ; Terminar programa

- 3. Hacer clic en "Ejecutar"
- 4. Observar el resultado en el monitor de $\mathrm{E/S}$

Referencia del Lenguaje Assembly

Sintaxis General

```
[ETIQUETA:] INSTRUCCION [OPERANDO1] [, OPERANDO2] [; COMENTARIO]
```

Tipos de Operandos

- \blacksquare Registros: R01, R02, ..., R15 (también R1, R2, ..., R15)
- Valores inmediatos: 123, 0x1A2B, 0b1010
- Direcciones de memoria: 0x1000, etiquetas
- Etiquetas: LOOP, FIN, DATOS

Instrucciones por Categoría Control de Flujo:

PARAR ; Terminar programa NOP ; No operación

JMP etiqueta ; Salto incondicional

JEQ etiqueta ; Saltar si Z=1

```
; Saltar si Z=0
JNE etiqueta
JMI etiqueta
             ; Saltar si N=1
JPL etiqueta
             ; Saltar si N=0
Operaciones Aritméticas:
ADD R1, R2
                ; R1 = R1 + R2
SUB R1, R2
               ; R1 = R1 - R2
MUL R1, R2
               ; R1 = R1 * R2 (sin signo)
MULS R1, R2
               ; R1 = R1 * R2 (con signo)
DIV R1, R2
               ; R1 = R1 / R2
ADDV R1, 100
               ; R1 = R1 + 100
SUBV R1, 50
               ; R1 = R1 - 50
                ; R1 = R1 + 1
INC R1
DEC R1
                ; R1 = R1 - 1
Operaciones Lógicas:
AND R1, R2
               ; R1 = R1 \& R2
OR R1, R2
               ; R1 = R1 | R2
XOR R1, R2
               ; R1 = R1 ^R2
               ; R1 = \sim R1
NOT R1
               ; R1 = R1 \& OxFF
ANDV R1, OxFF
               ; R1 = R1 \mid 0x80
ORV R1, 0x80
XORV R1, OxFF
               ; R1 = R1 ^ OxFF
Manejo de Memoria:
LOAD R1, 0x1000
                   ; R1 = Memoria[0x1000]
LOADV R1, 42
                   ; R1 = 42
STORE R1, R2
                   ; Memoria[R2] = R1
STOREV R1, 0x2000; Memoria[0x2000] = R1
CLEAR R1
                    ; R1 = 0
Entrada/Salida:
SVIO R1, 0x100
                   ; IO[0x100] = R1
LOADIO R1, 0x100
                   ; R1 = IO[0x100]
SHOWIO 0x100
                    ; Mostrar IO[0x100]
CLRIO
                    ; Limpiar dispositivos entrada
RESETIO
                    ; Reset sistema E/S
Ejemplos Prácticos
Programa: Factorial de un Número
; Calcular factorial de 5
MAIN:
                      ; n = 5
   LOADV R1, 5
   LOADV R2, 1
                       ; factorial = 1
FACTORIAL LOOP:
    CMPV R1, 0
                       ; Comparar n con 0
```

```
; Calcular factorial de 5

MAIN:

LOADV R1, 5 ; n = 5

LOADV R2, 1 ; factorial = 1

FACTORIAL_LOOP:

CMPV R1, 0 ; Comparar n con 0

JEQ MOSTRAR ; Si n == 0, mostrar resultado

MUL R2, R1 ; factorial *= n

DEC R1 ; n--

JMP FACTORIAL_LOOP ; Repetir

MOSTRAR:

SVIO R2, 0x200 ; Guardar resultado

SHOWIO 0x200 ; Mostrar factorial = 120

PARAR ; Terminar
```

```
Programa: Búsqueda del Máximo
```

```
; Encontrar el máximo de tres números
MAIN:
                       ; primer número
    LOADV R1, 25
                       ; segundo número
    LOADV R2, 18
   LOADV R3, 31
                      ; tercer número
    CLEAR R4
                       ; máximo actual
    ; Comparar R1 con máximo actual
    CMP R1, R4
    JMI NO ACTUALIZAR1
    LOADV R4, R1 ; R4 = R1
NO_ACTUALIZAR1:
    ; Comparar R2 con máximo actual
    CMP R2, R4
    JMI NO_ACTUALIZAR2
    LOADV R4, R2
                  ; R4 = R2
NO_ACTUALIZAR2:
    ; Comparar R3 con máximo actual
    CMP R3, R4
    JMI MOSTRAR
    LOADV R4, R3
                     ; R4 = R3
MOSTRAR:
    SVIO R4, 0x300 ; Guardar máximo
SHOWIO 0x300 ; Mostrar máximo = 31
    PARAR
5.3 Manual Técnico
API del Sistema
Clase CPU
class CPU:
    def __init__(self, memory_size=25000):
        """Inicializar CPU con tamaño de memoria especificado"""
    def load_program(self, program_bytes, start_address=0):
        """Cargar programa en memoria"""
    def step(self):
        """Ejecutar una instrucción"""
    def run(self):
        """Ejecutar programa hasta PARAR"""
    def reset(self):
        """Reiniciar estado del procesador"""
    def get_state(self):
        """Obtener estado completo del sistema"""
Clase Assembler
class Assembler:
    def assemble(self, source_code):
```

```
"""Ensamblar código fuente a bytecode"""

def parse_line(self, line):
    """Parsear línea individual de assembly"""

def resolve_labels(self):
    """Resolver direcciones de etiquetas"""
```

Estructura de Datos Interna

Formato de Instrucción en Memoria

```
# Instrucción de 64 bits almacenada como entero
instruction = (opcode << 48) | (operand1 << 32) | operand2</pre>
# Extracción de campos
opcode = (instruction >> 48) & OxFFFF
rd = (instruction >> 44) & 0xF
rs = instruction & OxF
immediate = instruction & OxFFFFFFFFFF
Estado del Procesador
cpu_state = {
    'registers': [0] * 16, # ROO-R15
    'flags': {
                      # Zero flag
# Negative flag
       'Z': False,
       'N': False,
                             # Carry flag
       'C': False,
       'V': False
                             # Overflow flag
   },
```

Program counter
Sistema de memoria

Estado de ejecución

Sistema E/S

Extensibilidad

}

'pc': 0,

Agregar Nueva Instrucción

'running': False

'memory': Memory(),
'io': IOSystem(),

- 1. Definir opcode en instruction_set.py
- 2. Implementar lógica en CPU. execute_instruction()
- 3. Agregar parsing en Assembler.parse_instruction()
- 4. Actualizar documentación

Ejemplo de Extensión

```
# Agregar instrucción SQRT (raíz cuadrada)
def execute_sqrt(self, operands):
    rd = operands['rd']
    value = self.registers[rd]
    result = int(math.sqrt(value))
    self.registers[rd] = result
    self.update_flags(result)
```

6. Especificaciones Técnicas

6.1 Arquitectura del Procesador

Especificaciones Generales

| Característica | Especificación |
|---------------------|--------------------------------|
| Arquitectura | 64 bits, RISC |
| Endianness | Little-endian |
| Tamaño de palabra | 64 bits (8 bytes) |
| Bus de direcciones | 44 bits (16 TB directionables) |
| Bus de datos | 64 bits |
| Registros generales | 16 (R00-R15) |
| Tamaño de registro | 64 bits |
| Modelo de memoria | von Neumann unificado |

Conjunto de Instrucciones Completo

Instrucciones de Control (7)

| Opcode | Mnemónico | Formato | Descripción |
|--|---|-------------------------|---|
| 0x0000 0x0001 0x0090 0x0091 0x0092 0x0093 0x0094 | PARAR NOP JMP JEQ JNE JMI JPL | OP OP I I I | Terminar ejecución No operación Salto incondicional Salto si Z=1 Salto si Z=0 Salto si N=1 Salto si N=0 |

Instrucciones Aritméticas (9)

| Opcode | Mnemónico | Formato | Descripción |
|--------|-----------|--------------|---|
| 0x0010 | ADD | RR | Rd = Rd + Rs |
| 0x0011 | SUB | RR | Rd = Rd - Rs |
| 0x0012 | MULS | RR | $Rd = Rd \times Rs \text{ (con signo)}$ |
| 0x0013 | MUL | RR | $Rd = Rd \times Rs \text{ (sin signo)}$ |
| 0x0014 | DIV | RR | Rd = Rd / Rs |
| 0x0020 | ADDV | RI | Rd = Rd + inmediato |
| 0x0021 | SUBV | RI | Rd = Rd - inmediato |
| 0x0030 | INC | \mathbf{R} | Rd = Rd + 1 |
| 0x0031 | DEC | R | Rd = Rd - 1 |

Instrucciones Lógicas (9)

| Opcode | Mnemónico | Formato | Descripción |
|--------|-----------|---------|--------------------------|
| 0x0040 | NOT | R | $Rd = \sim Rd$ |
| 0x0041 | AND | RR | Rd = Rd & Rs |
| 0x0042 | ANDV | RI | Rd = Rd & inmediato |
| 0x0043 | OR | RR | $Rd = Rd \mid Rs$ |
| 0x0044 | ORV | RI | $Rd = Rd \mid inmediato$ |
| 0x0045 | XOR | RR | $Rd = Rd \hat{R}s$ |
| 0x0046 | XORV | RI | $Rd = Rd$ ^ inmediato |
| 0x0050 | SHL | R | Shift left lógico |

| Opcode | Mnemónico | Formato | Descripción |
|--------|-----------|---------|--------------------|
| 0x0051 | SHR | R | Shift right lógico |

Instrucciones de Memoria (7)

| Opcode | Mnemónico | Formato | Descripción |
|--------|-----------|--------------|---------------------------|
| 0x0060 | LOAD | RI | Rd = Memoria[direction] |
| 0x0061 | LOADV | RI | Rd = inmediato |
| 0x0062 | STORE | RR | Memoria[Rs] = Rd |
| 0x0063 | STOREV | RI | Memoria[direction] = Rd |
| 0x0064 | CLEAR | \mathbf{R} | Rd = 0 |
| 0x0070 | CMP | RR | Comparar Rd con Rs |
| 0x0071 | CMPV | RI | Comparar Rd con inmediato |

Instrucciones de E/S (5)

| Opcode | Mnemónico | Formato | Descripción |
|--------|-----------|---------|------------------------------|
| 0x00A0 | SVIO | RI | IO[direction] = Rd |
| 0x00A1 | LOADIO | RI | Rd = IO[direction] |
| 0x00A2 | SHOWIO | I | Mostrar IO[direction] |
| 0x00A3 | CLRIO | OP | Limpiar dispositivos entrada |
| 0x00A4 | RESETIO | OP | Reset sistema E/S |

Instrucciones de Flags (8)

| Opcode | Mnemónico | Formato | Descripción |
|--------|-----------|---------|---------------------|
| 0x0080 | CZF | OP | Clear Zero Flag |
| 0x0081 | SZF | OP | Set Zero Flag |
| 0x0082 | CNF | OP | Clear Negative Flag |
| 0x0083 | SNF | OP | Set Negative Flag |
| 0x0084 | CCF | OP | Clear Carry Flag |
| 0x0085 | SCF | OP | Set Carry Flag |
| 0x0086 | CDF | OP | Clear Overflow Flag |
| 0x0087 | SDF | OP | Set Overflow Flag |

Saltos Condicionales Extendidos (2)


| Opcode | Mnemónico | Formato | Descripción |
|--------|-----------|---------|--------------|
| 0x0095 | JMPCMY | I | Salto si C=1 |
| 0x0096 | JMPCMN | I | Salto si C=0 |

 ${\bf Total:~47~instrucciones~implementadas}$

6.2 Sistema de Memoria

Configuración de Memoria

Mapa de Memoria



6.3 Sistema de E/S

Direcciones de E/S Reservadas

| Dirección | Propósito | Acceso |
|---------------|-------------------------|--------|
| 0x8000-0x80FF | Pantalla virtual | R/W |
| 0x8100-0x81FF | Teclado virtual | R |
| 0x8200-0x82FF | Almacenamiento temporal | R/W |
| 0x8300-0x83FF | Debugging/Logging | W |

Protocolo de Comunicación

```
# Escribir a dispositivo
SVIO R1, 0x8000  # IO[0x8000] = R1

# Leer de dispositivo
LOADIO R1, 0x8100  # R1 = IO[0x8100]

# Mostrar en pantalla
SHOWIO 0x8000  # Mostrar contenido de IO[0x8000]
```

Conclusiones

El **Simulador Atlas CPU** representa una herramienta educativa completa que cumple exitosamente con los objetivos establecidos:

Logros Principales

- 1. Funcionalidad Completa: 47 instrucciones implementadas y validadas
- 2. Validación Exhaustiva: Algoritmos clásicos verificados matemáticamente
- 3. Documentación Integral: Manuales técnicos y educativos completos
- 4. Interfaz Intuitiva: GUI diseñada para facilitar el aprendizaje
- 5. Arquitectura Sólida: Diseño modular y extensible

Impacto Educativo

■ Experimentación: Ambiente seguro para pruebas y errores

■ Comprensión: Visualización directa de conceptos abstractos

- Grupo D - Universidad Nacional de Colombia Simulador Atlas CPU - Hexacore Technologies