


Projet de Sysnum


Objectif : Implémenter un processeur NiosII

- 32 bits
- 32 registers
- Un set d'instruction riche


Architecture générale




CPU




Fonctionnement du CPU




Fetch1




Fetch2



Decode




Execute state : I_OP



addi rB, rA, imm $rB \leftarrow rA + imm_s$

Execute state : I_OP




Execute state : Branch

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
A					B					IMM16																OP					

beq rA, rB, imm if ($rA = rB$) goto $PC+4+imm_s$

Execute state : Branch




Execute state : Store

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
A					B					IMM16																0x15					

stw $rB, \text{imm} \ (rA) \quad \text{MEM}[\text{imm}_s + rA] \leftarrow rB$

Execute State : Store



Difficultés rencontrés

- Minijazz : trop lent pour faire tout ce que j'avais envisagé
- La simulation permet de faire moins de chose que le hardware tel que le simulateur est concu


Bilan

- Une grande partie de l'instruction set a été implémentée et est fonctionnelle

Cela comporte :

- L'arithmétique
- La logique
- Les comparaisons
- Les branch
- L'accès mémoire

La clock : idée de base



Il faut donc rajouter à notre processeur

- La gestion des interruptions en modifiant le PC
- Une routine d'interruption

Problème

- La clock de mon processeur n'est pas assez rapide pour bénéficier des interruptions
- Il faut deux clocks différentes : une pour le timer, une pour le processeur. Ce n'est pas possible sans grosses modifications du simulateur

Solution

- Une boucle très moche

Démo time