Implementierung einer interruptgesteuerten Benutzerschnittstelle

auf einem Low-Power-Mikrocontroller

Bachelor-Thesis

zur Erlangung des akademischen Grades Bachelor of Science (B. Sc.) im Studienfach Angewandte Informatik

H T . Hochschule Konstanz

Technik, Wirtschaft und Gestaltung

G

vorgelegt von: Julian Rapp

Matrikelnummer: 304875

Erstgutachter: Prof. Dr. Irenäus Schoppa

Zweitgutachter: Prof. Dr. Heiko von Drachenfels

eingereicht in: Konstanz, am 30. Juni 2025

Eidesstattliche Erklärung

Hiermit erkläre ich, dass ich diese Bachelorarbeit selbstständig und nur unter Benutzung der angegebenen Literatur und Hilfsmittel angefertigt habe und alle Ausführungen, die wörtlich oder sinngemäß übernommen wurden, als solche gekennzeichnet sind. Die Arbeit hat in gleicher oder ähnlicher Form noch keiner Prüfungsbehörde vorgelegen und ist auch noch nicht veröffentlicht. Ich bin mir bewusst, dass eine falsche Erklärung rechtliche Folgen haben wird.

Konstanz, den 5. Juni 2025

Julian Rapp

Zitat

Interrupts are a major feature of most embedded software. They are vaguely like functions that are called by hardware rather than software. The distinction sounds trivial but it makes them much harder to handle [...].

(DAVIES)

Abstract

Die vorliegende wissenschaftliche Arbeit behandelt die Planung und Entwicklung einer interruptgesteuerten Benutzerschnittstelle zur Überwachung und Manipulation von Registern und Speicherzellen. Die Entwicklung soll auf Basis eines Low-Power-Microcontrollers der MSP430 Familie von Texas Instruments erfolgen.

Es erfolgt eine umfangreiche Planungs-/ und Entwicklungsphase, die in Anlehnung an den Rational Unified Process dokumentiert wird. Auf Basis dieser Planung wird die Software dann als austauschbares Modul implementiert. Der Vorgang der praktischen Umsetzung wird schriftlich dokumentiert. Zum Abschluss der Arbeit wird die Erweiterung im Live-Betrieb des Praktikums von Microprozessorsysteme zum Einsatz kommen.



Inhaltsverzeichnis

EI	Eldesstattliche Erklarung						
Inl	haltsv	verzeicł	nnis				
ΑŁ	okürz	ungsve	rzeichnis und Glossar	Ш			
1.	Einle	eitung		1			
	1.1.	Das Zi	iel dieser Arbeit	1			
	1.2.	Die Ui	mgebung, in der die Arbeit entstand	1			
	1.3.	Der A	ufbau dieser Arbeit	2			
	1.4.	Viele l	Informationen, wenige Quellen	2			
2.	Übe	rblick		3			
	2.1.	Timer	und Interrupt Service Routinen (ISR)	5			
		2.1.1.	Timer Zählweisen	7			
		2.1.2.	Capture-Mode	8			
		2.1.3.	Compare-Mode	Ĝ			
		2.1.4.	Einstellungen der Capture and Compare Register	11			
		2.1.5.	Timer Control-Register	13			
		2.1.6.	Zusammenfassung und Einsatzmöglichkeiten	14			
	2.2.	Enhan	ced Universal Serial Communication Interface (eUSCI)	17			
		2.2.1.	Überblick über die eUSCI-Architektur	17			
		2.2.2.	Einordnung vorhandener Kommunikationsschnittstellen	18			
		2.2.3.	eUSCI_A Modul: UART-Modus (Asynchrone Kommunikation)	20			
		2.2.4.	eUSCI-Konfiguration	26			
		2.2.5.	Zusammenfassung	28			
3.	Entv	wicklun	g	30			
	3.1.	Konze	prionierung Observer-Modul	31			
		3.1.1.	Zustandsautomat und Funktionsumfang	32			
		3.1.2.	Initialisierung	33			

		3.1.3.	Timer ISR	35
			UART ISR	
	3.2.		iptgesteuertes Lesen und Schreiben	
	0.2.		Grundkonzept des statusorientierten, interruptgesteuerten Be-	71
		0.2.1.	triebs	41
		3.2.2.	Rolle der Interrupt Service Routinen	
		3.2.3.	Implementierung der Lese- und Schreibfunktion	
	3.3.		behandlung	
	3.4.		ging-Methoden: Hardware- vs. Software-Breakpoints	
			Der MSP-FET Download Adapter im Detail	
			Konzeptionierung von Software-Breakpoints	
4.	Fazi	t und k	critische Bewertung	64
	4.1.	Das E	rgebnis	64
		4.1.1.	Untersuchung der Laufzeit unter Realbedingungen	65
		4.1.2.	Fazit zu Software Breakpoints	67
	4.2.	Die Be	ewertung	68
	4.3.	Ein Au	ısblick	69
Lit	eratı	ır		VII
Αŀ	bildu	ngsver	zeichnis	IX
Та	belle	nverzei	chnis	X
Ve	rzeic	hnis de	er Listings	ΧI
Α.	Anh	ang		i
		•	ndete Hilfsmittel	j
		A.1.1.	Erklärung zur Nutzung von KI-Sprachmodellen zur Sprachli-	
			chen Überarbeitung	j
		Δ12	Erklärung zur Erstellung von Diagrammen	ii



Abkürzungsverzeichnis und Glossar

16-Bit-RISC-Microcontroller Mikrocontroller mit 16-Bit-Registerbreite und redu-

zierter Befehlssatzarchitektur (Reduced Instruction Set Com-

puter)

Absolute Operand befindet sich an einer feste Speicheradresse.

ACLK Auxiliary Clock

alphanumerisch Zeichenkombination aus Buchstaben (lateinisches Alphabet)

und Ziffern (0–9)

Auxiliary Clock ... Niederfrequente Taktquelle in Mikrocontroller-Systemen, die

typischerweise von einem Quarzoszillator gespeist wird und

für energiesparende Betriebsmodi verwendet wird.

BITCLK Bit-Clock

Breakpoint Bezeichnet in der Softwareentwicklung eine vom Entwickler

bewusst gesetzte Unterbrechung im Programmablauf, die typischerweise zur Laufzeit-Debugging-Zwecken verwendet wird.

Beim Erreichen dieses Punkts wird die Ausführung des Pro-

gramms angehalten, sodass der aktuelle Zustand (z. B. Variableninhalte,

Stack, Speicher) analysiert werden kann.

Clock-Source Eine Referenz auf ein periodisches Zeitsignal um zeitliche Ab-

läufe zu synchronisieren; typischerweise in Form von Quarzos-

zillatoren oder externen Taktsignalen.

Compiler-Intrinsic . Compiler-spezifische, vordefinierte Funktionen, die direkt in

optimierten Assemblercode umgesetzt werden.

Debugger Ein Werkzeug zur schrittweisen Ausführung und Analyse von

Programmen. Es erlaubt das Setzen von Haltepunkten, das überprüfen von Speicherinhalten und das Nachvollziehen von

Kontrollflüssen zur Fehlersuche und -behebung.

Dictionary Datenstruktur, die Schlüssel-Wert-Paare speichert und schnellen Zugriff auf Werte über ihre eindeutigen Schlüssel erlaubt. enhanced Universal Serial Communication Interface Serielle Schnittstelle in Mikrocontrollern von Texas Instruments, die verschiedene Kommunikationsprotokolle (z. B. UART, SPI, I²C) unterstützt. eUSCI enhanced Universal Serial Communication Interface eUSCI A enhanced Universal Serial Communication Interface Type A eUSCI_B enhanced Universal Serial Communication Interface Type B extended Word Synonym für 4 Byte große Datenbreite FRAM Ferroelectric Random Access Memory GEL General Extension Language GPIO General Purpose Input/Output Halbduplex Datenübertragung zu einem Zeitpunkt nur in eine Richtung möglich I^2C Inter-Integrated Circuit Immediate Operand ist direkt in der Instruktion enthalten – also ein fester Wert, nicht aus dem Speicher. Indirect Operand ist nicht direkt gegeben, sondern steht an der Adresse, die ein Register enthält. interruptgesteuert . Ein Mechanismus zur ereignisorientierten Unterbrechung des normalen Programmablaufs ISR Interrupt Service Routine JTAG Joint Test Action Group Low-Power-Mikrocontroller Ein Mikrocontroller, der für energieeffiziente Anwendungen optimiert ist. Typischerweise eingesetzt in batteriebetriebenen Embedded-Systemen LP-MCU Low-Power-Mikrocontroller LPM Low Power Mod LSB Least Significant Bit Megaherz Maßeinheit für die Frequenz und entspricht einer Million Schwin-

gungen pro Sekunde (1 MHz = 10^6 Rechenschritte).

MIPS Microprozessorsysteme

Modul Eine funktionale Einheit innerhalb eines größeren Systems, die

separat entwickelt und gewartet werden kann

MS/s Mega-Samples pro Sekunde

MSP-FET Flash Emulation Tool

Non-Return-to-Zero Binäres Leitungscodierungsverfahren, bei dem der Signalpegel

während eines Bitintervalls konstant bleibt und nicht zwischen

den Bits auf einen Nullpegel zurückkehrt

NRZ non-return to zero

Opcode Auch op code oder operation code, ist eine meist in hexade-

zimaler Schreibweise angegebene Zahl, die die Nummer eines

Maschinenbefehls für einen bestimmten Prozessortyp angibt.

PC Personal Computer

PC Program Counter

Plug-and-Play Automatische Erkennung und Integration von Komponenten

in ein System ohne manuelle Konfiguration

Prescaler Vorschaltglied in elektronischen Zählschaltungen oder Timern,

welches die Frequenz eines Eingangssignals durch einen festen Faktor reduziert, um eine nachfolgende Verarbeitung mit ge-

ringerer Taktrate zu ermöglichen.

Program Counter .. Ein Register, das die Speicheradresse des derzeitigen Befehls

enthält.

Pulsweitenmodulation Ein Verfahren zur Steuerung der Leistungszufuhr, bei dem

die mittlere Ausgangsleistung durch Variieren des Abtastver-

hältnisses eines Rechtecksignals reguliert wird.

PWM Pulsweitenmodulation

RAM Random Access Memory

Register Speicherzellen, die flüchtig sind und ihre Inhalte beim Aus-

schalten verlieren

RxD Receive Data

sampling clock Bestimmt den Zeitpunkt der Abtastung eingehender Bits; sie

wird üblicherweise aus einer übergeordneten Taktquelle (z. B. SMCLK)

abgeleitet und beeinflusst maßgeblich die Genauigkeit der Da-

tenübertragung.

SBW Spy-Bi-Wire

SMCLK Sub-Main Clock

SP Stack Pointer

SP Stop-Bit

SPI Serial Peripheral Interface

Spy-Bi-Wire Zweidraht-Variante des JTAG-Protokolls, die Pin-Anzahl am

Target reduziert und besonders für platzkritische Anwendun-

gen von Vorteil ist.

SR Status Register

SRAM Static Random Access Memory

ST Start-Bit

Stack Pointer Ein Register, das die Speicheradresse des letzten oder ersten

Datenelements im Stack speichert.

statischer Arbeitsspeicher Schnellster, flüchtiger Speicher mit geringer Kapazität,

bestehend aus Flip-Flops welcher meist direkt in der CPU mit

eingebaut ist.

Statusregister Register für eine Reihe von Flags, die von der arithmetisch-

logischen Einheit in Abhängigkeit der zuletzt durchgeführten

Rechenoperation gesetzt werden.

Sub-Main Clock ... Taktgesteuertes Signal, das typischerweise für Peripheriegeräte

verwendet wird und sich aus einer frei wählbaren Taktquelle

ableiten lässt.

Trade-off Abwägung zwischen zwei konkurrierenden Zielen, Konzepten,

oder ähnlichem, bei der die Verbesserung des einen mit der

Verschlechterung des anderen einhergeht.

TxD Transmit Data

UART Universal Asynchronous Receiver Transmitter

Vollduplex Gleichzeitige Datenübertragung in beide Richtungen

Word Synonym für 2 Byte große Datenbreite



Zustandsautomat .. Auch endlicher Automat, ist ein mathematisches Modell zur Beschreibung von Systemen mit endlich vielen Zuständen, das Übergänge zwischen diesen in Abhängigkeit von Eingaben definiert.



1. Einleitung

1.1. Das Ziel dieser Arbeit

Diese Bachelor-Thesis befasst sich mit der Entwicklung einer $interruptgesteuerten^1$ Benutzerschnittstelle auf einem Low-Power- $Mikrocontroller^2$, zur Überwachung und Manipulation von $Registern^3$ und Speicherzellen in RAM und FRAM.

Im Zuge des Arbeitsauftrags wird ein unabhängiges $Modul^4$ entwickelt, welches nach Wunsch aktiviert oder deaktiviert wird.

1.2. Die Umgebung, in der die Arbeit entstand

Die Entwicklung der Software geschah in Absprache mit Herr Prof. Dr. Irenäus Schoppa, welcher ein zusätzliches Tool für Studenten im Praktikum von Microprozessorsysteme benötigt.

Als Entwicklungsbasis kam der in *MIPS* herangezogene MSP430FR5729 von Texas Instruments zum Einsatz, welcher bereits ein ausgereifter und etablierter *LP-MCU* ist. Viele Technologien, die diesem Prozessor zugrunde liegen, werden in dieser Arbeit wissentlich nicht behandelt, um den Rahmen nicht zu sprengen und sich auf das wesentliche zu konzentrieren.

 $^{^{1}\}mathrm{Ein}$ Mechanismus zur ereignisorientierten Unterbrechung des normalen Programmablaufs

²Ein Mikrocontroller, der für energieeffiziente Anwendungen optimiert ist. Typischerweise eingesetzt in batteriebetriebenen Embedded-Systemen

³Speicherzellen, die flüchtig sind und ihre Inhalte beim Ausschalten verlieren

⁴Eine funktionale Einheit innerhalb eines größeren Systems, die separat entwickelt und gewartet werden kann



1.3. Der Aufbau dieser Arbeit

Grundlagen, Technologien und Evaluation: Im Kapitel 2 werden die zur Planung und Umsetzung verwendeten Grundlagen und Technologien erarbeitet. Die grundlegenden Eigenschaften und der Aufbau des Softwareentwicklungsprozesses auf einem LP-MCU werden erklärt und die benötigten Dokumentationen referenziert.

Konzeptionierung der Benutzerschnittstelle: Dieses Kapitel umfasst die Dokumentation der gesamten Planungsphase des Observer-Moduls. Hier wird eine Übersicht über die Lösungsfindung geschaffen und anschließend die zur Planung erforderlichen Dokumente und Diagramme angefertigt.

Die Entwicklung des Observers: Dieses Kapitel enthält die Dokumentation der tatsächlichen Programmierung des Software-Moduls. Hier wird die Implementation geklärt und der Verlauf der Entwicklung anhand von Beispielen schrittweise abgearbeitet.

Fazit und kritische Bewertung: Im Fazit werden die gemachten Erfahrungen und die Ergebnisse der Planung und Entwicklung abschließend zusammengefasst und kritisch bewertet. Zusätzlich wird ein kleiner Ausblick auf Erweiterungsmöglichkeiten und mögliche Optimierungsschritte unternommen.

1.4. Viele Informationen, wenige Quellen ...

Grundsätzlich war es einfach geeignete Quellen zu den Themen rund um die Technologien zu finden, da – wie bereits erwähnt – die Entwicklungsplattform und der Microcontroller weitesgehend etabliert sind. Allerdings können alle wichtigen Informationen aus erster Hand, von dem Hersteller entnommen werden, weshalb andere Quellen unnötig erscheinen.

2

2. Überblick

Die Auswahl einer geeigneten Entwicklungsplattform bildet die Grundlage für die erfolgreiche Implementierung und Evaluierung eingebetteter Systeme. Im Rahmen dieser Arbeit dient der MSP430FR5729 von Texas Instruments als zentrale Hardwarekomponente. Dessen Architektur und Funktionalitäten werden in den folgenden Abschnitten näher betrachtet.

Der MSP430FR5729 ist ein Low-Power-Microcontroller 16-Bit-RISC-Microcontroller 5 von Texas Instruments mit einer Maximalen Taktfrequenz von Acht Megaherz 6. Eingebaute Low-Power-Modi (LPMs), (Auflistung aller Modi in Abbildung 2.1) ermöglichen u. a. niedrigere Taktfrequenzen und das deaktivieren von Oszillatoren, wodurch er sich besonders gut für energieeffiziente Anwendungen im Bereich eingebetteter Systeme eignet. [3, 5, S. 43, Kap. 6.3, S. 35, Kap. 1.4 & S. 37, Kp. 1.4.1]

Der Mikroprozessor besitzt 16 Kilobyte an nicht-flüchtigen FRAM, sowie ein Kilobyte statischen Arbeitsspeicher⁷ (SRAM).

Die Versorgungsspannung beträgt 2 bis 3,6 Volt wobei ebenfalls verschiedene Low-Power-Modi verwendet werden können, um den Stromverbrauch zunehmend zu minimieren. Diese beeinflussen den späteren Umgang mit Timer-Interrupts, weil sie den Energieverbrauch im Wartezustand beeinflussen. [3, S. 26, Kap. 5.20]

Des Weiteren besitzt der Chip Fünf Interne 16-Bit Timer mit jeweils Sieben Capture and Compare Registerblöcken. Diese internen Timer stellen eine zentrale Komponente für die Realisierung präziser Zeitgesteuerter Funktionen und die Generierung von Interrupts dar, welche im nachfolgenden Kapitel 2.1 tiefgreifender erläutert werden.

⁵Mikrocontroller mit 16-Bit-Registerbreite und reduzierter Befehlssatzarchitektur (Reduced Instruction Set Computer)

 $^{^6}$ Maßeinheit für die Frequenz und entspricht einer Million Schwingungen pro Sekunde (1 MHz = 10^6 Rechenschritte).

⁷Schnellster, flüchtiger Speicher mit geringer Kapazität, bestehend aus Flip-Flops welcher meist direkt in der CPU mit eingebaut ist.



SCG1(1)	SCG0	OSCOFF(1)	CPUOFF(1)	Mode	CPU and Clocks Status ⁽²⁾
0	0	0	0	Active	CPU, MCLK are active.
					ACLK is active. SMCLK optionally active (SMCLKOFF = 0).
					DCO is enabled if sources ACLK, MCLK, or SMCLK (SMCLKOFF = 0).
					DCO bias is enabled if DCO is enabled or DCO sources MCLK or SMCLK (SMCLKOFF = 0).
0	0	0	1	LPM0	CPU, MCLK are disabled.
					ACLK is active. SMCLK optionally active (SMCLKOFF = 0).
					DCO is enabled if sources ACLK or SMCLK (SMCLKOFF = 0).
					DCO bias is enabled if DCO is enabled or DCO sources MCLK or SMCLK (SMCLKOFF = 0).
0	1	0	1	LPM1	CPU, MCLK are disabled.
					ACLK is active. SMCLK optionally active (SMCLKOFF = 0).
					DCO is enabled if sources ACLK or SMCLK (SMCLKOFF = 0).
					DCO bias is enabled if DCO is enabled or DCO sources MCLK or SMCLK (SMCLKOFF = 0).
1	0	0	1	LPM2	CPU, MCLK are disabled.
					ACLK is active. SMCLK is disabled.
					DCO is enabled if sources ACLK.
1	1	0	1	LPM3	CPU, MCLK are disabled.
					ACLK is active. SMCLK is disabled.
1	1	1	1	LPM4	CPU and all clocks are disabled.
1	1	1	1	LPM3.5	When PMMREGOFF = 1, regulator is disabled. No memory retention. In this mode, RTC operation is possible when configured properly. See the RTC module for further details.
1	1	1	1	LPM4.5	When PMMREGOFF = 1, regulator is disabled. No memory retention. In this mode, all clock sources are disabled: that is, no RTC operation is possible.

⁽¹⁾ This bit is automatically reset when exiting low-power modes. See Section 1.4.2 for details.

Abb. 2.1.: Operating Modes [5, S. 37, Kap. 1.4, Tab. 1-2]

Zur externen Kommunikation sind Protokolle wie *UART*, I^2C und SPI integriert, welche mit 32 Programmierbaren GPIO-Pins angeschlossen werden können. Kommunikationsschnittstellen sind für die Interaktion mit der Außenwelt und Peripheriegeräten von hoher Bedeutung. Eine detailliertere Ausarbeitung des *enhanced Universal Serial Communication Interface*⁸ (*eUSCI*) in Kapitel 2.2. [3, S. 1, Kap. 1.1]

⁽²⁾ The low-power modes and, hence, the system clocks can be affected by the clock request system. See the Clock System chapter for

⁸Serielle Schnittstelle in Mikrocontrollern von Texas Instruments, die verschiedene Kommunikationsprotokolle (z. B. UART, SPI, I²C) unterstützt.



Copyright © 2016, Texas Instruments Incorporated

Abb. 2.2.: Block Diagramm MSP430FR5729 Mikrocontroller [3, S. 2, Kap. 1.4]

Abbildung 2.2 zeigt ein vollständiges Block Diagramm des Mikroprozessors, welches noch einige weitere Eigenschaften, Funktionen und Subsysteme auflistet. ⁹

2.1. Timer und Interrupt Service Routinen (ISR)

Timer und Interrupt Service Routinen (*ISRs*) stellen einen fundamentalen Baustein moderner eingebetteter Systeme dar. Sie ermöglichen präzise, zeitgesteuerte Funktionen als auch das reagieren auf externe Ereignisse. Womit die Realisierungen komplexer, Echtzeitsysteme möglich wird. Im Folgenden wird die Timer-Architektur des MSP430FR5729 und die zugehörigen ISR-Mechanismen detailliert betrachtet.

Der MSP430FR5729 verfügt über insgesamt fünf 16-Bit-Timer, wobei zwei dem Typ A und drei dem Typ B angehören. Beide Typen ermöglichen vielseitige Zeitsteuerungsfunktionen, weisen jedoch spezifische Unterschiede in ihren Konfigurationsmöglichkeiten auf.

Beide Timer-Typen verfügen über einen gemeinsamen 16-Bit-Zähler sowie sieben Capture/Compare-Register. Diese Register ermöglichen die Implementierung ver-

⁹Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.

schiedenster Funktionen. Die Capture-Funktionalität dient dazu, den aktuellen Zählerwert bei einem externen oder internen Ereignis präzise zu erfassen. Dies ist beispielsweise nützlich für die Messung von Pulsweiten oder Frequenzen. Die Compare-Funktionalität hingegen erlaubt den Vergleich des aktuellen Zählerstandes mit einem in den Compare-Registern hinterlegten Wert. Bei einer übereinstimmung kann eine konfigurierbare Aktion ausgelöst werden, wie beispielsweise das Setzen oder Rücksetzen eines Ausgangspins oder das Generieren eines Interrupts. Die vielseitigen Einstellungsmöglichkeiten dieser Register erlauben die Realisierung komplexer Zeitgesteuerter Aufgaben. [5, 2, S. 333, Kap. 11 & S. 355, Kap. 12, S. 287, Kap. 8.3 & S. 194, Kap. 6.8.2]

Die Timer des Typs B weisen im Vergleich zu dem Timer des Typs A, erweiterte Konfigurationsmöglichkeiten auf. Darunter fällt die Konfigurierbarkeit der Timer-Länge auf 8, 10, 12 oder 16 Bit, was eine flexible Anpassung der Zählauflösung und der überlaufperiode für unterschiedliche Auflösungen ermöglicht. Weiterhin sind alle Capture/Compare-Blöcke doppelt gepuffert. Diese doppelte Pufferung erlaubt das Laden neuer Vergleichswerte, während eines aktiven Zählzyklus, wodurch unerwünschte Effekte oder Inkonsistenzen in den Ausgangssignalen vermieden werden. Zudem können alle Ausgänge auf einen hochohmigen Zustand umgeschaltet werden, was in bestimmten Applikationen vorteilhaft sein kann. Ein weiterer wichtiger Unterschied besteht darin, dass die Capture/Compare-Eingänge nicht synchronisiert sind und somit asynchron zu dem internen Takt des Timers operieren können, was in bestimmten Szenarien die Erfassung externer Ereignisse erleichtert. [5, 2, S. 356, Kap. 12.1.1, S. 353, Kap. 8.9]

Für die präzise Steuerung und Ereignisbehandlung bieten die Timer verschiedene Betriebsarten, die im Folgenden näher erläutert werden.



2.1.1. Timer Zählweisen

Der Zählmodus, bestimmt die interne Zählweise des Timers. Die Timer unterstützen typischerweise mehrere Varianten dieses Modus, um unterschiedlichen Anforderungen gerecht zu werden. [2, S. 291, Kap. 8.3.1]

- Up Mode: Im Up Mode (Additive Zählweise) beginnt der Zähler bei Null und inkrementiert seinen Wert mit jedem Taktimpuls der gewählten Clock-Source¹⁰. Er erreicht einen vordefinierten Maximalwert, der im Compare-Register gespeichert ist, und beginnt dann wieder von Null zu zählen. Ein überlauf-Interrupt wird generiert, sobald der Zähler den Wert von CCR0 erreicht. Dieser Modus eignet sich ideal für die Erzeugung periodischer Ereignisse oder die Messung von Zeitintervallen bis zu einem bestimmten Grenzwert. Beispielsweise kann durch die Wahl einer geeigneten Clock-Source und eines passenden Wertes im Compare-Register eine präzise Zeitbasis für periodische Aufgaben geschaffen werden. [5, 2, S. 337, Kap. 11.2.3.1 & S. 359, Kap. 12.2.3.1, S. 330, Kap. 8.6]
- Continuous Mode: Der Continuous Mode lässt den Zähler von Null bis zum maximal möglichen Wert (FFFFh für 16-Bit-Timer) zählen und anschließend wieder bei Null beginnen. Ein überlauf-Interrupt wird generiert, wenn der Zähler vom Wert von FFFFh auf 0 überläuft. [5, S. 338, Kap. 11.2.3.2 & S. 360, Kap. 12.2.3.2] Dieser Modus ist besonders nützlich, wenn längere, voneinander unabhängige Zeitintervalle zu messen oder wenn eine freilaufende Zeitbasis benötigt wird, um Ereignisse in Bezug auf den Zählerstand, ohne einen periodischen Neustart durch das Compare-Register, zu erfassen. [5, 2, S. 338, Kap. 11.2.3.3 & S. 360, Kap. 12.2.3.3, S. 318, Kap. 8.5]
- Up/Down Mode: Der Up/Down Mode (Auf-/Abwärtszählmodus) kombiniert das Auf- und Abzählen. Der Zähler beginnt bei Null, zählt Zyklisch bis zum festgelegten Wert im Compare-Register und dann wieder bis Null herunter. Ein überlauf-Interrupt wird generiert, wenn der Zähler den Wert von CCR0 erreicht, und ein weiterer Interrupt (sofern aktiviert) kann beim Erreichen von Null gesetzt werden. [5, S. 339, Kap. 11.2.3.4 & S. 361, Kap. 12.2.3.4] Dieser Modus erzeugt eine symmetrische *Pulsweitenmodulation*¹¹ (*PWM*) und

¹⁰Eine Referenz auf ein periodisches Zeitsignal um zeitliche Abläufe zu synchronisieren; typischerweise in Form von Quarzoszillatoren oder externen Taktsignalen.

¹¹Ein Verfahren zur Steuerung der Leistungszufuhr, bei dem die mittlere Ausgangsleistung durch Variieren des Abtastverhältnisses eines Rechtecksignals reguliert wird.

H T · Hochschule Konstanz
Technik, Wirtschaft und Gestalt
W · G ·

wird häufig in Anwendungen zur Motorsteuerung oder zur Erzeugung präziser analoger Ausgangssignale eingesetzt. [5, 2, S. 340, Kap. 11.2.3.5 & S. 362, Kap. 12.2.3.5, S. 349, Kap. 8.7]

Die Wahl eines geeigneten Modus hängt stark von der spezifischen Anwendung ab. Für einfache Zeitmessungen oder periodische Aufgaben ist der Up Mode oft ausreichend, während der Continuous Mode für längere Intervalle oder als Basis für komplexere Zeitsteuerungen dient. Der Up/Down Mode hingegen findet seine Anwendung primär in der Erzeugung von Steuersignalen.

2.1.2. Capture-Mode

Der Capture Mode ermöglicht es, den aktuellen Wert des Zählers präzise zu erfassen, wenn ein bestimmtes Ereignis an einem zugehörigen Eingangspin auftritt. Der erfasste Zählerwert wird in einem der Capture-Register (CCR0 bis CCR6) gespeichert. Dies ist besonders nützlich für die Messung von externen Signalen wie Pulsweiten, Frequenzen oder der Zeit zwischen zwei Ereignissen. Beispiele hierzu in Abbildung 2.3.




Abb. 2.3.: Capture Mode Einsatzbeispiele [2, S. 301, Abb. 8.7]

Die Timer des MSP430FR5729 unterstützen verschiedene Capture-Modi. Diese legen fest, bei welcher Art von Signaländerung die Erfassung des Zählerwertes erfolgt:



- Capture on rising edge: Sobald am zugehörigen Eingangspin eine steigende Flanke detektiert wird (übergang von Low nach High) wird in diesem Modus der aktuelle Zählerwert in das Capture-Register geschrieben.
- Capture on falling edge: Hier erfolgt die Erfassung des Zählerwertes am Eingangspin bei einer fallenden Flanke (übergang von High nach Low).
- Capture on both edges: Dieser Modus ermöglicht die Erfassung des Zählerwertes sowohl bei steigender als auch fallender Flanken. Dies ist besonders praktisch für die Messung von Signalperioden oder bei Relevanz beider Flanken eines Signals.

Sofern ein Interrupt im entsprechenden Capture-Register aktiviert ist, kann dieser auch Interrupts auslösen. In der zugehörigen ISR kann der erfasste Zählerwert aus dem Capture-Register gelesen und weiterverarbeitet werden. Mehrere Capture-Register innerhalb eines Timers ermöglichen die Erfassung und Auswertung mehrerer aufeinanderfolgender Ereignisse, ohne dass der vorherige Wert überschrieben wird.

Die Konfiguration des Capture Mode umfasst die Auswahl des auslösenden Ereignisses (Flanke) sowie ggf. die Aktivierung des Capture-Interrupts. Die erfassten Zeitstempel im Capture-Register erlauben präzise Messungen und die Analyse externer Signale in eingebetteten Systemen. [5, 2, S. 340, Kap. 11.2.4.1 & S. 362, Kap. 12.2.4.1, S. 300, Kap. 8.4]

2.1.3. Compare-Mode

Der Compare Mode ermöglicht es, den aktuellen Wert des Zählers kontinuierlich mit den in den Compare-Registern CCR0 bis CCR7 hinterlegten Werten zu vergleichen. Wenn der Zählerstand mit dem Vergleichswert übereinstimmt, kann z. B. ein Interrupt ausgelöst oder ein Ausgangspin beeinflusst werden.

Die Compare-Modi bieten verschiedene Möglichkeiten, wie der Ausgangspin bei einer übereinstimmung beeinflusst werden soll:

• Set output on compare: Bei einer übereinstimmung des Zählerstandes mit dem Compare-Registerwert wird der zugehörige Ausgangspin auf High gesetzt.

9



- Reset output on compare: Hier wird der Ausgangspin bei übereinstimmung auf Low gesetzt.
- Toggle output on compare: In diesem Modus ändert der Ausgangspin bei jeder übereinstimmung seinen Zustand (von High nach Low oder von Low nach High).
- Output High: Der Ausgangspin wird permanent auf High gehalten.
- Output Low: Der Ausgangspin wird permanent auf Low gehalten.
- Set/Reset: In Kombination mit dem Compare-Register 0 (CCR0) kann ein PWM-Signal erzeugt werden. Beispielsweise kann der Ausgang bei Erreichen des CCR0-Wertes gesetzt und bei Erreichen des CCRn-Wertes zurückgesetzt werden (oder umgekehrt), wobei CCRn die Pulsweite bestimmt.

Abbildung 2.4 zeigt eine mögliche Konfiguration im Zählmodus Up/Down mit zwei Compare-Registern (TAxCCR1 & TAxCCR2), eingestellt auf Toggle/Set und Toggle/Reset.




Abb. 2.4.: Ausgabeeinheit im Up/Down-Modus [5, S. 340, Abb. 11-9]

Ähnlich wie beim Capture Mode ermöglicht ein Interrupt der CPU, auf präzise Zeitpunkte zu reagieren und entsprechende Aktionen auszuführen. Der Compare Mode ist somit ein vielseitiges Werkzeug zur Erzeugung von Steuersignalen, zur Implementierung von Zeitverzögerungen oder zur Synchronisation interner Operationen



mit einer präzisen Zeitbasis. [5, 2, S. 342, Kap. 11.2.4.2 & S. 364, Kap. 12.2.4.2, S. 352, Kap. 8.8]

Nachdem die verschiedenen Betriebsarten des Timers betrachtet wurden, ist es wichtig zu verstehen, wie die zugehörigen Register konfiguriert werden, um die gewünschte Funktionalität zu erzielen.

2.1.4. Einstellungen der Capture and Compare Register

Die Funktionalität der Capture- und Compare-Einheiten wird maßgeblich durch die Konfiguration ihrer zugehörigen Register bestimmt. Hierzu gehören die Aktivierung und Deaktivierung von Interrupts, die Auswahl des Ausgangsmodus (nur für Compare) sowie die Festlegung des auslösenden Ereignisses.

Für jedes Capture/Compare-Register kann individuell festgelegt werden, ob ein Interrupt ausgelöst werden soll, wenn ein entsprechendes Ereignis eintritt. Dies geschieht über spezifische Interrupt-Enable-Bits im jeweiligen Capture/Compare-Control-Register (TAxCCTLn oder TBxCCTLn). Durch das Setzen des CCIE-Bits auf Eins oder Null, kann die Generierung eines Interrupts bei einem Capture- oder Compare-Ereignis aktiviert bzw. deaktiviert werden. Tabelle 2.1 fasst alle weiteren Register des Timers B mit ihren Beschreibungen zusammen.

Wie bereits in Kapitel 2.1.3 zum Compare Mode beschrieben, legen die Output Mode Bits (OUTMOD) fest, wie der zugehörige Ausgangspin bei einer übereinstimmung des Zählerstandes mit dem Compare-Registerwert beeinflusst wird. Die Auswahl des passenden Output Mode ist entscheidend für die Erzeugung der gewünschten Ausgangssignale, wie beispielsweise bei der Pulsweitenmodulation.

Die Auswahl des auslösenden Ereignisses für eine Capture- oder Compare-Operation wird ebenfalls über Bits im TAxCCTLn- oder TBxCCTLn-Register gesteuert. Für den Capture Mode wird hier beispielsweise mit dem CM-Bit festgelegt, ob die Erfassung bei einer steigenden, fallenden oder beiden Flanken des Eingangssignals erfolgen soll. Im Compare Mode definiert diese Einstellung, unter welchen Bedingungen die Vergleichsoperation als erfolgreich betrachtet wird und die entsprechende Aktion (Interrupt, Ausgangssignaländerung) ausgelöst wird. Dies kann beispielsweise ein reiner Vergleich oder auch ein Vergleich in Kombination mit dem überlauf des Zählers im Up Mode sein. [5, 2, S. 351, Kap. 11.3.3 & S. 375, Kap. 12.3.3, S. 292, Kap. 8.3.2]

Bit	Field	Type	Reset	Description
15-14	CM	RW	0h	Capture mode
13-12	CCIS	RW	0h	Capture/compare input select. These bits select
				the TBxCCRn input signal.
11	SCS	RW	0h	Synchronize capture source. This bit is used to
				synchronize the capture input signal with the
				timer clock.
10-9	CLLD	RW	0h	Compare latch load. These bits select the com-
				pare latch load event.
8	CAP	RW	0h	Capture-/Compare mode
7-5	OUTMOD	RW	0h	Output mode.
4	CCIE	RW	0h	Capture/compare interrupt enable. This bit
				enables the interrupt request of the correspon-
				ding CCIFG flag.
3	CCI	R	Undef	Capture/compare input. The selected input si-
				gnal can be read by this bit.
2	OUT	RW	0h	Output. For output mode 0, this bit directly
				controls the state of the output.
1	COV	RW	0h	Capture overflow. This bit indicates a capture
				overflow occurred. COV must be reset with soft-
				ware.
0	CCIFG	RW	0h	Capture/compare interrupt flag

Tab. 2.1.: Registerbeschreibung – Capture-/Compare Register Timer B [5, S. 375, Tab. 12-8]

Die sorgfältige Konfiguration dieser Einstellungen in den Capture/Compare-Registern ist unerlässlich, um den Timer präzise an die Anforderungen der jeweiligen Applikation anzupassen.

Ein weiterer fundamentaler Aspekt der Timer-Konfiguration ist u. a. die Wahl der Taktquelle, welche die Zeitbasis für den Zähler und somit für alle zeitgesteuerten Operationen des Timers bestimmt. ¹²

 $^{^{12}{\}rm Die}$ sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.



2.1.5. Timer Control-Register

Die Timer des MSP430FR5729 können von verschiedenen internen Taktquellen getaktet werden, die jeweils unterschiedliche Eigenschaften und Anwendungsbereiche aufweisen. Die primären Taktquellen sind Auxiliary Clock¹³ (ACLK) und Sub-Main Clock¹⁴ (SMCLK). Auch externe Taktquellen können zur Taktung des Timers herangezogen werden wie z. B. das TACLK/TBCLK-Register oder der INCLK-Pin. [5, 2, S. 71, Kap. 3.1, S. 163, Kap. 5.8 & S. 289, Kap. 8.3.1]

Die Auswahl der Clock-Source für einen Timer erfolgt über spezifische Bits im TA-xCTL oder TBxCTL Timer Control Register. Das TASSEL-/TBSSEL-Bit legt fest, ob der Timer von TAxCLK/TBxCLK, ACLK, SMCLK oder INCLK getaktet wird. Die Wahl der Clock-Source hat einen direkten Einfluss auf die Timer-Frequenz, wobei die Timer-Frequenz nicht gleich der Frequenz der gewählten Clock-Source entsprechen muss. Durch optionale *Prescaler-Werte*¹⁵ wie dem ID-Bit und dem TAIDEX-/TBIDEX-Bit kann die Frequenz weiter individualisiert werden. [5, 2, S. 349, Kap. 11.3.1 & S. 372, Kap. 12.3.1, S. 289, Kap. 8.3.1]

Bit	Field	Type	Reset	Description
15	Reserved	R	0h	Reserved. Always reads as 0.
14–13	TBCLGRP	RW	0h	TBxCLn group: Synchronously updates mul-
				tiple Capture/Compare registers as needed.
12–11	CNTL	RW	0h	Counter length
10	Reserved	R	0h	Reserved. Always reads as 0.
9–8	TBSSEL	RW	0h	clock source select
7–6	ID	RW	0h	Input divider: together with TBIDEX divides
				the input clock
5–4	MC	RW	0h	Mode control: Kapitel 2.1.1
3	Reserved	R	0h	Reserved. Always reads as 0.
2	TBCLR	RW	0h	Clears TBR and control logic.
1	TBIE	RW	0h	Timer_B interrupt enable
0	TBIFG	RW	0h	Timer_B interrupt flag

Tab. 2.2.: Registerbeschreibung – Control Register Timer B [5, S. 372, Tab. 12-6]

¹³Niederfrequente Taktquelle in Mikrocontroller-Systemen, die typischerweise von einem Quarzoszillator gespeist wird und für energiesparende Betriebsmodi verwendet wird.

¹⁴Taktgesteuertes Signal, das typischerweise für Peripheriegeräte verwendet wird und sich aus einer frei wählbaren Taktquelle ableiten lässt.

¹⁵Vorschaltglied in elektronischen Zählschaltungen oder Timern, welches die Frequenz eines Eingangssignals durch einen festen Faktor reduziert, um eine nachfolgende Verarbeitung mit geringerer Taktrate zu ermöglichen.

H T · Hochschule Konstanz
Technik, Wirtschaft und Gestalt
W · G ·

Die Timer-Frequenz bestimmt wiederum die Zeitbasis des Timers. Eine höhere Timer-Frequenz führt zu einer feineren Zeitauflösung, da der Zähler schneller inkrementiert wird. Dies ermöglicht präzisere Zeitmessungen und die Erzeugung von Signalen mit höherer Frequenz. Umgekehrt führt eine niedrigere Frequenz zu einer gröberen Zeitauflösung, kann aber den Stromverbrauch reduzieren.

Ein weiteres Steuerbits wie das **Mode Control-Bit (MC)** steuert die bereits in Kapitel 2.1.1 erläuterten Zähl-Modi und das TAIE-/TBIE-Bit steuert, ob Interrupts Ein- oder Ausgeschaltet sind.

Die Auswahl der Clock-Source, des Prescalers und weiteren Steuerbits ist daher entscheidend, um die gewünschte Zeitbasis, Auflösung und Verhalten für den zu konfigurierenden Timer zu erreichen um die Anforderungen der jeweiligen Anwendung optimal zu erfüllen.

Tabelle 2.2 fasst alle weiteren Register des Timers B mit ihren Beschreibungen zusammen. ¹⁶

2.1.6. Zusammenfassung und Einsatzmöglichkeiten

Die detaillierte Auseinandersetzung mit der Timer-Architektur des MSP430FR5729 hat die Flexibilität und Leistungsfähigkeit dieser Peripheriekomponente verdeutlicht. Die Unterscheidung zwischen Timer des Typs A und B, die verschiedenen Betriebsarten (Count, Capture, Compare) sowie die vielfältigen Einstellmöglichkeiten der Capture/Compare-Register und die Auswahl der Taktquelle eröffnen ein breites Spektrum an Anwendungsmöglichkeiten in eingebetteten Systemen.

Analog zur Übersicht "What Timer Where?" von John H. Davies lassen sich die primären Einsatzgebiete der Timer des MSP430FR5729 wie folgt zusammenfassen: [2, S. 356, Kap. 8.10]

• Zeitmessung und Zeitbasis: Unabhängig vom Timer-Typ können alle als eine präzise Zeitbasis dienen. Durch die Wahl einer geeigneten Clock-Source und eines passenden Prescalers lassen sich genaue Zeitintervalle festlegen. Dies ist fundamental für das Zeitmanagement innerhalb des Mikrocontrollers und die Synchronisation mit externen als auch Internen Ereignissen. Timer A eignet

¹⁶Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.



sich hierbei oft für grundlegende Zeitsteuerungsaufgaben, während die flexiblere Konfigurierbarkeit des Timers vom Typ B wie z. B. verschiedene Bit-Längen (Kapitel 2.1) eine feinere Anpassung an spezifische Zeitmessanforderungen erlaubt.

- Ereigniserfassung (Capture): Die Capture-Funktionalität ermöglicht die präzise Erfassung des Zeitpunkts externer Ereignisse. Dies ist unerlässlich für Anwendungen wie die Messung von Pulsweiten, die Frequenzmessung von Signalen oder die Erfassung der Ankunftszeit von Informationen in Kommunikationsprotokollen. Die Möglichkeit, sowohl steigende, fallende Flanken oder auch beide zu erfassen, erweitert den Anwendungsbereich in verschiedenen Szenarien deutlich.
- Signalerzeugung (Compare/PWM): Die Compare-Einheiten in Verbindung mit den verschiedenen Ausgangsmodi erlauben die Generierung präziser Ausgangssignale. Dies ist besonders relevant für die Pulsweitenmodulation, die zur Steuerung von Motoren, zur Dimmung von LEDs oder zur Erzeugung analog wirkender Signale eingesetzt wird. Der Up/Down Mode des Count-Modus in Kombination mit den Compare-Registern des Timer B bietet hierbei besonders flexible Möglichkeiten zur Erzeugung verschiedenster PWM-Signale.
- Interrupt-Steuerung: Sowohl Capture- als auch Compare-Ereignisse können Interrupts auslösen. Dies ermöglicht eine effiziente Reaktion des Mikrocontrollers auf zeitgesteuerte Ereignisse oder externe Signale, ohne die kontinuierliche abfrage des Timer-Status. Die präzise Interrupt-Generierung trägt maßgeblich zur Realisierung reaktiver und effizienter eingebetteter (Echtzeit-) Systeme bei.

Zusammenfassend lässt sich der grundlegende Aufbau eines Timers, vereinfacht nach dem Vorbild von Abbildung 8.5 und Abbildung 8.16 aus Davies' Buch, wie folgt darstellen:

Ein Timer besteht im Kern aus einem Zähler (Kapitel 2.1.1), der durch eine ausgewählte Clock-Source (Kapitel 2.1.5) in definierten Schritten inkrementiert oder dekrementiert wird. Dieser Zähler läuft gemäß der gewählten Betriebsart.

Zusätzlich verfügt der Timer über Sieben Capture/Compare-Kanäle. Jeder Kanal beinhaltet mindestens ein Capture/Compare-Register und eine zugehörige Steuereinheit.

15

H T · Hochschule Konstanz
Technik, Wirtschaft und Gestalts
W · G ·

Im Capture Mode (Kapitel 2.1.2) wird der aktuelle Wert des Zählers in das CCRx-Register geschrieben, wenn ein durch die Steuereinheit ausgewähltes Ereignis (z. B. Flanke an einem Eingangspin) eintritt.

Im Compare Mode (Kapitel 2.1.3) wird der aktuelle Wert des Zählers kontinuierlich mit dem Wert im CCRx-Register verglichen. Bei einer Übereinstimmung löst die Steuereinheit eine konfigurierte Aktion aus, wie beispielsweise das Setzen/Rücksetzen/Toggeln eines zugehörigen Ausgangspins oder die Generierung eines Interrupts, sofern dieser in der Steuereinheit aktiviert wurde.

Die Steuereinheit ermöglicht die Konfiguration des jeweiligen Kanals, einschließlich der Auswahl des Capture/Compare-Modus, des auslösenden Ereignisses, des Ausgangsmodus und der Aktivierung/Deaktivierung des Interrupts.




Abb. 2.5.: Timer B Block & Capture/Compare Channel 1 [2, S. 355, Kap. 8.16]

Die Darstellung Abbildung 2.5 des Timer B als Block Diagram verbildlicht die grundlegenden Komponenten eines Timer-Kanals und deren Zusammenspiel. Die flexiblen Konfigurationsmöglichkeiten dieser einzelnen Blöcke ermöglichen die Realisierung einer Vielzahl von Zeitsteuerungs- und Signalverarbeitungsaufgaben in eingebetteten Systemen mit dem MSP430FR5729.



2.2. Enhanced Universal Serial Communication Interface (eUSCI)

Das eUSCI ist eine vielseitige und flexible serielle Peripheriekomponente des MSP430FR5729. Sie ermöglicht die Kommunikation mit externen Geräten und Systemen über zahlreiche Schnittstellen und Protokollen. Auch essentielle Bausteine wie Sensoren, Aktoren und Speichermedien werden über diese Art mit dem System verbunden. Dieses Kapitel beleuchtet die Architektur, verschiedene Betriebsmodi und Konfigurationsmöglichkeiten der bereitgestellten Kommunikationstechnologien.

Der MSP430FR5729 verfügt über zwei Kommunikationskanäle, die in den folgenden Kapiteln näher betrachtet werden.

2.2.1. Überblick über die eUSCI-Architektur

Jede Form der Seriellen Kommunikation basiert auf einem Taktgeber. Der zentrale Unterschied zwischen Protokollen liegt im Timing: Wann gestattet der Taktgeber dem Sender das Schreiben des nächsten Bits auf einen Ausgangskanal und dem Empfänger das Lesen des kommenden Bits. Dabei gibt es Synchrone und Asynchrone Ansätze, weshalb zwei Kommunikationskanäle bereitgestellt werden. [2, S. 494, Kap. 10]

Beim MSP430FR5729 ist der Kommunikationskanal vom Typ-B für Synchrone Datenübertragung optimiert, während Kanal A vorrangig für asynchrone Übertragungsverfahren vorgesehen ist. [2, S. 496, Kap. 10.1.2]

Der wesentliche Unterschied zwischen diesen beiden Übertragungsarten besteht darin, ob das Taktsignal ebenfalls mit übertragen wird. Bei der synchronen Kommunikation, wie sie etwa mit den Protokollen SPI oder I²C erfolgt, wird dieses Taktsignal explizit mitgeführt. Im Gegensatz dazu kommt das UART-Protokoll ohne ein separates Taktsignal aus, da Sender und Empfänger über eine gemeinsame Baudrate synchronisiert sind. [2, S. 494, Kap. 10]



Entsprechend ist der universälle Kommunikationskanal vom Typ B (eUSCI_B) speziell auf die Anforderungen synchroner Protokolle wie SPI und I²C ausgelegt. Das eUSCI_A-Modul hingegen unterstützt primär die UART-Kommunikation, kann jedoch darüber hinaus auch eine asynchrone Variante des SPI-Protokolls abbilden. [2, S. 496, Kap. 10.1.2]

Funktion	eUSCI_A	eUSCI_B
UART (asynchron)	√	_
SPI (synchron)	✓ (Master/Slave)	✓ (Master/Slave)
SPI (asynchron, nur TX)	✓	_
I ² C (synchron)	_	✓ (Master/Slave)
LIN-kompatibel	✓	_
Automatische Baudratenerkennung (UART)	✓	_
Adress- und Broadcast-Modus (I ² C)	_	✓
Multimaster-Unterstützung (I ² C)	_	✓

Tab. 2.3.: Funktionsvergleich der eUSCI-Module des MSP430FR5729 [5, 2, Kap. 18, 19, 20, S. 493, Kap. 10]

Tabelle 2.3 fasst nochmals alle Eigenschaften beider Kanäle zusammen und stellt sie gegenüber. Wobei Tiefgreifenderep protokollspezifische Funktionen in den entsprechenden Unterkapiteln näher betrachtet werden.

2.2.2. Einordnung vorhandener Kommunikationsschnittstellen

Die vorliegende Arbeit befasst sich mit der Entwicklung einer interruptgesteuerten Benutzerschnittstelle. Die Evaluation einer dafür geeigneten Schnittstelle zur Interaktion mit externen PC Systemen bestimmt maßgeblich den weiteren Verlauf der Evaluation und des Projekts. Daher ist eine einführende Einordnung der zur Verfügung stehenden seriellen Protokolle erforderlich, um im weiteren Verlauf gezielt auf jene Technologie eingehen zu können, die im Kontext der Arbeit von praktischer Relevanz ist.

Die Kommunikation über synchrone Protokolle wie I²C und SPI eignen sich besonders gut für den Datenaustausch zwischen einem Microcontroller und seinen Peripheriegeräten oder weiteren Mikrocontrollern im Master-Slave-Verhältnis. Welche der beiden Technologien im jeweiligen Anwendungsfall zum Einsatz kommt, hängt unter anderem von der Anzahl der beteiligten Geräte sowie der Distanz zu den Kommunikationspartnern ab. Weitere technische Unterschiede dieser Protokolle sind in Tabelle 2.4 aufgelistet.

Kriterium	SPI	${f I}^2{f C}$
Signalleitungen	4 Leitungen: SCLK, MOSI,	2 Leitungen: SCL (Takt),
	MISO, CS (pro Slave)	SDA (Daten)
Adressierung	Keine; Slaves über eigene	Ja; über 7- oder 10-Bit-
	Chip Selects (CS)	Adresse auf dem Bus
Datenübertragung	Vollduplex ¹⁷ möglich	$Halbduplex^{18}$
Taktfrequenz	Bis > 10,MHz (geräteab-	Typisch 100,kHz, 400,kHz,
	hängig)	bis 3.4,MHz (High-Speed)
Komplexität des Proto-	Einfach, ohne Start-	Höher, mit Start-
kolls	/Stopp- oder ACK-Signale	/Stoppbedingungen und
		Acknowledgements
Multimaster-	Nein (standardmäßig)	Ja
Unterstützung		
Skalierbarkeit (Anzahl	Eingeschränkt, abhängig	Hoch, bis zu 128 Geräte
Geräte)	von verfügbaren CS-	durch Adressierung
	Leitungen	
Typische Einsatzgebie-	Hochgeschwindigkeits-	Niedriggeschwindigkeits-
te	kommunikation (z. B. SD-	Komponenten
	Karten, Displays)	(z. B. Sensoren, EE-
		PROMs)
Leitungslänge / Stör-	Gut für kurze, direkte Ver-	Höhere Anfälligkeit für
anfälligkeit	bindungen	Störungen und Begrenzung
		durch Leitungskapazität

Tab. 2.4.: Vergleich der synchronen seriellen Protokolle SPI und I^2C [2, S. 497, Kap. 10.2, S. 534, Kap. 10.7]

Zusammenfassend lässt sich feststellen, dass sich die synchrone Datenübertragung nur bedingt für die Kommunikation mit einem auf Windows oder Linux basierenden System eignet. Im Gegensatz dazu sind asynchrone Protokolle wie UART für diese Art der Anwendung deutlich besser geeignet.

Das UART-Protokoll zeichnet sich nicht nur durch eine einfache Implementierung aus, sondern ist auch äußerst robust und ressourcenschonend – Eigenschaften, die insbesondere bei modularen, *Plug-and-Play-fähigen*¹⁹ Systemkomponenten entscheidend sind. Der Verzicht auf eine gemeinsame Taktleitung erlaubt eine Punkt-zu-Punkt-Verbindung mit vergleichsweise geringen Hardwareanforderungen.

Diese Vorteile gelten gleichermaßen für die gegenüberliegende Seite der Schnittstelle: Alle gängigen Betriebssysteme wie Windows, Linux oder macOS stellen standardmäßig Treiber für die asynchrone serielle Datenübertragung bereit. Unter Windows,

 $^{^{19}\}mathrm{Automatische}$ Erkennung und Integration von Komponenten in ein System ohne manuelle Konfiguration



dows erfolgt dies beispielsweise über sogenannte **COM-Ports**, während unter Linux Schnittstellen wie /dev/ttySx oder /dev/ttyUSBx verwendet werden.

Im Falle des MSP430FR5729 erfolgt die UART-Kommunikation zusätzlich interruptgesteuert. Dies erlaubt es, eingehende Daten über eine eigens definierte ISR zu verarbeiten, was eine latenzarme, gleichzeitig jedoch energieeffiziente Verarbeitung ermöglicht. [2, S. 574, Kap. 10.12]

Aus diesen Gründen stellt UART die technisch sinnvollste Wahl für die Kommunikation zwischen dem MSP430FR5729 und einem PC mit Windows, Linux oder macOS dar. Das Protokoll erlaubt eine minimalinvasive, betriebssystemkompatible und energieeffiziente Verbindung. Im weiteren Verlauf wird die asynchrone universelle serielle Schnittstelle mit dem UART Protokoll detaillierter betrachtet.²⁰

2.2.3. eUSCI_A Modul: UART-Modus (Asynchrone Kommunikation)

Für ein tiefgreifendes Verständnis des Zusammenspiels zwischen dem Interface und dem UART-Protokoll ist es unerlässlich, zunächst die fundamentalen technischen Aspekte, notwendige Register und charakteristische Merkmale zu erläutern.

2.2.3.1. Informationsübertragung

Die Baudrate, wie in Kapitel 2.2.1 bereits erörtert, fungiert als entscheidender Synchronisationsmechanismus für asynchrone Datenübertragungen. Dies impliziert, dass Sender und Empfänger sich zwar nicht an ein präzises Timing für die Übertragung einzelner Bits halten müssen, jedoch eine Übereinstimmung hinsichtlich der Frequenz zur Übertragung ganzer Blöcke – typischerweise Bytes oder Zeichen – erforderlich ist. Abbildung 2.6 visualisiert beispielhaft die Übertragung zweier Blöcke, die jeweils durch ein Start-Bit (ST) eingeleitet und durch ein Stop-Bit (SP) abgeschlossen werden. Durch die Verwendung dieser Rahmenbits ergibt sich bei einer Konfiguration von acht Datenbits eine Netto-Datenrate von 8/10 der Brutto-Übertragungsrate.

 $^{^{20}\}mathrm{Die}$ sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.

H T · Hochschule Konstanz
Technik, Wirtschaft und Gestalt
W · G ·

Das bedeutet, dass von zehn übertragenen Bits acht Bits die eigentliche Nutzinformation darstellt. Es gibt auch die Möglichkeit, flexibel auf unterschiedliche Baudraten zu reagieren. Über die Automatische Baudraten-Erkennung, erläutert in Kapitel 2.2.3.3, kann mit mehreren Kommunikationspartnern unterschiedlicher Baudraten kommuniziert werden.




Abb. 2.6.: UART übertragung der Werte 0x55 und 0xFF [2, S. 576, Abb. 10.18]

Die einzelnen Bits innerhalb eines Datenblocks werden mittels des Non-Return-to- $Zero^{21}$ (NRZ)-Verfahrens kodiert und übertragen. Eine typische Baudrate für eingebettete Systeme beträgt 9600 Baud, obgleich auch höhere Frequenzen zur beschleunigten Datenübertragung Anwendung finden können.

Die physikalische Verbindung zweier Parteien wird üblicherweise über drei Leitungen realisiert. Eine Leitung für jede Kommunikationsrichtung (TxD zu RxD) und eine für die gemeinsame Masse. Dies ermöglicht eine **Vollduplex-Kommunikation**, bei der beide Seiten gleichzeitig und unabhängig voneinander Daten senden und empfangen können. Voraussetzungen hierfür sind separate Sende-/Empfangsschieberegister sowie dedizierte Puffer – UCAxRXBUF als Empfangs- und UCAxTXBUF als Sendepuffer – für beide Kommunikationsrichtungen in der Hardware des Interfaces. [5, S. 499, Kap. 18.4.6 & 18.4.7]

 $^{^{21} \}rm Bin \ddot{a}res$ Leitungscodierungsverfahren, bei dem der Signalpegel während eines Bitintervalls konstant bleibt und nicht zwischen den Bits auf einen Nullpegel zurückkehrt

H T · Hochschule Konstanz
Technik, Wirtschalt und Gestaltu
W · G ·

Der typische Ablauf beim Empfang eines Blocks über UART gestaltet sich wie folgt:

- 1. Beginn der Zeitmessung mit der fallender Flanke, die das Startbit einleitet.
- 2. Abtastung des Eingangs nach einer halben Bitperiode zur Bestätigung eines gültigen Startbits.
- 3. Weitere Abtastung nach einer vollständigen Bitperiode zur Erfassung des ersten Datenbits (LSB).
- 4. Wiederholung dieses Vorgangs für alle 8 Datenbits bis zum höchstwertigen Bit (MSB).
- 5. Abschließende Abtastung nach einer weiteren Bitperiode zur Überprüfung des Stopbits (High-Pegel erwartet). Liegt stattdessen ein Low-Pegel vor, wird ein Framing-Fehler erkannt.

Abbildung 2.7 visualisiert diesen Empfangsprozess unter Verwendung einer sogenannten sampling clock²². Diese Abtastfrequenz ist üblicherweise um den Faktor 16 höher als die konfigurierte Baudrate. Das Oversampling (Übertastung) ist notwendig um das eintreffende Start-Bit zuverlässig und zeitnah auch zwischen den regulären Bit-Takten detektieren zu können.

bit clock input 1 start bit (ST) input 2 synchronization error sampling points

Abb. 2.7.: UART übertragung der Werte 0x55 und 0xFF [2, S. 577, Abb. 10.19]

²²Bestimmt den Zeitpunkt der Abtastung eingehender Bits; sie wird üblicherweise aus einer übergeordneten Taktquelle (z. B. SMCLK) abgeleitet und beeinflusst maßgeblich die Genauigkeit der Datenübertragung.

Die interne **Bit-Clock** (*BITCLK*) des Empfängers wird mit der fallenden Flanke des eingegangenen Start-Bits synchronisiert und operiert mit der Frequenz der eingestellten Baudrate. Da die fallende Flanke des Start-Bits zu einem beliebigen Zeitpunkt relativ zur Sampling Clock auftreten kann, entsteht ein initialer Synchronisationsfehler von bis zu einer halben Periode der Sampling Clock. Die in Abbildung 2.7 dargestellten Szenarien, bezeichnet als "Input 1"und "Input 2", illustrieren die hieraus resultierende minimale und maximale zeitliche Verschiebung bei der Detektion der Startbit-Flanke, abhängig vom Phasenverhältnis zwischen dem Datensignal und der Sampling Clock.[5, 2, S. 476, kap. 18.2, S. 574, Kap. 10.12 & S. 575, Kap. 10.12.1]

2.2.3.2. Datenintegrität, Fehlererkennung und weitere technischen Details

Zur Sicherstellung der Datenintegrität kann eine Fehlererkennung, beispielsweise über ein Paritätsbit, eingesetzt werden. Ein UART-Datenpaket (Frame) besteht somit typischerweise aus einem Start-Bit, sieben oder acht Datenbits, optional einem Paritätsbit (konfigurierbar für gerade oder ungerade Parität) und einem oder (seltener) mehreren Stop-Bits.

Die Implementierung komplexerer Fehlererkennung oder gar Fehlerkorrekturmechanismen, wie z. B. Prüfsummen (Checksum), obliegt üblicherweise der übergeordneten Protokollebene, die auf der UART-Kommunikation aufsetzt. Darüber hinaus ist für eine erfolgreiche Kommunikation die eindeutige Festlegung der Bitreihenfolge essentiell. Die *LSB*-first-Konvention ist De-facto-Standard.[2, S. 574, Kap. 10.12 & S. 575, Kap. 10.12.1]

Die Automatische Fehlererkennung des Interfaces erlaubt es dem Benutzer, schnell und ohne großen Implementierungsaufwand auf Grenzfälle und Übertragungsfehler zu reagieren. Tabelle 2.5 schlüsselt alle wichtigen Fehler-Flags mit ihren zugehörigen Beschreibungen auf.

Fehlerbedingung	Fehler-Flag	Beschreibung
Framing-Fehler	UCFE	Tritt auf, wenn das Stoppbit nicht den erwarteten
		High-Pegel hat. Bei zwei Stoppbits werden beide
		geprüft. Bei Fehler wird das UCFE-Bit gesetzt.
Paritätsfehler	UCPE	Entsteht durch eine Abweichung zwischen berech-
		neter und tatsächlicher Parität. Adressbits werden
		in die Berechnung einbezogen. Bei Fehler wird UC-
		PE gesetzt.
Empfangsüberlauf	UCOE	Wenn ein neues Zeichen empfangen wird, bevor das
		vorherige gelesen wurde, wird ein Überlauf erkannt
		und das UCOE-Bit gesetzt.
Break-Bedingung	UCBRK	Wird erkannt, wenn alle Bits (Daten-, Paritäts-
		und Stoppbits) auf Low liegen (bei deaktivierter
		Baudratenerkennung). UCBRK wird gesetzt und
		ggf. auch UCRXIFG, wenn UCBRKIE aktiv ist.

Tab. 2.5.: UART-Fehlerbedingungen und zugehörige Status-Flags des MSP430FR5729 [5, S. 483, Tab. 18-1]

Weitere technische Spezifikationen sind in Tabelle 2.6 zusammengefasst. Eine minimale Konfiguration der Schnittstelle auf den UART-Betrieb wird in Kapitel 2.2.4 detailliert beschrieben.

Funktion	Beschreibung
Multiprozessor-	Unterstützt integrierte Idle-Line- und
Kommunikationsprotokolle	Address-Bit-Protokolle für Kommunikati-
	on in Multiprozessorsystemen
Energiesparmodus-Unterstützung	Startflankenerkennung (Start Edge Detec-
	tion) im Empfänger ermöglicht automati-
	sches Aufwachen aus LPMx-Modi (ausge-
	nommen LPMx.5)
Fehlererkennung	Statusflags zur Detektion und Unter-
	drückung von Kommunikationsfehlern
	(z.B. Framing-, Paritäts- oder überlauf-
	fehler)
Adresserkennung	Statusflags zur Erkennung von adressier-
	ten Datenpaketen in multiprozessorfähi-
	gen Systemen
Interrupt-Unterstützung	Unabhängige Interruptquellen für Emp-
	fang, übertragung, Startbit-Empfang so-
	wie Abschluss der übertragung

Tab. 2.6.: Technische Merkmale der UART-Schnittstelle des MSP430FR5729 [5, S. 476, kap. 18.2]

2.2.3.3. Automatische Baudraten-Erkennung

Neben der Einrichtung einer statischen Baudrate kann die automatische Baudraten-Erkennung selbstständig, über eine **Break/Sync Sequenz**, die vom Sender verwendete Baudrate ermitteln. Diese Synchronisations-Sequenz besteht aus einem **Break** und einem **Sync** Feld. Der Bereich der erkennbaren Baudraten liegt im Oversampling-Modus zwischen 244 Baud (im niedrigfrequenz-Modus beginnend ab 15 Baud) und einem Megabaud. Ein Break beinhaltet zwischen 11 und 21 übertragenen Nullen, währenddessen alle weiteren empfangenen 0en einen **Break Timeout**-Fehler auslösen. Aus Konformitätsgründen sollte das UART Protokoll auf acht Datenbits, mit LSB-first, keiner Parität und einem Stop-Bit konfiguriert werden. In Abbildung 2.8 ist die beschriebene Break/Sync-Sequenz dargestellt.




Abb. 2.8.: Automatische Baudraten-Erkennung - Break/Sync Sequenz [5, S. 481, Abb. 18-5]

Der Synchronisations-Prozess beginnt mit der Übertragung des hexadezimalen Wertes 0x55. Die Zeit zwischen der ersten und letzten fallenden Flanke wird gemessen, um die vom Sender verwendete Baudrate zu ermitteln. Dies ist grafisch in Abbildung 2.9 dargestellt. Falls die maximal messbare Zeit überschritten wird tritt ein Sync-Timeout-Fehler auf. Falls die Messung erfolgreich war, kann nach dem setzen des Receive Interrupt Flags die Information ausgelesen werden.

Nach jedem empfangenen Zeichen ist zu beachten, das **UCDORM**-Bit zurückzusetzen, da bei gesetztem Bit zwar alle Zeichen empfangen, aber nicht in das Puffer-Register der Schnittstelle geschrieben werden. [5, S. 481, Kap. 18.3.4]




Abb. 2.9.: Automatische Baudraten-Erkennung - Sync Feld [5, S. 481, Abb. 18-6]

2.2.4. eUSCI-Konfiguration

Die Initialisierung und Konfiguration des eUSCI_A-Moduls für den UART-Betrieb erfordert eine genaue Abfolge von Schritten zum Setzen von verschiedenen Bits und Werten in die dafür vorgesehene Register. Der Prozess beginnt mit dem setzen des UCSWRST-Bits. Dieses Bit ermöglicht die Konfiguration der Schnittstelle und schließt unerwünschtes Verhalten aus. Dabei wird das UCTXIFG-Bit, zum freigeben der Konfiguration, gesetzt. Zudem werden diverse Interrupt-Enable-Bits wie UCRXIE und UCTXIE sowie Status- und Fehlerflags (UCRXIFG, UCRXERR, UCBRK, UCPE, UCOE, UCFE, UCSTOE, UCBTOE) im UCAxSTATW- und UCAxIFG-Register gelöscht oder in einen definierten Anfangszustand gebracht. Dies versetzt das eUSCI_A-Modul in einen sicheren Reset-Zustand.[5, S. 478, Kap. 18.3.1]

Nachdem das Modul sicher im Reset-Zustand initialisiert wurde, können weitere spezifische Konfigurationsparameter für den UART-Betrieb gesetzt werden. Hierzu zählen insbesondere die folgenden Kontrollbits im UCAxCTLWn-Register, welche die grundlegenden Betriebscharakteristika des UART-Modus definieren, wie beispielsweise:

- UCPEN: Aktiviert die Paritätsprüfung.
- UCPAR: Festlegen einer geraden oder ungeraden Parität.
- UCMSB: Legt die Bitreihenfolge fest (LSB- oder MSB-first).
- **UC7BIT:** Konfiguriert die Datenlänge auf 7 oder 8 Bit.



- UCSPB: Anzahl der Stop-Bits.
- UCMODEx: Wählt den UART-Modus. (z.B. 0 für Normal-Betrieb, 3 für automatische Baudratenerkennung)
- UCSYNC: Für den asynchronen UART-Betrieb muss dieses Bit auf 0 gesetzt werden.
- UCSSELx: Taktquelle für Baudratengenerator.

Über die genannten grundlegenden Einstellungen hinaus existieren weitere spezifischere Kontrollbits. Beispielsweise ist das UCRXEIE-Bit zur freigabe des Fehler-Interrupts und das UCBRKIE zum aktivieren der Break-Interrupts zuständig. Spezialfunktionen wie der Multiprozessor-Modus, welcher über das UCTXADDR-Bit gesteuert wird, oder das Senden eines Break-Zeichens mittels UCTXBRK sind für eine Standard-UART-Konfiguration oft zu vernachlässigen, sofern diese Funktionalitäten nicht explizit gefordert sind. [5, S. 495, Kap. 18.4.1 & S. 496, Kap. 18.4.2]

Eine weitere essenzielle Konfiguration für den UART-Betrieb ist die der Baudrate. Diese erfolgt über das UCAxBRW-Register und das UCAxMCTLW-Register. Die korrekte Wertermittlung für diese Register ist direkt von der Frequenz der zuvor mittels UCSSELx gewählten Taktquelle sowie der angestrebten Baudrate abhängig. Der Family User's Guide des MSP430FR5729 von Texas Intruments liefert für die Berechnung dieser Werte detaillierte Formeln und Beispieltabellen. Das UCAxBRW-Register nimmt den ganzzahligen Anteil des Baudratenteilers (Prescaler) auf. Das UCAxMCTLW-Register beinhaltet die Konfiguration für die Modulation der Frequenz, sowie das Bit zur Aktivierung des Oversampling-Modus. Durch das UCBRFx-Bit wird, in der ersten Modulationsstufe, die Feineinstellung des Prescalers vorgenommen. In der zweiten Modulationsstufe wird durch UCBRSx ein Modulationsmuster für die BIT-CLK festgelegt. Im letzten Bitfeld kann nun der Oversampling-Modus aktiviert oder deaktiviert werden. [5, S. 487, Kap. 18.3.10 & S. 497, Kap. 18.4.3, 18.4.4]

Obwohl weitere spezifische Einstellungen möglich sind, würde deren detaillierte Erörterung den Rahmen dieser Übersicht überschreiten. Eine unerlässliche, abschließende Konfigurationsmaßnahme vor der Inbetriebnahme betrifft jedoch die Port-Pins: Die für den UART Betrieb verwendeten Pins müssen, über die Function-Select-Register (PxSEL), auf die asynchrone UART-Kommunikation konfiguriert werden. [5, S. 294, Kap. 8.2.5]

H T · Hochschule Konstanz
Technik, Wirtschaft und Gestalt
W · G ·

Nach Abschluss aller Konfigurationseinstellungen wird das UCSWRST-Bit im UCAxCTLWO-Register gelöscht (auf 0 zurückgesetzt). Dieser Schritt hebt den Reset-Zustand auf und aktiviert das eUSCI-Modul mit der zuvor definierten Konfiguration. Optional können nun die gewünschten Interrupts, wie z. B. der Sende- (UCTXIE), Empfangs- (UCRXIE), Transmit-Complete- (UCTXCPTIE) oder Start-Bit-Interrupt (UCSTTIE), im UCAxIE-Register aktiviert werden, um eine ereignisgesteuerte Datenverarbeitung zu ermöglichen. [5, S. 502, Kap. 18.4.10]

Diese sorgfältige Konfigurationssequenz ist entscheidend für die zuverlässige Funktion der UART-Schnittstelle des MSP430-Mikrocontrollers.

2.2.5. Zusammenfassung

Die vorangegangenen Kapitel haben die Kommunikationsschnittstelle des MSP430FR5729 im UART-Betrieb detailliert beleuchtet. Das eUSCI-Modul dient der serielle Kommunikation mit Peripheriegeräten oder anderen Systemen. Dazu werden synchrone Protokolle wie SPI und I²C und asynchrone Protokolle wie UART bereitgestellt.

Im Rahmen dieser Arbeit zeigte sich (siehe Kapitel 2.2.2), dass sich das asynchrone Kommunikationsprotokoll UART am besten für die Kommunikation zwischen dem MSP430FR5729 und einem PC-System geeignet ist. Die Bewertung der Schnittstellen erfolgte unter den Gesichtspunkten Implementierungsaufwand, Robustheit, Interruptfähigkeit und Kompatibilität.

Wesentliche Aspekte des UART-Betriebs ist die asynchrone Natur der Kommunikation und die wechselseitige Datenübertragung zwischen zwei Parteien mittels Baudraten-Synchronisation, auch Vollduplex-Kommunikation genannt. Wichtige Merkmale hierzu ist das Datenformat (z. B. acht Datenbits, LSB-first, ein SP) und die Mechanismen zur Fehlererkennung (z. B. Framing-, Parity-, Overrun-Error).

Die automatische Baudraten-Erkennung erhöht bei der Verknüpfung mehrerer Kommunikationspartner über dieselbe Leitung die Flexibilität, steigert jedoch auch die Komplexität. Da für die aktuelle Anwendung keine Verbindung mit unterschiedlichen Baudraten über eine einzelne Schnittstelle erforderlich ist, wird diese Funktion nicht benötigt.

Die zentralen Schritte zur Konfiguration des eUSCI-Moduls für den UART-Betrieb umfasst das Einleiten des eUSCI-Software-Resets, das Setzen und gegebenenfalls

28

H T · Hochschule Konstanz
Technik, Wirtschaft und Gestaltur
W · G ·

Rücksetzen notwendiger Steuerbits in den Kontrollregistern, die Feinabstimmung der gewünschten Baudrate über Prescaler-Werte und schließlich das Aufheben des Reset-Zustandes zur Aktivierung des Moduls.

Abbildung 2.10 zeigt ein detailliertes Blockdiagramm des eUSCI_A-Moduls in der konfigurierten UART-Betriebsart.




Abb. 2.10.: eUSCI Typ A – UART-Modus [5, S. 477, Kap. 18.2]



3. Entwicklung

Aufbauend auf den in den vorangegangenen Kapiteln – Kapitel 2.1 und Kapitel 2.2 – vermittelten theoretischen Grundlagen zu Timern, Interrupt Service Routinen (ISR) und dem Enhanced Universal Serial Communication Interface des Mikrocontrollers MSP430FR5729, widmet sich dieses Kapitel der Entwicklung und praktischen Umsetzung der interruptgesteuerten Benutzerschnittstelle.

Zunächst erfolgt die systematische Konzeptionierung des "Observer-Moduls". Dieses dient als zentrale Instanz zur Erfassung und Bearbeitung von Befehlseingaben sowie zur Steuerung zugehöriger Systemausgaben. Dieses Modul stellt somit die Grundlage für die Interaktion zwischen Benutzer und Mikrocontroller dar.

Im weiteren Verlauf wird die Konfiguration der interruptgesteuerten Kommunikation über die UART-Schnittstelle erarbeitet. Hierbei liegt der Fokus auf zuverlässigkeit und robustheit sowie deren sicherer Ausgabe unter Echtzeitbedingungen.

Abschließend werden zentrale Debugging-Mechanismen vorgestellt, evaluiert und exemplarisch in Form von softwarebasierten Breakpoints implementiert. Ziel ist es, die Robustheit, Echtzeitfähigkeit sowie den funktionalen Umfang der zu entwickelnden Komponente zu validieren und zu evaluieren.

Die Integration von Breakpoints ermöglicht es, gezielt in den Programmablauf eingreifen zu können, ohne den Systemzustand zu beeinträchtigen. Insbesondere zu integrierende Funktionen für das lesen und beschreiben von Speicherzellen profitieren hiervon. Wird ein Breakpoint erreicht, können diese Befehle kontrolliert und störungsfrei ausgeführt werden, da das Hauptprogramm währenddessen in einen definierten Haltemodus versetzt wird. Auf diese Weise lässt sich eine konsistente Speicherzugriffslogik realisieren, die auch während kritischer Zustände wie Kontextwechsel zuverlässig funktioniert.²³

²³Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.



3.1. Konzeprionierung Observer-Modul

Die zentrale Einheit zur Verarbeitung eingehender Befehle und zur Steuerung sämtlicher Funktionen stellt das Observer-Modul dar. Es vereint die Interrupt-Basierte Abarbeitung sowie das Senden von Daten und Empfang externer Steuerbefehle. Die im Kapitel 2.1 und Kapitel 2.2 erläuterten Technologien des MSP430FR5729 bilden hierzu die technische Grundlage.

Alle gewünschten Komponenten und ihre funktionale Zuordnung ist in Abbildung 3.1 zusammengefasst.




Abb. 3.1.: UML-Diagram – Observer-Modul

Ausgehend vom grundlegenden Architekturkonzept des Observer-Moduls erfolgt in einem kommenden Kapitel – Kapitel 3.2 – eine detaillierte erklärung der Implementierung der Funktionen für das interruptgesteuerte Lesen und Schreiben über die serielle Schnittstelle.



3.1.1. Zustandsautomat und Funktionsumfang

Der Programmablauf, nach der Initialisierung des Moduls bis zur erfolgreichen Ausgabe einer Information, beschreibt sich wie folgt: Solange kein Befehl über die Eingabetaste eines verbundenen PCs bestätigt wurde, verbleibt das Modul im Ruhezustand. Bereits ab dem ersten alphanumerischen²⁴ Zeichen wird ein "Time-Out"-Timer aktiviert. Dieser Time-Out-Timer bildet den ersten von drei Zuständen (state 0). Erfolgt innerhalb eines definierten Zeitintervalls keine abschließende Eingabe, wird der Vorgang über den Zustand state_2 zurückgesetzt, und es wird ein "Time-Out-Error"generiert, bei erfolgreicher Bestätigung hingegen wird der Timer deaktiviert und über den Zustand state 1 die Befehlsinterpretation eingeleitet. In state 1 wird ein zum Befehl passender Funktionszeiger dem Statuszeiger zugewiesen. Das Ergebnis der Befehlsverarbeitung wird anschließend über UART zurückgegeben. Etwaige Fehler im Ablauf werden mithilfe eines Fehlervektors priorisiert, gespeichert und entsprechend ausgegeben. Das Observer-Modul arbeitet statusorientiert und verarbeitet Ereignisse gemäß ihres Auftretens. Abbildung 3.2 zeigt einen voll Umfassenden Zustandsautomaten²⁵. Eine detaillierte Beschreibung der Abarbeitung gesetzter Zustände findet sich in Kapitel 3.1.3.




Abb. 3.2.: Zustandsautomat – Observer-Modul

 $^{24}{\rm Zeichenkombination}$ aus Buchstaben (lateinisches Alphabet) und Ziffern (0–9)

²⁵Auch endlicher Automat, ist ein mathematisches Modell zur Beschreibung von Systemen mit endlich vielen Zuständen, das Übergänge zwischen diesen in Abhängigkeit von Eingaben definiert.



3.1.2. Initialisierung

Ein funktionales Modul, welches die dafür benötigten Hardware-Komponenten – insbesondere Interrupt Service Routines (ISR) und das eUSCI-Modul – integriert, erfordert eine öffentlich zugängliche Initialisierungsmethode, die von der Hauptroutine aufgerufen wird. Diese Methode übernimmt die Konfiguration der Steuerregister sowie die Initialisierung benötigter Variablen und Datenstrukturen.

Für die Ein- und Ausgabe über UART kann die in Kapitel 2.2.4 beschriebene Konfiguration übernommen werden. Folgende Einstellungen haben sich dabei als vorteilhaft erwiesen:

- Gerade Parität
- LSB-first
- Acht-Datenbits
- Ein Stoppbit
- UART-Modus
- Asynchroner Modus
- ACLK-Taktquelle
- Aktiver Fehler-Interrupt
- Aktiver Break-Interrupt
- 9600 Baud
- 16-faches Oversampling
- Entprellzeit von rund 100ns

Die Verarbeitung von Ereignissen wie Befehlsinterpretation, Fehlerausgabe und Eingabe-Time-Out wird über eine gemeinsame ISR realisiert. Eine dafür passende Periodendauer beträgt 10 ms. Kapitel 2.1 beschreibt die verfügbaren Timer des MSP430FR5729. Aufgrund der in diesem Zusammenhang dargestellten Eigenschaften erweist sich ein Timer vom Typ B als besonders geeignet, da seine erweiterte Konfiguration – gegenüber des Timers von Typ A – eine skalierbare und anpassungsfähige Implementierung des Moduls im Hinblick auf zukünftige Systemanforderungen erlaubt. Neben



den funktionalen Vorteilen ergibt sich die Wahl des Timers auch deshalb, weil im System bereits sämtliche Timer vom Typ A anderweitig genutzt werden.

Die relevante Konfiguration der Capture-/Compare-Register basiert auf folgenden Parametern:

- Compare-Modus
- UP-Modus
- ACKL als Taktquelle
- Input Teiler jeweils auf acht
- Compare-Register auf 96 setzen
- Aktivierter Timer-Interrupt

Der Wert für das Compare-Register ergibt sich aus folgender Formel:

$$\text{Compare-Wert} = \frac{f_{\text{ACLK}} \cdot T_{\text{Periode}}}{\text{Teiler}_1 \cdot \text{Teiler}_2} = \frac{614,4 \, \text{kHz} \cdot 10 \, \text{ms}}{8 \cdot 8} = 96$$

Weitere Initialisierungen umfassen:

- Puffervariablen zur Zeichenspeicherung,
- Event- und Fehlerflags,
- Laufvariablen und Zeiger zur schnellen Navigation innerhalb von Eingabepuffern,
- sowie Funktionszeiger für die Ereignisverarbeitung.

Ein besonderer Vorteil ergibt sich durch den Einsatz eines *Dictionarys*²⁶, das Befehlen eindeutig Funktionszeiger zuordnet.

²⁶Datenstruktur, die Schlüssel-Wert-Paare speichert und schnellen Zugriff auf Werte über ihre eindeutigen Schlüssel erlaubt.



3.1.3. Timer ISR

Dieses Unterkapitel thematisiert die Timer-ISR innerhalb des Observer-Moduls. Funktionen im Hinblick auf die Fehlerbehandlung und die Steuerung der Zustandslogik sind darüber Implementiert.

Die Timer-ISR wird periodisch ausgeführt und fungiert als fundamentaler Taktgeber für die operativen Sequenzen des Moduls. Die Frequenz dieses Taktes bestimmt die Reaktionsgeschwindigkeit des Systems auf sowohl externe Ereignisse als auch interne Prozesse. Darunter fällt der Abschluss einer Befehlseingabe oder die Evaluierung und Signalisierung von Fehlerzuständen. Um die Leistung und Reaktivität nicht negativ zu beeinträchtigen, ist der Programmcode innerhalb dieser ISR bewusst minimal und ist auf Ausführungszeit optimiert. Diese Maßnahme ist kritisch, da Interrupts naturgemäß eine blockierende Wirkung auf den Prozessfluss haben.

Der Ablauf der Timer-ISR ist im Aktivitätsdiagramm in Abbildung 3.3 detailliert dargestellt. Die ISR wird durch das Setzen des TBIFG-Flags im TB0CTL-Register des Timer B0 ausgelöst, nachdem dieser den in TB0CCR0 definierten Zählwert erreicht hat. Ausführlicher in Kapitel 2.1.4 und Kapitel 2.1.5 besprochen. Die primären Aufgaben der Timer-ISR umfassen:

- Fehlerbehandlung und -signalisierung: Bei Eintritt prüft die ISR den globalen Ereignis-Parameter global_events auf eine registrierte UART-(UART_ERR) oder Befehls-Fehler-Flag (CMD_ERR). Wird ein Fehler detektiert, initiiert die Routine die Ausgabe der dazugehörigen Fehlermeldung über die UART-Schnittstelle mittels der Funktion observer_print, welche in Listing 3.1 aus Kapitel ?? dargestellt ist. Anschließend wird die entsprechende Fehler-Flag zurückgesetzt und der Zustands-Funktionszeiger state_ptr auf die Reset-Funktion state_2 gesetzt, um das Modul in einen definierten Ausgangszustand zu überführen.
- Ausführung der Zustandslogik: Sofern keine Fehlerbehandlung aktiv ist, wird die durch den Funktionszeiger state_ptr referenzierte Zustandsfunktion aufgerufen. Dies ermöglicht die schrittweise Abarbeitung implementierter Zustände. Mehr dazu in Kapitel 3.2.

Abschließend wird das TBIFG-Interrupt-Flag im TB0CTL-Register gelöscht, um die ISR für den nächsten Zyklus vorzubereiten. Die periodische Natur dieser Routine ist



essentiell für weitere Funktionen wie die Timeout-Erkennung bei der Befehlseingabe und die nicht-blockierende Ausführung längerer Operationen.




Abb. 3.3.: Aktivitätsdiagramm – Timer ISR



3.1.4. **UART ISR**

Eine weitere unerlässliche Komponente des Observer-Moduls ist die Interrupt Service Routine der UART-Kommunikation. Diese steuert den bidirektionalen Datenaustausch, d. h. das Senden und Empfangen von Zeichen über die serielle Schnittstelle. Sie behandelt zudem Grenzfällen, wie den Empfang ungültiger Zeichen oder spezifische UART-Fehlerzustände. Im Unterschied zur zyklisch operierenden Timer-ISR (siehe Kapitel 3.1.3) wird die UART-ISR ereignisgesteuert ausgelöst: entweder nach dem Empfang eines Datenbytes im Empfangspuffer (UCAORXBUF) oder wenn der Sendepuffer (UCAOTXBUF) bereit ist, ein neues Datenbyte für die übertragung aufzunehmen. Die Unterscheidung zwischen den verschiedenen UART-Ereignissen – wie z.B. Empfangen, Senden oder Fehler erkannt – erfolgt über das Interrupt-Vektor-Register UCAOIV. Tiefgreifendere Informationen darüber in Kapitel 2.2.3.2 und Kapitel 2.2.5.

Die Empfangslogik – definiert über den Interruptvektor USCI_UART_UCRXIFG – der UART-ISR lässt sich anhand des Aktivitätsdiagramms in Abbildung 3.4 präzise nachvollziehen. Zu den Kernaufgaben des Empfangsteils zählen:

- Fehlerdetektion: Prüfung auf Kommunikationsfehler wie UCBRK (Break-Signal) oder UCRXERR (Framing-, Overrun- oder Paritätsfehler) und entsprechendes Setzen eines UART-Fehler-Wertes in der uart error-Variable.
- Zeichenbehandlung: Verarbeitung empfangener Bytes und zwischenspeichern in der rx_byte-Variable –, inklusive spezieller Steuerzeichen wie "\r"(Carriage Return), das die Befehlseingabe abschließt und die Zustandsmaschine aktiviert, sowie "\b"(Backspace) zur Korrektur von Eingaben im uart_buffer, und "\r"(Newline), das ignoriert wird.
- Pufferverwaltung: Validierung (Prüfung auf Alphanumerik und Leerzeichen), Pufferung der gültiger Zeichen im uart_buffer inklusive überlaufschutz und Echo-Ausgabe des Zeichens.
- **Timeout-Initiierung:** Bei Empfang des ersten Zeichens nach einem Reset wird state_ptr auf state_0 gesetzt, welches die Timeout-Überwachung startet.

37




Abb. 3.4.: Aktivitätsdiagramm – Timer ISR

Der Sendeteil – mit dem Interruptvektor USCI_UART_UCTXIFG – der UART-ISR, dessen Ablauf in Abbildung 3.5 visualisiert ist, ist für die schrittweise Ausgabe von Zeichenketten zuständig. Solange print_ptr nicht auf ein Null-Terminierungszeichen ('\0') zeigt, wird das aktuelle Zeichen in den Sendepuffer UCAOTXBUF geladen. Nach erfolgreicher übertragung aller Zeichen einer Nachricht wird das WRT_UART-Flag in global_events zurückgesetzt und der Sendeinterrupt (UCTXIE) deaktiviert, während der Empfangsinterrupt (UCRXIE) reaktiviert wird. Diese ISR ist somit die direkte Schnittstelle für alle von observer_print initiierten Schreibvorgänge.




Abb. 3.5.: Aktivitätsdiagramm – Timer ISR

Die zuvor erwähnte observer_print-Funktion dient der Initialisierung eines asynchronen Zeichenkettenausgabevorgangs über eine UART-Schnittstelle. Zunächst überprüft sie, ob der übergebene String-Zeiger str null ist, was auf einen ungültigen Eingabewert hinweist; in diesem Fall wird ein Fehlerstatus gesetzt und der Vorgang abgebrochen. Andernfalls wird eine globale Ereignis-Flagge (WRT_UART) gesetzt, das die UART-Übertragung signalisiert. Der Zeiger auf die zu übertragende Zeichenkette wird in die globale Variable print_ptr geschrieben, woraufhin durch Setzen der Interrupt-Flags UCTXIFG und UCTXIE der UART-Sendeinterrupt aktiviert wird. Dadurch wird der eigentliche Übertragungsvorgang vom Interrupt-Handler durchgeführt, was eine nicht-blockierende Datenübertragung ermöglicht.

```
#pragma FUNC_ALWAYS_INLINE(observer_print)
      LOCAL Void observer_print(const char * str) {
          if (str EQ NULL) {
3
              set_uart_error(PRINT_ERROR);
              return;
          }
6
          SETBIT(global_events, WRT_UART);
7
          print_ptr = str;
          SETBIT(UCAOIFG, UCTXIFG); // UART Transmit Interrupt Flag
          SETBIT(UCAOIE, UCTXIE); // Enable UART Receive Interrupt
10
          return;
11
      }
12
```

Listing 3.1: Initiierungs-Funktion für UART Datenübertragung



3.2. Interruptgesteuertes Lesen und Schreiben

Aufbauend auf dem Grundkonzept des Observer-Moduls und der etablierten Architektur lassen sich Funktionalitäten und weitere Features integrieren. Im Rahmen dieser Arbeit fiel die Wahl für eine Kernfunktion auf das interruptgesteuerte Lesen und Schreiben von FRAM-Speicherzellen. Die nachfolgenden Abschnitte erarbeiten die Konzeption und Implementierung dieser Speicheroperationen und analysieren potenzielle Limitationen. Ein fundamentales Merkmal hierbei ist, dass die interruptgesteuerten Speicherzugriffe nicht zwingend einen expliziten Haltezustand des Gesamtsystems erfordern — wie im Kontext der möglichen Debugging-Funktion in Kapitel ?? erläutert. Die angestrebte Funktionalität kann auch ohne diese Art an erweiterte Systemkontrolle, eigenständig agieren. Ein potenzieller Nachteil dessen ist jedoch in der Datenkonsistenz der Ausgabe: Durch die zustandsorientierte, inkrementelle Verarbeitung der Lese- und Schreibvorgänge könnten konkurrierende Prozesse den adressierten Speicherbereich zwischen einzelnen Verarbeitungsschritten modifizieren. Daraus ergibt sich ein weiterer Grund für die Notwendigkeit, das Grundkonzept des statusorientierten, interruptgesteuerten Betriebs umzusetzen – wie im Folgenden beschrieben.

3.2.1. Grundkonzept des statusorientierten, interruptgesteuerten Betriebs

Die zustandsorientierte Programmierung für das Observer-Modul setzt die Dekomposition komplexer, sequenzieller Abläufe in kleinere, Verarbeitungseinheiten voraus. Wie bereits im Kapitel 3.1.1 und Kapitel 3.1.3 dargelegt, repräsentieren die Lese- und Schreiboperationen dedizierte Zustände innerhalb der übergeordneten Zustandsmaschine. Diese Unterteilung ist essentiell, um die Reaktionsfähigkeit des Systems auf externe Eingaben und die parallele Bearbeitung anderer systeminterner Aufgaben sicherzustellen. Für die Realisierung der Speicherzugriffe sind neben generischen Zuständen – zur Befehlsverarbeitung und Systeminitialisierung – spezifische Zustände für das Lesen und Schreiben erforderlich. Da diese Operationen, insbesondere bei größeren Speicherzugriffen, potenziell zeitintensiv sind, ist die Überführung in eine zeichenorientierte Verarbeitung, welche periodisch durch die Timer-ISR ausgeführt wird, notwendig.



Konkret bedeutet dies, dass nach der Verarbeitung eines einzelnen Zeichens die jeweilige Speicherroutine temporär terminiert und die Kontrolle an das System zurückgibt. Die Fortsetzung der Operation erfolgt erst bei der nächsten Periode der Timer-ISR. Dieser inkrementelle Ansatz steigert die Reaktivität des Gesamtsystems erheblich. Im Fazit unter Kapitel 4.1.1 wurden hierzu Laufzeitmessungen unter Realbedingungen durchgeführt und genauer untersucht. Dem gegenüber steht der Nachteil, dass eine zusätzliche Laufvariable zum verfolgen des aktuellen Fortschritts, innerhalb der Lese- oder Schreiboperation, benötigt wird. Dadurch entsteht eine potentiell längere Gesamtdauer für die vollständige Operation ergeben, da pro Timer-Zyklus lediglich ein einzelnes Zeichen verarbeitet wird. 27

3.2.2. Rolle der Interrupt Service Routinen

Die beiden primären Interrupt Service Routinen des Moduls, die UART-ISR und die Timer-ISR, erfüllen dabei kritische Funktionen im gesamten Prozesszyklus der Speicheroperationen — von der initialen Befehlseingabe über die schrittweise Datenverarbeitung bis hin zur finalen Ergebnisausgabe.

- Die UART-ISR: Agiert als primäre Schnittstelle für die Benutzerinteraktion. Sie ist verantwortlich für den Empfang vollständiger Befehlsstrings, wie beispielsweise "rdm <adresse> <bytes>", zur Anforderung eines Speicherlesevorgangs oder "wrm <adresse> <string>", zur Initiierung eines Schreibvorgangs. Darüber hinaus übernimmt die UART-ISR die Ausgabe der aus dem FRAM gelesenen Daten an den Benutzer und quittiert einen erfolgreich abgeschlossenen Schreibvorgang durch erneute Ausgabe des Befehls.
- Die Timer-ISR: Fungiert als periodischer Auslöser und Taktgeber für die Ausführung zustandsbasierter Funktionen. Sie ruft wiederholt die im Funktionszeiger state_ptr referenzierte, aktuell aktive Zustandsfunktion (z. B. read_mem oder write_mem) auf. Diese Funktion bleibt so lange aktiv, bis ein definierter Endzustand der jeweiligen Operation erreicht ist.

²⁷Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.



3.2.3. Implementierung der Lese- und Schreibfunktion

Die softwaretechnische Realisierung der Lese- und Schreibfunktionen ist bewusst ressourcenschonend und auf Laufzeit optimiert. Diese Funktionen besitzen im Wesentlichen einen definierten Startzustand, einen Endzustand sowie die Logik für den eigentlichen, inkrementellen Speicherzugriff.

Der Programmablauf der read_mem-Funktion ist wie folgt strukturiert (siehe auch Quellcodeausschnitt in Listing 3.2):

- Initiierung: Die Funktion wird aktiviert, sobald die Befehlsverarbeitungsroutine (state_1) einen "rdm"-Befehl identifiziert und den globalen Zustandszeiger state_ptr auf die Adresse der read_mem-Funktion setzt. Gleichzeitig werden die für den Lesevorgang notwendigen Parameter die Startadresse (gespeichert in mem_addr_ptr) und die Anzahl der zu lesenden Bytes (blocks) aus dem uart_buffer extrahiert und in globalen Variablen zwischengespeichert.
- Inkrementelle Ausführung: Bei jedem Aufruf durch die Timer-ISR wird exakt ein Byte aus dem FRAM an der aktuellen Adresse (mem_addr_ptr + mem_addr_idx) gelesen. Der Fortschritt innerhalb des adressierten Speicherbereichs wird mittels der Indexvariable mem_addr_idx verfolgt, welche nach jedem gelesenen Byte inkrementiert wird.
- Datenausgabe: Das eingelesene Zeichen wird einer Validierung unterzogen (Filterung nicht-alphanumerischer Zeichen, die durch Leerzeichen ersetzt werden) und anschließend im Puffer rw_buf abgelegt. Mittels der Zuweisung 'print_ptr = rw_buf_ptr'und setzen der Bits für das senden von Daten über das UART-Protokoll erfolgt die unmittelbare Ausgabe des gelesenen Zeichens an die Benutzerkonsole.
- Beendigung: Die Leseoperation gilt als abgeschlossen, sobald der Zähler mem_addr_idx die vorgegebene Anzahl an zu lesenden Bytes erreicht oder überschritten hat. In diesem Fall wird der state_ptr auf den Zeiger der state_2-Funktion (Rücksetz- und Leerlaufzustand) umgelenkt, um das System für neue Befehle vorzubereiten.



```
#pragma FUNC_ALWAYS_INLINE(read_mem)
      LOCAL Void read_mem(Void) {
2
3
          //SETBIT(P30UT, BIT4);
          if (TSTBIT(global_events & WRT_UART, WRT_UART)) {
              //CLRBIT(P30UT, BIT4);
              return;
          }
9
          if (mem_addr_idx > (blocks - 1)) {
10
              state_ptr = &state_2;
11
              //CLRBIT(P30UT, BIT4);
12
              return;
13
          }
14
15
          if (mem_addr_ptr EQ NULL) {
16
              // Extract useful arguments
17
              Char *mem_addr_str = strtok(uart_buffer_ptr + 4, " ");
18
              Char *block_str = mem_addr_str + strlen(mem_addr_str) + 1;
19
              mem_addr_ptr = (Char *)strtol(mem_addr_str, NULL, 0);
21
              blocks = (UInt)atoi(block_str);
22
          }
23
24
          *rw_buf_ptr = *((volatile Char *)mem_addr_ptr + mem_addr_idx);
25
          if (!IS_ALNUM(*rw_buf_ptr)) {
26
              *rw_buf_ptr = ' ';
          }
28
29
          print_ptr = rw_buf_ptr;
          SETBIT(global_events, WRT_UART);
31
          SETBIT(UCAOIFG, UCTXIFG); // UART Transmit Interrupt Flag
32
          SETBIT(UCAOIE, UCTXIE); // Enable UART Receive Interrupt
33
34
          mem_addr_idx++;
35
36
37
          //CLRBIT(P30UT, BIT4);
      }
38
```

Listing 3.2: Implementierungsausschnitt der read_mem-Funktion im Observer-Modul



Analog dazu ist der Programmablauf der write_mem-Funktion konzipiert (siehe Quellcodeausschnitt in Listing 3.3):

- Initiierung: Die Aktivierung erfolgt, wenn die Befehlsverarbeitung (state_1) einen "wrm"-Befehl erkennt und state_ptr auf die write_mem-Funktion setzt. Die Zieladresse (mem_addr_ptr) und der zu schreibende String (write_str_ptr) werden aus dem uart_buffer extrahiert.
- Adressvalidierung: Vor dem eigentlichen Schreibzugriff wird überprüft, ob die angegebene Zieladresse in potenziell schreibgeschützten oder für andere Zwecke reservierten Speicherbereichen liegt (z. B. im Hexadezimalbereich von 0x0000000 bis 0x0001FF oder 0x000C00 bis 0x000FFF, mehr Informationen dazu in Abbildung 3.6). Bei Detektion einer ungültigen Adresse wird ein entsprechender Fehlercode (INV_ADDR) gesetzt und die Operation terminiert.




Abb. 3.6.: Memory map des FG4618 [2, S. 603, Fig. 11.1]

Inkrementelle Ausführung: Bei jedem Aufruf durch die Timer-ISR wird ein einzelnes Zeichen aus dem write_str_ptr (an der durch mem_addr_idx indizierten Position) in die entsprechende FRAM-Speicherzelle (mem_addr_ptr + mem_addr_idx) geschrieben. Der Fortschritt wird durch das hochzählen der mem_addr_idx-Variable verfolgt.



- Datenausgabe/Echo: Das soeben geschriebene Zeichen wird zur Verifikation in den rw_buf kopiert und mittels observer_print als Echo an den Benutzer zurückgesendet.
- Beendigung: Die Schreiboperation ist abgeschlossen, sobald das Null-Terminierungszeichen ('\0') des write_str_ptr erreicht wurde. Daraufhin wird abermals der state_ptr auf die state_2-Funktion gesetzt, um den Schreibzyklus ordnungsgemäß zu beenden und das Modul in seinen definierten Ausgangszustand zurück zu setzen.

```
#pragma FUNC_ALWAYS_INLINE(write_mem)
      LOCAL Void write_mem(Void) {
2
3
          //SETBIT(P30UT, BIT4);
          if (TSTBIT(global_events & WRT_UART, WRT_UART)) {
              //CLRBIT(P30UT, BIT4);
6
              return;
          }
          if (mem_addr_ptr EQ NULL) {
10
              // Extract useful arguments
11
              Char *mem_addr_str = strtok(uart_buffer_ptr + 4, " ");
              write_str_ptr = mem_addr_str + strlen(mem_addr_str) + 1;
13
14
              mem_addr_ptr = (Char *)strtol(mem_addr_str, NULL, 0);
          }
16
17
          if (between("0x000000", mem_addr_ptr, "0x0001FF")
18
          || between("0x000C00", mem_addr_ptr, "0x000FFF")) {
19
              set_cmd_error(INV_ADDR);
20
              return;
21
          }
22
23
          *rw_buf_ptr = *((volatile Char *)write_str_ptr + mem_addr_idx);
24
25
          if (*rw_buf_ptr EQ '\0') {
              state_ptr = &state_2;
27
              //CLRBIT(P30UT, BIT4);
28
              return;
          }
30
31
          if (!IS_ALNUM(*rw_buf_ptr)) {
32
              *rw_buf_ptr = ' ';
33
```

3. Entwicklung

```
H T · Hochschule Konstanz
Technik, Wirtschaft und Gestaltur
W · G ·
```

```
35
          print_ptr = rw_buf_ptr;
36
          SETBIT(global_events, WRT_UART);
37
          SETBIT(UCAOIFG, UCTXIFG); // UART Transmit Interrupt Flag
          SETBIT(UCAOIE, UCTXIE); // Enable UART Receive Interrupt
39
40
          *((volatile Char *)mem_addr_ptr + mem_addr_idx) = *rw_buf_ptr;
41
          mem_addr_idx++;
42
43
          //CLRBIT(P30UT, BIT4);
44
      }
```

Listing 3.3: Implementierungsausschnitt der write_mem-Funktion im Observer-Modul

Die Identifikation, Verarbeitung und Signalisierung potenziell auftretender Fehlerzustände ist ein weiterer unerlässlicher Entwicklungsschritt. Dieser Aspekt der Fehlerbehandlung wird im nachfolgenden Kapitel eingehend thematisiert.²⁸

²⁸Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.



3.3. Fehlerbehandlung

Die Identifizierung und Auswertung von Randbedingungen sowie die daran anschließende Fehlerbehandlung sind grundlegende Bestandteile komplexer Softwareprojekte. Für den Nutzer ist die Ausgabe potenziell auftretender Fehlerzustände von hoher Bedeutung, um eine angemessene Fehlerbehebung einleiten zu können. Um eine Überlastung des Nutzers mit redundanten oder niederrangigen Fehlermeldungen – oder Folgefehlern – zu vermeiden, ist eine interne Speicherung und anschließende Priorisierung detektierter Fehler notwendig.

Die primären Fehlerquellen innerhalb des Observer-Moduls ist die UART- Kommunikationsschnittstelle sowie die Prozesse der Befehlsinterpretation und -ausführung.

- Die UART-Schnittstelle besitzt diverse Fehlerindikatoren (Fehlervektoren beschrieben in Kapitel 2.2.4), welche direkt zu Beginn der UART-ISR sowohl im Sende- als auch im Empfangsteil geprüft werden. Ein zusätzlicher Fehlerfall ist die überschreitung eines definierten Zeitlimits (Time-Out) pro Zeichen für die Befehlseingabe. Bei Erreichen dieses Schwellenwerts wird die laufende Befehlseingabe terminiert, das System auf einen deffinierten Ausgangszustand zurückgesetzt und eine entsprechende Fehlermeldung an die verbundene Benutzerkonsole übermittelt.
- Die Befehlsinterpretation sowie -verarbeitung kann ebenfalls Fehler und definierte Randbedingungen aufweisen. Hierzu zählt die Detektion unbekannter Befehle, die Verwendung invalider Speicheradressen (z. B. Zugriff auf geschützte Bereiche, Vgl. Abbildung 3.6), fehlerhafte Zeichenketten oder unzulässige Blockgrößen.



Die hierfür implementierten Funktionen sind in Listing 3.5 dargestellt. Unterschiedliche Fehlerquellen erfordern dabei eine separate Behandlung und Klassifizierung.

```
#pragma FUNC_ALWAYS_INLINE(set_uart_error)
       LOCAL Void set_uart_error(Char err) {
2
           if (err == NO_ERR || uart_error < err) {</pre>
3
               uart_error = err;
               SETBIT(global_events, UART_ERR);
          }
6
       }
       #pragma FUNC_ALWAYS_INLINE(set_cmd_error)
       LOCAL Void set_cmd_error(Char err) {
10
           if (err == NO_ERR || cmd_error < err) {</pre>
11
               cmd_error = err;
12
               SETBIT(global_events, CMD_ERR);
13
           }
14
       }
15
```

Listing 3.4: Funktion zur Fehlerpriorisierung und Speicherung sowie Setzen eines globalen Error-Flags

Die Fehlerpriorisierung basiert auf in der Header-Datei (Observer.h) definierten Makros, die entsprechend ihrer Eskalationsstufe numerisch kodiert sind (Vgl. Listing ??). Mittels eines Vergleichsoperators wird evaluiert, ob ein neu aufgetretener Fehler eine höhere Priorität besitzt als ein bereits intern vermerkter Fehler. Nur wenn dies der Fall ist oder noch kein spezifischer Fehler dieser Kategorie gespeichert wurde, wird der neue Fehler als der aktuell relevanteste behandelt und der bisherige gegebenenfalls überschrieben.



```
* UART Error
2
3
      #define NO_ERR
                                 0x0
                                         // no error
4
      #define TIME_OUT
                                 , Α,
                                         // time out
5
      #define BUFFER_ERROR
                                 'B'
                                         // buffer error (e.g. to many bytes received)
                                         // frame overrun or parity error
      #define FROVPAR_ERROR
                                 c,
      #define BREAK ERROR
                                         // break error (lost communication)
                                 'D'
      #define PRINT_ERROR
                                 'E'
                                         // unable to print on UART
9
10
11
       * Command Error
12
      #define UNKNOWN_CMD
                                 11
                                         // unknown command
14
      #define INV_PTR
                                 22
                                         // Invalid function pointer
15
                                         // Invalid memory address
      #define INV_ADDR
                                 ,3,
16
      #define INV_BLCK
                                         // Invalid block-size
                                 4'
17
      #define INV_STR
                                         // Invalid string
                                 25,
18
```

Listing 3.5: Definition der Fehler-Makros in der Header-Datei Observer.h zur Festlegung der Fehlerprioritäten.

Die Konstruktion und Ausgabe der finalen Fehlermeldung obliegt der Timer-ISR. Diese Routine identifiziert den spezifischen Fehlerkontext anhand der zuvor gesetzten Fehlerereignis-Flag im globalen Ereignisregister global_events. Der zugehörige Fehlercode im Fehlerregister uart_error oder cmd_error, zusammen mit einem Präfix-Zeichen ('# ') ergibt anschließend die Fehlermeldung. Für die Formatierung der Meldung wird der Lese- und Schreib-Puffer rw_buf genutzt. Dessen Größe ist auf drei Byte initialisiert, um das Präfix-Zeichen, den alphanumerischen Fehlercode-Wert und das Null-Terminierungszeichen aufzunehmen. Die Startadresse dieses Puffers wird im Anschluss der Funktion observer_print übergeben, welche die zeichenweise übertragung der Fehlermeldung via UART initiiert. Es ist hierbei zu beachten, dass die Timer-ISR darauf ausgelegt ist, pro Durchlauf einen Fehler zu behandeln, da eine weitere Fehlerbehandlung die zuvor Formatierte Fehlermeldung überschreiben würde. Nach der Ausgabe eines Fehlers wird der Systemzustand abermals auf einen definierten Ausgangszustand zurückgesetzt. Die hier beschriebene Routine zur Fehlerbehandlung in der Timer-ISR ist in Listing 3.6 visualisiert.

3. Entwicklung



```
* Error Handling
2
       */
      if (TSTBIT(global_events & UART_ERR, UART_ERR)) {
          *rw_buf_ptr = '#';
5
          *(rw_buf_ptr + 1) = uart_error;
          observer_print(rw_buf_ptr);
          uart_error = NO_ERR;
          CLRBIT(global_events, UART_ERR);
9
          state_ptr = &state_2;
10
          return;
11
      }
12
13
      if (TSTBIT(global_events & CMD_ERR, CMD_ERR)) {
14
          *rw_buf_ptr = '#';
15
          *(rw_buf_ptr + 1) = cmd_error;
16
          observer_print(rw_buf_ptr);
17
          cmd_error = NO_ERR;
18
          CLRBIT(global_events, CMD_ERR);
19
          state_ptr = &state_2;
          return;
21
      }
22
```

Listing 3.6: Zusammensetzung und Initialisierung der Fehlernachrichtausgabe

```
// Error Handling
if (TSTBIT(global events & UART ERR, UART ERR)) {
    *rw_buf_ptr = '#';
    *(rw buf ptr + 1) = uart error;
   observer print(rw buf ptr);
    uart error = NO ERR;
    CLRBIT(global_events, UART_ERR);
    state_ptr = &state_2;
    return;
if (TSTBIT(global events & CMD ERR, CMD ERR)) {
    *rw_buf_ptr = '#';
    *(rw buf ptr + 1) = cmd error;
   observer print(rw buf ptr);
    cmd_error = NO_ERR;
    CLRBIT(global events, CMD ERR);
    state_ptr = &state_2;
    return;
```

Abb. 3.7.

Nachdem Mechanismen zur Fehleridentifikation und -ausgabe etabliert wurden, richtet sich der Fokus nun auf die Realisierung eines erweiterten Funktionsmerkmals. Die folgenden Kapitel widmen sich daher der Analyse verschiedener Debugging-Methoden und untersuchen im Speziellen den Einsatz von Software-Breakpoints im Kontext eingebetteter Systeme. Dabei steht insbesondere die Evaluation einer Implementierungsmöglichkeit und den Mehrwert von Software-Breakpoints für das Observer-Moduls im Vordergrund, speziell im Hinblick auf die funktionale Ergänzung bereits bestehender Funktionen (Referenz Kapitel ??).²⁹

²⁹Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.



3.4. Debugging-Methoden: Hardware- vs. Software-Breakpoints

Im Kontext der Fehlersuche und Programmanalyse in Embedded Systems stellen Breakpoints³⁰ ein fundamentales Werkzeug dar. Sie ermöglichen es, die Ausführung eines Programms an einer vordefinierten Stelle zu unterbrechen, um den internen Zustand des Systems zu inspizieren. Grundsätzlich lassen sich zwei primäre Arten von Breakpoints unterscheiden: Software-Breakpoints und Hardware-Breakpoints, deren Implementierung und Eigenschaften sich signifikant unterscheiden.

Software-Breakpoints werden zur aktiven Laufzeit des Programms durch einen direkten Eingriff in den ausführbaren Code im Speicher des Mikrocontrollers realisiert. An der Zieladresse wird hierbei die ursprüngliche Programminstruktion temporär durch eine Breakpoint-Instruktion oder einen Trap-Befehl ersetzt, der einen Software-Interrupt oder eine Exception auslöst. Sobald der Programmzähler diese modifizierte Stelle erreicht, unterbricht der Mikrocontroller den normalen Programmfluss der Programmzähler stoppt und eine Debug-Routine wird ausgeführt. Der Debugger³¹ kann diesen Zustand erkennen, die ursprüngliche Instruktion wiederherstellen und dem Entwickler die Kontrolle übergeben. Durch diesen Mechanismus sind Software-Breakpoints hochflexibel und können an nahezu jeder beliebigen Stelle im beschreibbaren Code-Speicher (wie RAM oder FRAM) gesetzt werden.

Die Vorteile des softwarebasierten Ansatzes liegen primär in der Möglichkeit, eine praktisch unbegrenzte Anzahl von Breakpoints im System zu verwenden, sowie in den geringen Anforderungen an zusätzliche, dedizierte Hardwarekomponenten auf dem Zielsystem selbst. Die grundlegende Fähigkeit, Interrupts oder Exceptions zu behandeln, ist hierfür ausreichend. [8, Kap. 4.7.16]

Gegenüber den Software-Breakpoints bieten hardwarebasierte Breakpoints den Vorteil, dass sie Programmunterbrechungen auch in solchen Speichersegmenten ermöglichen, die schreibgeschützt sind (z.B. ROM oder spezifisch geschützte Flash-Bereiche).

³⁰Bezeichnet in der Softwareentwicklung eine vom Entwickler bewusst gesetzte Unterbrechung im Programmablauf, die typischerweise zur Laufzeit-Debugging-Zwecken verwendet wird. Beim Erreichen dieses Punkts wird die Ausführung des Programms angehalten, sodass der aktuelle Zustand (z. B. Variableninhalte, Stack, Speicher) analysiert werden kann.

³¹Ein Werkzeug zur schrittweisen Ausführung und Analyse von Programmen. Es erlaubt das Setzen von Haltepunkten, das überprüfen von Speicherinhalten und das Nachvollziehen von Kontrollflüssen zur Fehlersuche und -behebung.



Ein weiterer entscheidender Vorteil ist ihre Nicht-Intrusivität: Da keine Modifikation des Programmcodes stattfindet, werden weder die Konsistenz des Codes im Speicher noch das präzise Echtzeitverhalten (Timing) des Programms durch den Breakpoint-Mechanismus selbst beeinflusst. [8, Kap. 4.7.16], [1, S. 54, Kap. 4.3]

Um dies jedoch zu erreichen, benötigen Hardware-Breakpoints ein dediziertes Hardwaremodul innerhalb des Mikrocontrollers. Im Falle der MSP430-Mikrocontrollerfamilie ist dies das Embedded Emulation Module (EEM) [5, S. 569, Kap. 21]. Dieses Modul beinhaltet spezielle Hardwareregister, typischerweise Adresskomparatoren, welche die Speicheradresse des Befehls halten, an welcher bei übereinstimmung mit dem Programmzähler ein Breakpoint ausgelöst werden soll. Da der Breakpoint durch externe Hardwarelogik ausgelöst wird und nicht durch eine im Programmablauf ausgeführte Instruktion, müssen seitens des Breakpoint-Mechanismus selbst keine Registerinhalte oder Stack-Elemente explizit zwischengespeichert und im Nachhinein wiederhergestellt werden. Ganz im Unterschied wie es bei einem durch einen Software-Breakpoint induzierten Interrupt der Fall sein kann. Die Zustandssicherung erfolgt erst durch die Debug-Routine nach erfolgter Unterbrechung. Der wesentliche Nachteil hierbei ist allerdings die strikte Limitierung der Anzahl gleichzeitig setzbarer Hardware-Breakpoints, welche direkt von der Anzahl der im EEM verfügbaren Komparator-Register abhängt. Für den MSP430 sind dies oft nur zwei oder drei [8, vgl. Kap. 7.1].

Diese Gegenüberstellung offenbart einen klaren Trade-off³²: Hardware-Breakpoints glänzen durch ihre Transparenz und die Fähigkeit, in geschützten Speicherbereichen zu operieren, sind jedoch eine knappe Ressource. Software-Breakpoints hingegen bieten eine hohe Flexibilität und nahezu unbegrenzte Verfügbarkeit, gehen aber mit einer leichten Modifikation des Programmcodes und potenziellen, wenn auch meist minimalen, Timing-Veränderungen einher. Angesichts der begrenzten Anzahl an Hardware-Breakpoints auf der MSP430-Plattform, die insbesondere bei komplexeren Debugging-Szenarien schnell erschöpft sein können, erweist sich die Implementierung von Software-Breakpoints als eine pragmatische und oft notwendige Erweiterung der Debugging-Möglichkeiten. Um die technischen Rahmenbedingungen für die Realisierung solcher Software-Breakpoints auf dem MSP430FR5729 sowie die Interaktion mit der Debugging-Infrastruktur genauer zu verstehen, ist eine detaillierte Betrachtung des eingesetzten Debug-Adapters und seiner Funktionsweise unerlässlich.

³²Abwägung zwischen zwei konkurrierenden Zielen, Konzepten, oder ähnlichem, bei der die Verbesserung des einen mit der Verschlechterung des anderen einhergeht.



Darüber hinaus existiert auch noch eine spezielle Art von Breakpoints welcher von einem Speicherzugriff ausglößt wird. Watchpoints können Grenzfälle identifizieren um dadurch invalide Speicheradressen und zugriffe sowie Pufferüberläufe zu analysieren. [8, Kap. 7.4.16.2]

Die nachfolgende Analyse des MSP-FET Debuggers wird weitere Aspekte des Software und Hardware-Basierten Debuggings beleuchten und die Grundlage für die spätere Implementierungsstrategie legen.³³

3.4.1. Der MSP-FET Download Adapter im Detail

Die effektive Nutzung von sowohl Hardware- als auch Software-Breakpoints auf dem MSP430FR5729 ist maßgeblich von der externen Debugging-Hardware und -Software abhängig. Als zentrale Schnittstelle zwischen der Entwicklungsumgebung auf dem Host-PC und dem Ziel-Mikrocontroller dient in diesem ökosystem der *MSP-FET* (Flash Emulation Tool) Debugger. Dieses externe Gerät, zu sehen in Abbildung 3.8, stellt die physische und logische Verbindung zum MSP430 her und ermöglicht tiefgreifende Eingriffe und Beobachtungen während der Programmausführung.

Der MSP-FET kommuniziert mit dem MSP430-Mikrocontroller typischerweise über standardisierte (Debug-)Schnittstellen wie *JTAG* (Joint Test Action Group) oder das von Texas Instruments entwickelte *Spy-Bi-Wire*³⁴. (*SBW*) über diese Schnittstellen erhält der MSP-FET Zugriff auf das EEM des MSP430FR5729. Wie im vorherigen Kapitel 3.4 dargelegt, ist das EEM für die Realisierung von Hardware-Breakpoints zuständig. Der MSP-FET agiert hierbei als Vermittler, der die vom Entwickler in der IDE (Integrated Development Environment) gesetzten Hardware-Breakpoint-Adressen in die entsprechenden Register des EEM schreibt und die vom EEM generierten Haltesignale empfängt und an die IDE weiterleitet. Somit ist der MSP-FET unerlässlich für die Konfiguration und Nutzung der limitierten, aber präzisen Hardware-Breakpoint-Ressourcen des Mikrocontrollers. [2, S. 58, Kap. 3.4]

³³Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor

³⁴Zweidraht-Variante des JTAG-Protokolls, die Pin-Anzahl am Target reduziert und besonders für platzkritische Anwendungen von Vorteil ist.



Abb. 3.8.: Flash Emulation Tool Programmer and Debugger [9]

Darüber hinaus spielt der MSP-FET eine ebenso große Rolle für die Implementierung und Handhabung von Software-Breakpoints. Die Fähigkeit, den Speicher des MSP430FR5729 (sowohl RAM als auch das beschreibbare FRAM) zur Laufzeit zu lesen und zu schreiben, ist die Grundvoraussetzung, um Instruktionen mit einer Software-Breakpoint-Routine zu ersetzen. Der Debugger liest über den MSP-FET die ursprüngliche Instruktion an der Zieladresse aus, ersetzt diese durch eine Breakpoint-Instruktion und, nach dem Auslösen des Software-Interrupts, stellt er die ursprüngliche Instruktion wieder her. Ferner ermöglicht der MSP-FET die Steuerung des Programmflusses (Anhalten, Starten, Einzelschrittbetrieb) und den Zugriff auf CPU-Register und Speicherinhalte, was für die Analyse des Systemzustands an einem Breakpoint unerlässlich ist. Das vom Software-Breakpoint ausgelöste Interrupt- oder Exception-Signal wird ebenfalls über die Debug-Schnittstelle an den MSP-FET und somit an die Host-Debugger-Software gemeldet. Wie solche Hardware und Software-Breakpoints in der Entwicklungsumgebung aussehen, ist in Abbildung 3.9 zu sehen. Das "H/W"oder "S/W"innerhalb der eckigen Klammern steht wahlweise für "Hardware"oder "Software"welches von einem "BP"für "Breakpoint"ergänzt wird.






Abb. 3.9.: Code Composer Studio - Breakpoint Übersicht

Es ist wichtig zu verstehen, dass der MSP-FET primär die Kommunikationsinfrastruktur und die Low-Level-Zugriffsmechanismen bereitstellt. Während er das Setzen von Hardware-Breakpoints direkt über das EEM steuert, stellt er für Software-Breakpoints die notwendigen Lese-, Schreib- und Kontrolloperationen zur Verfügung. Die eigentliche Logik eines Software-Breakpoints – das heißt, welche Instruktion als Breakpoint-Befehl dient, wie die ursprüngliche Instruktion gesichert und wiederhergestellt wird sowie der resultierende Trap behandelt wird – muss in der Debugger-Software auf dem Host und gegebenenfalls durch eine minimale Debug-Monitor-Routine auf dem Target implementiert werden, wobei der MSP-FET als Brücke dient. [7, 6, S. 56, Kap. 10]

Die Kenntnis der Funktionalitäten und der Arbeitsweise des MSP-FET ist somit entscheidend für die Entwicklung einer robusten Software-Breakpoint-Lösung. Er definiert die Grenzen und Möglichkeiten, wie mit dem Target-System interagiert werden kann, um Breakpoints zu setzen, Zustandsinformationen abzufragen und die Programmausführung zu steuern. Die im Folgenden zu entwickelnde Strategie zur Implementierung von Software-Breakpoints muss sich daher eng an den durch den MSP-FET und die Debug-Schnittstelle des MSP430FR5729 gegebenen Rahmenbedingungen orientieren.



3.4.2. Konzeptionierung von Software-Breakpoints

Zur Realisierung von Breakpoints existieren mehrere Ansätze. Ein bewährter Einstieg besteht darin, etablierte Debugger und ihre Architektur zu studieren. Im Embedded- und Low-Power-Bereich kommen beispielsweise Werkzeuge wie **TRACE32**, **M-Core** oder das **MSP-FET** von Texas Instruments zum Einsatz. Diese Debugger setzen Hardware-Breakpoints über spezielle Debug-Interfaces um und bieten damit eine hohe Zuverlässigkeit bei minimaler Eingriffstiefe in das Laufzeitsystem.

Im Gegensatz dazu zielt die hier vorgestellte Lösung auf eine Abwandlung der Software-Breakpoints ab, die direkt den Programmspeicher manipuliert. Dabei wird, in dieser Implementierung, an der gewünschten Halteadresse der originale Maschinenbefehl durch einen Sprungbefehl (Jump) ersetzt, der auf eine speziell implementierte **Breakpoint-Handler**-Routine verweist. Beim Erreichen dieses Befehls wird zunächst ein kritischer Abschnitt eingeleitet: Es werden die für den Prozess relevanten Register (R1 bis R3) – namentlich *Program Counter*³⁵ (*PC*), *Stack Pointer*³⁶ (*SP*), *Statusregister*³⁷ (*SR*) und ggf. mehrere **General-Purpose-Register** (**R4 bis R15**) – gesichert und Interrupts deaktiviert, um eine atomare Kontextsicherung zu gewährleisten [5, S.91, Kap. 4.3]. Anschließend erfolgt der übergang in die Handler-Routine, die das gesamte System bis auf das Observer-Modul blockiert und so das Auslesen und Manipulieren von Speicherinhalten ermöglicht.

Nach der Analyse kann der ursprüngliche Programmzustand durch das laden der Registersätze wiederhergestellt werden. Eine explizite reaktivierung der Interrupts ist daher nicht nötig. Der Compiler stellt hierfür Compiler-Intrinsics³⁸ bereit wie __get_SR, __get_SP und __set_interrupt_state [4, S.137, Kap. 6.8.1]. Auf diese Weise wird ein vollständiger Zyklus von Unterbrechung, Inspektion und Fortsetzung des Programmflusses realisiert, ohne dass das Hauptprogramm von dem Observer-Modul tiefgreifender beeinflusst wird.

Vor diesem Hintergrund wird in den folgenden Abschnitten die Konzeptionierung erweiterter Software-Breakpoints im Detail erläutert und auf die dafür notwendigen Voraussetzungen eingegangen.

 $^{^{35}\}mathrm{Ein}$ Register, das die Speicheradresse des derzeitigen Befehls enthält.

³⁶Ein Register, das die Speicheradresse des letzten oder ersten Datenelements im Stack speichert.

³⁷Register für eine Reihe von Flags, die von der arithmetisch-logischen Einheit in Abhängigkeit der zuletzt durchgeführten Rechenoperation gesetzt werden.

³⁸Compiler-spezifische, vordefinierte Funktionen, die direkt in optimierten Assemblercode umgesetzt werden.



3.4.2.1. Verwendung eines Sprungbefehls anstelle einer Trap

Wie in Kapitel 3.4 erläutert, basieren klassische software-Breakpoints häufig auf sogenannten Trap-Instruktionen. Das Debugging-Framework der Entwicklungsumgebung unterstützt dies unter anderem über die **General Extension Language** (*GEL*) – ein Makro- und Skriptsystem, das die Initialisierung von Systemen sowie die Steuerung von Debug-Sitzungen ermöglicht. Darüber hinaus erlaubt GEL auch das Setzen von Breakpoints, Speicherzugriffe und die Ablaufkontrolle des Programms [8, Kap. 7.7, 7.7.8.6 & 7.7.8.7].

Für diese Arbeit war es jedoch erforderlich, dass bei Auslösen eines Breakpoints benutzerdefinierte Routinen aus dem Observer-Modul aktiv bleiben und verwendet werden können (Vgl. Kapitel 3.2). Diese Funktionalitäten sind mit dem Standardverhalten von GEL-Traps nicht kompatibel, da sie typischerweise nur auf Debuggerseitige Prozesse abzielen und keine Kontextintegration benutzerdefinierter Routinen auf dem Zielsystem erlauben.

Aus diesem Grund wurde bewusst auf die Verwendung eines Trap-Mechanismus verzichtet und stattdessen ein direkter Sprungbefehl (Jump) auf eine benutzerdefinierte Breakpoint-Handler-Routine implementiert. Dadurch wird sichergestellt, dass das Observer-Modul auch während einer Unterbrechung aktiv bleibt und die Kontrolle über Register- und Speicherzugriffe erhalten bleibt.

3.4.2.2. Implementierung erweiterter Software Breakpoints

Die Grundidee von Software-Breakpoints besteht darin, an einer Stelle im Programmspeicher, an der ein gültiger Maschinenbefehl ($Opcode^{39}$) liegt, diesen temporär durch einen Sprung auf die Breakpoint-Handler-Routine zu ersetzen. Zunächst wird der originale Opcode gesichert, um ihn später unverändert wieder einsetzen zu können. Die Auswahl der Adresse erfordert, dass diese auf ein gültiges Befehlswort ausgerichtet ist und im Stack-Bereich liegt, um Kollisionen auf das Code-Segmenten zu vermeiden. Zudem muss die Interpretation der Adresse und des zu schreibenden Sprungbefehls den aktiven Adressierungsmodus berücksichtigen.

Die Implementierung gliedert sich in folgende Schritte:

³⁹ Auch op code oder operation code, ist eine meist in hexadezimaler Schreibweise angegebene Zahl, die die Nummer eines Maschinenbefehls für einen bestimmten Prozessortyp angibt.



- 1. Adressvalidierung: Prüfen, ob die Zieladresse auf vier Byte ausgerichtet ist und im Stack liegt.
- 2. **Kontext-Sicherung:** In einem kritischen Abschnitt werden PC, SP, SR und alle modifizierten Register in einem Puffer abgelegt. Hierbei ist zu beachten, dass die Breite des PC vom Adressierungsmodus abhängt, worauf entsprechend rücksicht genommen werden muss. [5, S. 97, Kap. 4.4]
- 3. Ersetzen des Opcodes: Der Original-Opcode (vier Byte) wird durch den vier-Byte-Sprungbefehl (zwei Byte für den Instruction-Code, zwei Byte für die Zieladresse der Handler-Routine) überschrieben. [5, S.161, Kap. 4.6.2.28]
- 4. Ausführung des Breakpoint-Handlers: Beim Eintreten des Breakpoint-Opcodes springt der PC in die Handler-Routine, die das System an weiterer Ausführung hindert und stattdessen das Observer-Modul für weitere Debug-Schritte aktiv hält.
- Kontext-Wiederherstellung: Nach Abschluss der Debug-Aktion werden alle Register und der ursprüngliche Opcode wiederhergestellt, bevor der normale Programmablauf fortgesetzt wird.

Diese Vorgehensweise stellt die Rückkehr zum ursprünglichen Systemzustand – einschließlich des Originalen-Opcodes – sicher und garantiert die Konsistenz des Programms.

Um die im vorigen Kapitel ?? skizzierten Konzepte robust umzusetzen, sind die im nächsten Abschnitt, technischen Details wie Instruktionslängen und Speicher-Alignment, zu betrachten.⁴⁰

 $^{^{40}\}mathrm{Die}$ sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.



3.4.2.3. Instruktionslängen, Speicher-Alignment und Adress-Modi

Die Manipulation von Befehlen im Stack ist hoch kritisch, da das Hauptprogramm keine Kenntnis vom Observer-Modul hat und eine falsche Adressierung, unterschiedlichen Adressierungs-Modi oder unvollständige Opcode-substituierung zu undefiniertem Verhalten führen kann. Drei zentrale Aspekte sind dabei zu beachten:

- Speicher-Alignment: MSP430-Instruktionen sind grundsätzlich an geraden Speicheradressen ausgerichtet. Vor jedem Schreib- oder Lesezugriff muss daher sichergestellt werden, dass die Zieladresse eine gerade Adresse ist. Zugriffe auf ungerade Adressen können zu undefiniertem Verhalten führen, sofern keine Fehlerbehandlung erfolgt. Darüber hinaus sind Adressen, die in der Mitte eines Opcodes liegen, ungültig und dürfen nicht als Breakpoint oder adressiert werden.
- Opcode-Längen: Während einzelne Maschinenbefehle in der Regel zwei bis vier Bytes belegen, können komplexe Instruktionen etwa CMP.B bis zu sechs Bytes lang sein, wie in Abbildung 3.10 zu sehen. [5, S.165, Kap. 4.6.2.32] Diese Variabilität erschwert das gezielte Überschreiben von genau vier Byte, die für die Jump-Instruktion einschließlich Zieladresse benötigt werden. Unter diesen Randbedingungen besteht die Gefahr, dass entweder zu viele oder zu wenige Bytes überschrieben werden, was zu ungültigen oder unbeabsichtigten Instruktionen führen kann.

```
Disassembly X
                                           ($C$L24)
            2002
                                  JNE
                                  MOV.W
                                           #4,R15
                                           ($C$L27)
            3C0D
                                  TMP
          $C$L24:
            90F2 0003 1C17
                                  CMP.B
                                           #0x0003,&error
                                           ($C$L25)
            2003
                                  JNE
                                           #0x0003,R15
            403F 0003
                                  MOV.W
                                  ЭМР
                                           ($C$L27)
            3C06
         $C$L25:
                                  CMP.B
                                           #4,&error
            92E2 1C17
            2002
                                  JNE
                                           ($C$L26)
            432F
                                  MOV.W
                                           #2,R15
```

Abb. 3.10.: Code Composer Disassembly Modus - Opcode längen



• Adressierungs Modus: Der Speicher, im Umfang von einem Megabyte, kann über sieben unterschiedliche arten Adressiert werden. Wahlweise kommen 16 oder 20-Bit Adressen zum Einsatz. Diese Variabilität der Adressierungsmodi und die damit einhergehenden unterschiedlichen Adressbreiten haben tiefgreifende Konsequenzen. [5, S. 97, Kap. 4.4]

Das Sichern und Wiederherstellen von Registern und des Originalen Opcodes reicht daher nicht aus, insbesondere angesichts den variablen Instruktionslängen und komplexer Adressierungsmodi.

Die größe der Opcodes hängt von folgenden Parametern ab. Die Grundlegende länge einer Instruktion des MSP430 liegt bei zwei Byte. Darin ist die Operation, wie beispielsweise MOV.W, sowie die Register- und Adressierungsart kodiert. Unterschiedliche Adressierungen von Operanden über Adressierungsmodi wie "Immediate⁴¹", "Absolute⁴² "oder "Indirect⁴³", haben zur Folge, dass die Adressen oder Konstanten zusätzlich als Word⁴⁴ (2 Byte) oder extended Word⁴⁵ (4 Byte) kodiert werden. [5, S. 97, Kap. 4.4]

⁴¹Operand ist direkt in der Instruktion enthalten – also ein fester Wert, nicht aus dem Speicher.

 $^{^{42}\}mathrm{Operand}$ befindet sich an einer feste Speicheradresse.

⁴³Operand ist nicht direkt gegeben, sondern steht an der Adresse, die ein Register enthält.

⁴⁴Synonym für 2 Byte große Datenbreite

 $^{^{45}}$ Synonym für 4 Byte große Datenbreite



Ein Beispiel hierzu, woraus sich der 6-Byte lange Opcode, zum Vergleichen des Speicherinhalts des Registers "&error"mit dem Hexadezimalen Wert "0x0003", aus Abbildung 3.10 zusammensetzt: [5, S. 147, Kap. 4.6.2.14 & S. 112, Kap. 4.4.7 & S. 108, Kap. 4.4.4]

CMP.B #0x0003, &error

- 1 Byte Opcode für CMP.B
- 1 Byte Modus für Quell-Operand und Ziel-Operand (Immediate -> Absolute)
- 2 Byte Immediate-Wert für Konstante "0x0003"
- 2 Byte Absolute-Adresse für Label "&error"

Diese Analyse verdeutlicht die komplexität der Manipulation und Wiederherstellung von Instruktionen im Stack. Eine Kopie des Stacks schafft dabei eine sichere Umgebung, in welcher der bestehende Opcode Manipuliert wird. Hierbei muss die Kopie die unterschiedlichen Adressformate und die potenziell im Stack gespeicherten, modusabhängigen Zeiger korrekt abbilden oder transformieren. Dies garantiert ein sicheres zurückkehren in die Hauptroutinen, sowie eine Robuste Ausführung der Funktion zum verarbeiten der ggf. mehreren Breakpoints.

Dies erschwert die Umsetzung und erhöht die Komplexität der Routine erheblich, wodurch Timing und Konsistenz gefährdet werden. Im anschließenden Fazit werden die gewonnenen Erkenntnisse bewertet, offene Fragestellungen skizziert und ein Ausblick auf weiterführende Arbeiten gegeben.



4. Fazit und kritische Bewertung

Im Rahmen dieser Arbeit wurde eine interruptgesteuerte Benutzerschnittstelle für den Mikrocontroller MSP430FR5729 konzipiert und implementiert. Zentrale Komponente ist das sogenannte Observer-Modul, welches sowohl den Empfang als auch die statusbasierte Verarbeitung externer Steuerbefehle übernimmt. Damit bildet es eine funktionale Schnittstelle zwischen dem Mikrocontroller, seinem Hauptprogramm und der Benutzerinteraktion.

4.1. Das Ergebnis

Die Entwicklung wesentlicher Bausteine, insbesondere die der Timer-Interrupt-Service-Routine (Timer-ISR), UART-Kommunikationsschnittstelle (UART-ISR) sowie der statusorientierten Abarbeitung eingehender Befehle, legt eine flexible und erweiterbare Basis für zukünftige Funktionsimplementierungen. Die exemplarisch realisierten Lese- und Schreibfunktionen demonstrieren die praktische Anwendbarkeit dieser Architektur.

Ein bedeutendes Ergebnis stellt die Realisierung des Observer-Moduls für Debugging-Zwecke dar, welches unabhängig von der üblichen Entwicklungsumgebung (Code Composer Studio und MSP-FET) agiert. Dies erlaubt es dem Benutzer, unter Realbetriebsbedingungen, tiefgreifende Analysen durch das auslesen und beschreiben von Speicherzellen während der aktiven Laufzeit. Gerade bei der Entwicklung auf Mikroprozessoren – wie dem MSP430 – sind Stichproben unter Echtzeitbedingungen von hohem Wert, da kontrolliert und nicht blockierend auf Speicherzellen zugegriffen werden kann.



Im Anschluss an die Implementierung wurde besonderes Augenmerk auf die Analyse der Systemreaktivität gelegt. Zu diesem Zweck wurden Laufzeitmessungen durchgeführt, welche aufzeigen, inwieweit die entwickelten Komponenten den Anforderungen an Echtzeitfähigkeit genügen. Das folgende Kapitel beschreibt detailliert die zugrunde liegende Methodik und präsentiert die ermittelten Messergebnisse. 46

4.1.1. Untersuchung der Laufzeit unter Realbedingungen

Zur Untermauerung der in Kapitel 3.2.1 genannten Vorteile eines statusorientierten Zustandsautomaten hinsichtlich der Systemreaktivität sind Laufzeituntersuchungen unerlässlich. Diese Messungen ermöglichen eine fundierte Bewertung der Ausführungszeiten hinsichtlich genannter Vor- und Nachteile für andere Softwarekomponenten und Systemzustände.

Die Erfassung und Auswertung der Laufzeiten erfolgte mittels eines Digital-Oszilloskops (Modell: PicoScope 3406D MSO) in Verbindung mit der zugehörigen Messsoftware PicoScope 7 T&M. Für die Aufzeichnung der Signale wurde der digitale Eingang D1 des Oszilloskops genutzt. Eine einheitliche Abtastrate von 500~MS/s (Mega-Samples pro Sekunde) wurde für alle Messungen verwendet, um eine hohe zeitliche Auflösung sicherzustellen.

Zur Signalisierung der Messintervalle wurden GPIO-Pins von Port 3 des zugrundeliegenden Mikrocontrollers verwendet. Die exakte Zeitmessung einzelner Codeabschnitte erfolgte durch das Setzen eines spezifischen GPIO-Pins (konkret P3.4, adressiert über BIT4 des P30UT-Registers) zu Beginn des zu messenden Abschnitts (SETBIT(P30UT, BIT4);) und dessen unmittelbares Zurücksetzen (CLRBIT(P30UT, BIT4);) an dessen Ende (Vgl. Listing 3.2 und Listing 3.3). Dieses Verfahren ermöglicht eine präzise Erfassung der Ausführungsdauer sowohl einzelner Verarbeitungszyklen als auch kompletter Lese- oder Schreiboperationen.

⁴⁶Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.



Die nachfolgende Tabelle 4.1 fasst die ermittelten Laufzeiten für repräsentative Ereignisse und Funktionen innerhalb des Observer-Moduls zusammen.

Ereignis	Funktion	Laufzeit
Leerlauf	TIMER0_B0_ISR	\sim 3,9 μ s
Time-Out Timer	$state_0$	\sim 3,4 µs
Befehlsinterpretation	$state_1$	\sim 70 - 140 ms
Resetzustand	$state_2$	\sim 6,3 μs
Leseoperation für 13 Byte	read _mem	$\sim 130 \text{ ms}$
Leseoperation Parameterentnahme	$read_mem$	\sim 240 µs
Leseoperation pro Byte	$read_mem$	$\sim 10 \text{ µs } (+ \sim 10 \text{ ms ISR Zyklus})$
Schreiboperation für "test"	$write_mem$	$\sim 40 \text{ ms}$
Schreiboperation Parameterentnahme	$write_mem$	\sim 220 µs
Schreiboperation pro Byte	$write_mem$	$\sim 10 \ \mu s \ (+ \sim 10 \ ms \ ISR \ Zyklus)$

Tab. 4.1.: Laufzeitmessungen – Observer-Modul State-Machine

Ein wesentliches Ergebnis der statusorientierten, zeichenweisen Verarbeitung ist die Freigabe von Rechenzeit zwischen den einzelnen Verarbeitungszyklen für andere Systemaufgaben. Abbildung 4.1 visualisiert diesen Sachverhalt exemplarisch anhand einer Leseoperation. Jeder in der Abbildung dargestellte Impuls repräsentiert die Verarbeitungszeit für ein einzelnes Zeichen. Die dargestellte Operation (rdm 0x1C00 13) weist insgesamt 14 solcher Impulse auf. Der initiale Impuls zeigt die längste Dauer, welche aus der einmaligen Initialisierungsphase pro Leseoperation resultiert: Hierbei werden die erforderlichen Parameter (Speicheradresse, Anzahl der Bytes) aus dem uart buffer extrahiert. Dieser Vorgang involviert rechenzeitintensive String-Operationen wie strtok, strlen, strtol und atoi. Die nachfolgenden Zyklen, welche die eigentliche zeichenweise Leseoperation des Zeichens umfassen, weisen signifikant kürzere Ausführungszeiten von etwa 10 µs auf. In den Intervallen – von ca. 10 ms – zwischen diesen aktiven Verarbeitungsphasen (bedingt durch die Periode der Timer-ISR) steht der Prozessor für andere Aufgaben – wie beispielsweise der Ausgabe des gelesenen Zeichens – zur Verfügung. Der letzte Verarbeitungszyklus (im Beispiel der 14.) dient der Finalisierung der Leseoperation. Er beinhaltet die erfolgreiche Prüfung auf die angeforderte Anzahl an gelesenen Zeichen (Abgleich von mem addr idx mit blocks in der read mem-Funktion Vgl. Abbildung ??), und leitet bei Erfolg den Übergang in den Rücksetzzustand (state 2) durch Aktualisierung des state ptr ein.47

⁴⁷Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.




Abb. 4.1.: Oszillogramm einer vollständigen Speicherleseoperation (rdm 0x1C00 13)

Auch die in Chapter 3 beschriebenen Vorteile der Integration softwarebasierter Breakpoints – insbesondere für kritische Operationen wie das Lesen und Schreiben auf Speicherzellen – konnten im Verlauf der Entwicklung bestätigt werden. Die in Kapitel 3.4 begonnene Konzeptausarbeitung liefert eine fundierte Grundlage für die folgende Bewertung dieser Mechanismen.

4.1.2. Fazit zu Software Breakpoints

Die Realisierung von Software-Breakpoints auf dem Low-Power-Mikrocontroller MSP430FR5729 erfordert ein tiefgehendes Verständnis der Prozessor-Architektur, der Instruktionsformate, der vielfältigen Adressierungs-Modi und ihrer Auswirkungen auf die Speicherverwaltung und der nebenläufigen Abläufe im System. Die Analyse der Problemstellung hat ergeben, dass unter anderem kritische Bereiche atomar bearbeitet, Register und Stack-Zustände zuverlässig gesichert und Intrinsics korrekt eingesetzt werden müssen. Zudem sind umfangreiche Funktionen zur überwachung und Protokollierung des Systemzustands zu implementieren.

Die erwartete komplexität inklusive der Anforderungen an Robustheit, Echtzeitfähigkeit und möglichst geringem Eingriff in den Betrieb überschreitet den Rahmen einer üblichen Bachelorarbeit. Eine vollständige, ausgereifte Implementierung wäre mit dem Umfang einer Masterarbeit oder vergleichbarer Forschungsarbeiten möglich. Dennoch bildet dieses Thema eine exzellente Grundlage für weiterführende Arbeiten in den Bereichen eingebettete Echtzeitsysteme und Debugging-Technologien, insbesondere in Bezug auf Architekturen mit flexiblen, aber komplexen Speicheradressierungsmechanismen.



4.2. Die Bewertung

Die zeitkritische Synchronisation zwischen Hauptprogramm und Observer-Modul stellte eine zentrale Herausforderung dar – insbesondere im Hinblick auf den gewählten, nicht-blockierenden Ansatz der statusorientierten Verarbeitung. Die sequentielle, zeichenweise Abarbeitung von Lese- und Schreiboperationen über mehrere Verarbeitungsschritte hinweg erhöhte zwar die Komplexität der Implementierung, führte jedoch zu einer äußerst performanten Lösung hinsichtlich der Systemreaktivität. Dies ist insbesondere für ein als "unsichtbares"Plug-in-Modul konzipiertes System essenziell.

Die vollständige Implementierung softwaregesteuerter Breakpoints erwies sich hingegen als sehr anspruchsvoll. Zwar konnte ein vielversprechender Ansatz gemäß dem in Kapitel 3.4.2.2 skizzierten Konzept entwickelt werden, (Vgl. Abbildung 4.2) jedoch gelang keine vollständig funktionale, robuste und konsistente Einbindung zur Laufzeit. Der entsprechende Quellcode befindet sich weiterhin, wenn auch auskommentiert, im Observer-Modul.




Abb. 4.2.: Setzen eines Software-Breakpoints an einer frei ausgewählten Speicheradresse im Stack – sbr 0xD03C

Nichtsdestotrotz konnte durch die umfassend durchgeführte Laufzeitanalyse die Echtzeitfähigkeit des Observer-Moduls bestätigt werden. Diese wird allerdings mit einem erhöhten Speicherverbrauch erkauft, bedingt durch den Einsatz nicht vollständig optimierten Codes und speicherintensiver Funktionen der Standard-String-Bibliothek.

Ein wesentliches Manko stellt die aktuelle Beeinträchtigung der UART-Schnittstelle dar. Aufgrund der nicht implementierten automatischen Baudratenerkennung – wie in Kapitel 2.2.3.3 kurz beleuchtet wurde – kann das Hauptprogramm diese Schnittstelle nicht parallel nutzen. Dies steht dem Anspruch entgegen, das Observer-Modul vollständig vom restlichen System zu entkoppeln, da ansonsten ein zentrales Modul für Kommunikationsmanagement zur Konfliktvermeidung erforderlich wäre. 48

4.3. Ein Ausblick

Der modulare Aufbau des Systems, kombiniert mit der flexiblen Konfiguration der Timer- und UART-Interrupts, bietet eine solide Grundlage für die Integration weiterführender Funktionalitäten. Insbesondere die strukturierte Umsetzung und umfangreiche Analyse der Software-Breakpoint-Mechanismen liefert wertvolle Impulse für zukünftige Arbeiten im Bereich experimenteller Debugging-Techniken.

Ein weiterer Entwicklungsschritt könnte die Implementierung eines weiteren Moduls zur automatischen Baudratenerkennung darstellen. Diese würde es ermöglichen, die UART-Schnittstelle sowohl für interne als auch externe Kommunikationsprozesse effizient zu nutzen, ohne die Systemtrennung aufzugeben.

Langfristig könnte die entwickelte Architektur auch in komplexere, multitaskingfähige Systeme überführt werden. Durch den nicht-blockierenden und zustandsbasierten Aufbau ist das Observer-Modul prädestiniert für eine Integration in reaktive, ereignisgesteuerte Steuerungsplattformen zur Ergänzung bereits vorhandener Debugging-Mechanismen.

⁴⁸Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.

Literatur

- [1] Texas Instruments. Code Composer User's Guide. Document Number: SPRU296. Texas Instruments Incorporated. 655303 Dallas, Texas, 1999, S. 224. URL: https://www.ti.com/lit/ug/spru296/spru296.pdf.
- [2] John H. Davies. *MSP430 Microcontroller Basics*. 1. Aufl. Oxford: Newnes, 2008. ISBN: 978-0-7506-8276-3.
- [3] Texas Instruments. MSP430FR5729 Mixed-Signal Microcontroller. Revision C. Document Number: SLASE35. Texas Instruments Incorporated. 655303 Dallas, Texas, 2017, S. 119. URL: https://www.ti.com/lit/ds/symlink/msp430fr5729.pdf.
- [4] Texas Instruments. MSP430 Optimizing C/C++ Compiler v18.1.0.LTS. Revision R. Document Number: SLAU132, Rev. R. Texas Instruments Incorporated. 655303 Dallas, Texas, 2018, S. 181. URL: https://www.ti.com/lit/ug/slau132r/slau132r.pdf.
- [5] Texas Instruments. MSP430FR57xx Family User's Guide. Revision D. Document Number: SLAU272, Rev. D. Texas Instruments Incorporated. 655303 Dallas, Texas, 2018, S. 576. URL: https://www.ti.com/lit/ug/slau272d/slau272d.pdf.
- [6] Texas Instruments. MSP Flasher user's guide. Revision E. Document Number: SLAU654. Texas Instruments Incorporated. 655303 Dallas, Texas, 2019, S. 18. URL: https://www.ti.com/lit/ug/slau654e/slau654e.pdf.
- [7] Texas Instruments. Code Composer Studio TM IDE v10.x for MSP430 TM MCUs. Revision AS. Document Number: SLAU157. Texas Instruments Incorporated. 655303 Dallas, Texas, 2020, S. 66. URL: https://www.ti.com/lit/ug/slau157as/slau157as.pdf.
- [8] Texas Instruments. Code Composer Studio TM User's Guide. Version 20.1.1. Texas Instruments Incorporated. 655303 Dallas, Texas, 2025. URL: https://software-dl.ti.com/ccs/esd/documents/users_guide/index.html.



[9] Texas Instruments. MSP-FET - MSP MCU Programmer and Debugger. https://www.ti.com/tool/MSP-FET. Zugriff am 22. Mai 2025. 2025.



Abbildungsverzeichnis

2.1.	Operating Modes [5, S. 37, Kap. 1.4, Tab. 1-2]	4
2.2.	Block Diagramm MSP430FR5729 Mikrocontroller [3, S. 2, Kap. 1.4] .	5
2.3.	Capture Mode Einsatzbeispiele [2, S. 301, Abb. 8.7]	8
2.4.	Ausgabeeinheit im Up/Down-Modus [5, S. 340, Abb. 11-9]	10
2.5.	Timer B Block & Capture/Compare Channel 1 [2, S. 355, Kap. 8.16]	16
2.6.	UART übertragung der Werte 0x55 und 0xFF [2, S. 576, Abb. 10.18]	21
2.7.	UART übertragung der Werte 0x55 und 0xFF [2, S. 577, Abb. 10.19]	22
2.8.	Automatische Baudraten-Erkennung - Break/Sync Sequenz [5, S. 481,	
	Abb. 18-5]	25
2.9.	Automatische Baudraten-Erkennung - Sync Feld [5, S. 481, Abb. 18-6]	26
2.10.	eUSCI Typ A – UART-Modus [5, S. 477, Kap. 18.2]	29
3.1.	UML-Diagram – Observer-Modul	31
3.1. 3.2.	Zustandsautomat – Observer-Modul	32
3.3.	Aktivitätsdiagramm – Timer ISR	36
3.4.	Aktivitätsdiagramm – Timer ISR	38
3.5.	Aktivitätsdiagramm – Timer ISR	39
3.6.	Memory map des FG4618 [2, S. 603, Fig. 11.1]	45
3.7.		52
3.8.	Flash Emulation Tool Programmer and Debugger [9]	56
3.9.	Code Composer Studio - Breakpoint Übersicht	57
3.10.	Code Composer Disassembly Modus - Opcode längen $\ \ldots \ \ldots \ \ldots$	61
11	Ospilla grana para sin an wallet in digan Chaich culoscan anation (u.d., Out COO	
4.1.	Oszillogramm einer vollständigen Speicherleseoperation (rdm 0x1C00	C 7
4.0	13)	67
4.2.	Setzen eines Software-Breakpoints an einer frei ausgewählten Spei-	
	cheradresse im Stack - sbr 0xD03C	68



Tabellenverzeichnis

2.1.	Registerbeschreibung – Capture-/Compare Register Timer B [5, S.	
	375, Tab. 12-8]	12
2.2.	Registerbeschreibung – Control Register Timer B [5, S. 372, Tab. 12-6]	13
2.3.	Funktionsvergleich der eUSCI-Module des MSP430FR5729 [5, 2, Kap.	
	18, 19, 20, S. 493, Kap. 10]	18
2.4.	Vergleich der synchronen seriellen Protokolle SPI und I ² C [2, S. 497,	
	Kap. 10.2, S. 534, Kap. 10.7]	19
2.5.	${\it UART-Fehlerbedingungen\ und\ zugeh\"{o}rige\ Status-Flags\ des\ MSP430FR5}$	729
	[5, S. 483, Tab. 18-1]	24
2.6.	Technische Merkmale der UART-Schnittstelle des MSP430FR5729 [5,	
	S. 476, kap. 18.2]	24
4.1.	Laufzeitmessungen – Observer-Modul State-Machine	66

Verzeichnis der Listings

3.1.	Initiierungs-Funktion für UART Datenübertragung	40
3.2.	$Implementierungsausschnitt der {\tt read_mem-} Funktion im Observer-Modul$	4
3.3.	Implementierungsausschnitt der write_mem-Funktion im Observer-	
	Modul	46
3.4.	Funktion zur Fehlerpriorisierung und Speicherung sowie Setzen eines	
	globalen Error-Flags	49
3.5.	Definition der Fehler-Makros in der Header-Datei Observer.h zur	
	Festlegung der Fehlerprioritäten	50
3.6.	Zusammensetzung und Initialisierung der Fehlernachrichtausgabe	51



A. Anhang

A.1. Verwendete Hilfsmittel

A.1.1. Erklärung zur Nutzung von KI-Sprachmodellen zur Sprachlichen Überarbeitung

Im Rahmen dieser Bachelorarbeit wurden Large Language Models, namentlich ChatGPT und GeminiAI, zur kritischen Bewertung und konstruktiven Überarbeitung der sprachlichen Ausdrucksweise eingesetzt. Darunter fallen stilistische und Grammatikalische Optimierung in folgenden Bereichen:

- Verbesserung der Lesbarkeit und sprachlichen Klarheit,
- Vereinheitlichung des wissenschaftlichen Ausdrucks,
- Korrekturvorschläge von Grammatik-, Rechtschreibung- und Zeichensetzung.

Alle Kapitel, die solch eine Überarbeitung erfahren haben, sind am ende mit einem Hinweis in einer Fußnote gekennzeichnet.

Die inhaltliche Verantwortung für alle Aussagen, Argumentationen und wissenschaftlichen Schlussfolgerungen liegt vollständig bei dem Autor. Die genannten KI-Modelle wurden **nicht** zur Generierung fachlicher Inhalte, zur Datenanalyse oder zur Strukturierung argumentativer Abschnitte verwendet.

Die Verwendung dieser Werkzeuge erfolgte unter Beachtung geltender ethischer Richtlinien für wissenschaftliche Arbeiten sowie der Anforderung an Eigenständigkeit und Transparenz.

i



A.1.2. Erklärung zur Erstellung von Diagrammen

Zur Erstellung von Diagrammen wurde das Tool *PlantUML* (verfügbar unter https://www.plantuml.com) verwendet.

Mit Hilfe des Tools wurden verschiedene UML-Diagramme wie Aktivitätsdiagramme, Klassendiagramme und Zustandsdiagramme (State-Machine-Diagramme) modelliert. PlantUML ermöglicht die textuelle Beschreibung von Diagrammen, welche anschließend automatisch als grafische Darstellung generiert werden. Dies erleichtert sowohl die Versionierung als auch die Nachvollziehbarkeit der Diagrammerstellung im Entwicklungsprozess.