

# Implementierung einer interruptgesteuerten Benutzerschnittstelle auf einem Low-Power-Mikrocontroller

## Bachelor-Thesis

zur Erlangung des akademischen Grades

Bachelor of Science (B. Sc.) im Studienfach Angewandte Informatik



**Hochschule Konstanz**

Technik, Wirtschaft und Gestaltung

vorgelegt von: Julian Rapp

Matrikelnummer: 304875

Erstgutachter: Prof. Dr. Irenäus Schoppa

Zweitgutachter: Prof. Dr. Heiko von Drachenfels

eingereicht in: Konstanz, am 30. Juni 2025

## Zitat

*Interrupts are a major feature of most embedded software. They are vaguely like functions that are called by hardware rather than software. The distinction sounds trivial but it makes them much harder to handle [...].*

(DAVIES)

# **Abstract**

Die vorliegende wissenschaftliche Arbeit behandelt die Planung und Entwicklung einer interruptgesteuerten Benutzerschnittstelle zur Überwachung und Manipulation von Registern und Speicherzellen. Die Entwicklung soll auf Basis eines Low-Power-Microcontrollers der MSP430 Familie von Texas Instruments erfolgen.

Es erfolgt eine umfangreiche Planungs- / und Entwicklungsphase, die in Anlehnung an den Rational Unified Process dokumentiert wird. Auf Basis dieser Planung wird die Software dann als austauschbares Modul implementiert. Der Vorgang der praktischen Umsetzung wird schriftlich dokumentiert. Zum Abschluss der Arbeit wird die Erweiterung im Live-Betrieb des Praktikums von Microprozessorsysteme zum Einsatz kommen.

# Inhaltsverzeichnis

<b>Inhaltsverzeichnis</b>	<b>I</b>
<b>Abkürzungsverzeichnis und Glossar</b>	<b>III</b>
<b>1. Einleitung</b>	<b>1</b>
1.1. Das Ziel dieser Arbeit . . . . .	1
1.2. Die Umgebung, in der die Arbeit entstand . . . . .	1
1.3. Der Aufbau dieser Arbeit . . . . .	2
1.4. Viele Informationen, wenige Quellen . . . . .	2
<b>2. Überblick</b>	<b>3</b>
2.1. Timer und Interrupt Service Routinen (ISR) . . . . .	5
2.1.1. Timer Zählweisen . . . . .	7
2.1.2. Capture-Mode . . . . .	8
2.1.3. Compare-Mode . . . . .	9
2.1.4. Einstellungen der Capture and Compare Register . . . . .	11
2.1.5. Timer Control-Register . . . . .	13
2.1.6. Zusammenfassung und Einsatzmöglichkeiten . . . . .	14
2.2. Enhanced Universal Serial Communication Interface (eUSCI) . . . . .	17
2.2.1. Überblick über die eUSCI-Architektur . . . . .	17
2.2.2. Einordnung vorhandener Kommunikationsschnittstellen . . . . .	18
2.2.3. eUSCI_A Modul: UART-Modus (Asynchrone Kommunikation) . . . . .	20
2.2.4. eUSCI-Konfiguration . . . . .	26
2.2.5. Zusammenfassung . . . . .	28
<b>3. Entwicklung</b>	<b>30</b>
3.1. Konzeptprionierung Observer-Modul . . . . .	30
3.2. Interruptgesteuertes Lesen und Schreiben . . . . .	31
3.3. Debugging-Methoden: Hardware- vs. Software-Breakpoints . . . . .	32
3.3.1. Der MSP-FET Download Adapter im Detail . . . . .	34
3.3.2. Konzeptionierung von Software-Breakpoints . . . . .	37

---

3.3.3. Fazit zur Umsetzung von Software Breakpoints . . . . .	41
<b>4. Fazit und kritische Bewertung</b>	<b>42</b>
4.1. Das Ergebnis . . . . .	42
4.2. Die Bewertung der Frameworks Extbase und Fluid . . . . .	42
4.3. Ein Ausblick . . . . .	42
<b>Literatur</b>	<b>VII</b>
<b>Abbildungsverzeichnis</b>	<b>IX</b>
<b>Tabellenverzeichnis</b>	<b>X</b>
<b>Verzeichnis der Listings</b>	<b>XI</b>
<b>Eidesstattliche Erklärung</b>	<b>XII</b>
<b>A. Anhang</b>	<b>i</b>
A.1. Verwendete Hilfsmittel . . . . .	i
A.1.1. Erklärung zur Nutzung von KI-Sprachmodellen zur Sprachli- chen Überarbeitung . . . . .	i

## Abkürzungsverzeichnis und Glossar

16-Bit-RISC-Microcontroller	Mikrocontroller mit 16-Bit-Registerbreite und reduzierter Befehlssatzarchitektur (Reduced Instruction Set Computer)
ACLK .....	Auxiliary Clock
Auxiliary Clock ...	Niederfrequente Taktquelle in Mikrocontroller-Systemen, die typischerweise von einem Quarzoszillator gespeist wird und für energiesparende Betriebsmodi verwendet wird.
BITCLK .....	Bit-Clock
Breakpoints .....	Bezeichnet in der Softwareentwicklung eine vom Entwickler bewusst gesetzte Unterbrechung im Programmablauf, die typischerweise zur Laufzeit-Debugging-Zwecken verwendet wird. Beim Erreichen dieses Punkts wird die Ausführung des Programms angehalten, sodass der aktuelle Zustand (z. B. Variableninhalte, Stack, Speicher) analysiert werden kann.
Clock-Source .....	Eine Referenz auf ein periodisches Zeitsignal um zeitliche Abläufe zu synchronisieren; typischerweise in Form von Quarzoszillatoren oder externen Taktsignalen.
Compiler-Intrinsics	Compiler-spezifische, vordefinierte Funktionen, die direkt in optimierten Assemblercode umgesetzt werden.
Debugger .....	Ein Werkzeug zur schrittweisen Ausführung und Analyse von Programmen. Es erlaubt das Setzen von Haltepunkten, das überprüfen von Speicherinhalten und das Nachvollziehen von Kontrollflüssen zur Fehlersuche und -behebung.
enhanced Universal Serial Communication Interface	Serielle Schnittstelle in Mikrocontrollern von Texas Instruments, die verschiedene Kommunikationsprotokolle (z. B. UART, SPI, I <sup>2</sup> C) unterstützt.
eUSCI .....	enhanced Universal Serial Communication Interface

---

eUSCI_A .....	enhanced Universal Serial Communication Interface Type A
eUSCI_B .....	enhanced Universal Serial Communication Interface Type B
FRAM .....	Ferroelectric Random Access Memory
GEL .....	General Extension Language
GPIO .....	General Purpose Input/Output
Halbduplex .....	Datenübertragung zu einem Zeitpunkt nur in eine Richtung möglich
I <sup>2</sup> C .....	Inter-Integrated Circuit
interruptgesteuerten	Ein Mechanismus zur ereignisorientierten Unterbrechung des normalen Programmablaufs
ISR .....	Interrupt Service Routine
JTAG .....	Joint Test Action Group
L .....	[
Low-Power-Mikrocontroller	Ein Mikrocontroller, der für energieeffiziente Anwendungen optimiert ist. Typischerweise eingesetzt in batteriebetriebenen Embedded-Systemen
LPM .....	Low Power Mod
LSB .....	Least Significant Bit
Megahertz .....	Maßeinheit für die Frequenz und entspricht einer Million Schwingungen pro Sekunde (1 MHz = 10 <sup>6</sup> Rechenschritte).
MIPS .....	Microprozessorsysteme
Modul .....	Eine funktionale Einheit innerhalb eines größeren Systems, die separat entwickelt und gewartet werden kann
MSP-FET .....	Flash Emulation Tool
non-return to zero	Binäres Leitungscodierungsverfahren, bei dem der Signalpegel während eines Bitintervalls konstant bleibt und nicht zwischen den Bits auf einen Nullpegel zurückkehrt
NRZ .....	non-return to zero
Opcode .....	Auch op code oder operation code, ist eine meist in hexadezimaler Schreibweise angegebene Zahl, die die Nummer eines Maschinenbefehls für einen bestimmten Prozessortyp angibt.
PC .....	Personal Computer

PC .....	Program Counter
Plug-and-Play .....	Automatische Erkennung und Integration von Komponenten in ein System ohne manuelle Konfiguration
Prescaler .....	Vorschaltglied in elektronischen Zählschaltungen oder Timern, welches die Frequenz eines Eingangssignals durch einen festen Faktor reduziert, um eine nachfolgende Verarbeitung mit geringerer Taktrate zu ermöglichen.
Program Counter ..	Ein Register, das die Speicheradresse des derzeitigen Befehls enthält.
Pulsweitenmodulation	Ein Verfahren zur Steuerung der Leistungszufuhr, bei dem die mittlere Ausgangsleistung durch Variieren des Abtastverhältnisses eines Rechtecksignals reguliert wird.
PWM .....	Pulsweitenmodulation
RAM .....	Random Access Memory
Registern .....	Speicherzellen, die flüchtig sind und ihre Inhalte beim Ausschalten verlieren
RxD .....	Receive Data
sampling clock ....	Bestimmt den Zeitpunkt der Abtastung eingehender Bits; sie wird üblicherweise aus einer übergeordneten Taktquelle (z. B. SMCLK) abgeleitet und beeinflusst maßgeblich die Genauigkeit der Datenübertragung.
SBW .....	Spy-Bi-Wire
SMCLK .....	Sub-Main Clock
SP .....	Stack Pointer
SP .....	Stop-Bit
SPI .....	Serial Peripheral Interface
Spy-Bi-Wire .....	Zweidraht-Variante des JTAG-Protokolls, die Pin-Anzahl am Target reduziert und besonders für platzkritische Anwendungen von Vorteil ist.
SR .....	Status Register
SRAM .....	Static Random Access Memory
ST .....	Start-Bit



Stack Pointer . . . . .	Ein Register, das die Speicheradresse des letzten oder ersten Datenelements im Stack speichert.
statischen Arbeitsspeicher	Schnellster, flüchtiger Speicher mit geringer Kapazität, bestehend aus Flip-Flops welcher meist direkt in der CPU mit eingebaut ist.
Statusregister . . . . .	Register für eine Reihe von Flags, die von der arithmetisch-logischen Einheit in Abhängigkeit der zuletzt durchgeführten Rechenoperation gesetzt werden.
Sub-Main Clock . . .	Taktgesteuertes Signal, das typischerweise für Peripheriegeräte verwendet wird und sich aus einer frei wählbaren Taktquelle ableiten lässt.
Trade-off . . . . .	Abwägung zwischen zwei konkurrierenden Zielen, Konzepten, oder ähnlichem, bei der die Verbesserung des einen mit der Verschlechterung des anderen einhergeht.
TxD . . . . .	Transmit Data
UART . . . . .	Universal Asynchronous Receiver Transmitter
UCAxRXBUF . . . . .	Empfangspuffer für UART Kommunikation
UCAxTXBUF . . . . .	Sendepuffer für UART Kommunikation
Vollduplex . . . . .	Gleichzeitige Datenübertragung in beide Richtungen

# 1. Einleitung

## 1.1. Das Ziel dieser Arbeit

Diese Bachelor-Thesis befasst sich mit der Entwicklung einer *interruptgesteuerten*<sup>1</sup> Benutzerschnittstelle auf einem *Low-Power-Mikrocontroller*<sup>2</sup>, zur Überwachung und Manipulation von *Registern*<sup>3</sup> und Speicherzellen in *RAM* und *FRAM*.

Im Zuge des Arbeitsauftrags wird ein unabhängiges *Modul*<sup>4</sup> entwickelt, welches nach Wunsch aktiviert oder deaktiviert wird.

## 1.2. Die Umgebung, in der die Arbeit entstand

Die Entwicklung der Software geschah in Absprache mit Herr Prof. Dr. Irenäus Schoppa, welcher ein zusätzliches Tool für Studenten im Praktikum von Microprozessorsysteme benötigt.

Als Entwicklungsbasis kam der in *MIPS* herangezogene MSP430FR5729 von Texas Instruments zum Einsatz, welcher bereits ein ausgereifter und etablierter *Low-Power-Mikrocontroller*]LP-MCU ist. Viele Technologien, die diesem Prozessor zugrunde liegen, werden in dieser Arbeit wesentlich nicht behandelt, um den Rahmen nicht zu sprengen und sich auf das wesentliche zu konzentrieren.

---

<sup>1</sup>Ein Mechanismus zur ereignisorientierten Unterbrechung des normalen Programmablaufs

<sup>2</sup>Ein Mikrocontroller, der für energieeffiziente Anwendungen optimiert ist. Typischerweise eingesetzt in batteriebetriebenen Embedded-Systemen

<sup>3</sup>Speicherzellen, die flüchtig sind und ihre Inhalte beim Ausschalten verlieren

<sup>4</sup>Eine funktionale Einheit innerhalb eines größeren Systems, die separat entwickelt und gewartet werden kann

## 1.3. Der Aufbau dieser Arbeit

**Aktueller Wissensstand:** Der aktuelle Wissensstand beschreibt, auf welchem Wissensniveau sich der Autor im Moment der Aufnahme der Arbeit befand.

**Methoden, Technologien und Herangehensweise:** Im Kapitel ?? werden die zur Planung und Umsetzung verwendeten Technologien und Methoden erläutert. Die grundlegenden Eigenschaften und der Aufbau des Softwareentwicklungsprozesses werden erklärt. Zudem auch die benötigten Dokumentationen referenziert.

**Die Konzeptionierung des Moduls:** Dieses Kapitel umfasst die Dokumentation der gesamten Planungsphase des Observer-Moduls. Hier wird eine Übersicht über die bereits vorhandene Lösung geschaffen und anschließend die zur Planung erforderlichen Dokumente angefertigt.

**Die Entwicklung des Observers:** Dieses Kapitel enthält die Dokumentation der tatsächlichen Programmierung der Software. Hier werden die Voraussetzungen zur Implementation geklärt und der Verlauf der Entwicklung anhand von Beispielen schrittweise abgearbeitet.

**Fazit und kritische Bewertung:** Im Fazit werden die gemachten Erfahrungen und die Ergebnisse der Planung und Entwicklung abschließend zusammengefasst und kritisch bewertet. Zusätzlich wird ein kleiner Ausblick auf Erweiterungsmöglichkeiten und mögliche Optimierungsschritte unternommen.

## 1.4. Viele Informationen, wenige Quellen . . .

Grundsätzlich war es einfach geeignete Quellen zu den Themen rund um die Technologien zu finden, da – wie bereits erwähnt – die Entwicklungsplattform und der Microcontroller weitestgehend etabliert sind. Allerdings können alle wichtigen Informationen aus erster Hand, von dem Hersteller entnommen werden, weshalb andere Quellen unnötig erscheinen.

## 2. Überblick

Die Auswahl einer geeigneten Entwicklungsplattform bildet die Grundlage für die erfolgreiche Implementierung und Evaluierung eingebetteter Systeme. Im Rahmen dieser Arbeit dient der MSP430FR5729 von Texas Instruments als zentrale Hardwarekomponente. Dessen Architektur und Funktionalitäten werden in den folgenden Abschnitten näher betrachtet.

Der MSP430FR5729 ist ein Low-Power-Microcontroller *16-Bit-RISC-Microcontroller*<sup>5</sup> von Texas Instruments mit einer Maximalen Taktfrequenz von Acht *Megahertz*<sup>6</sup>. Eingebaute Low-Power-Modi (*LPMs*), (Auflistung aller Modi in Abbildung 2.1) ermöglichen u. a. niedrigere Taktfrequenzen und das deaktivieren von Oszillatoren, wodurch er sich besonders gut für energieeffiziente Anwendungen im Bereich eingebetteter Systeme eignet. [3, 5, S. 43, Kap. 6.3, S. 35, Kap. 1.4 & S. 37, Kp. 1.4.1]

Der Mikroprozessor besitzt 16 Kilobyte an nicht-flüchtigen FRAM, sowie ein Kilobyte *statischen Arbeitsspeicher*<sup>7</sup> (*SRAM*).

Die Versorgungsspannung beträgt 2 bis 3,6 Volt wobei ebenfalls verschiedene Low-Power-Modi verwendet werden können, um den Stromverbrauch zunehmend zu minimieren. Diese beeinflussen den späteren Umgang mit Timer-Interrupts, weil sie den Energieverbrauch im Wartezustand beeinflussen. [3, S. 26, Kap. 5.20]

Des Weiteren besitzt der Chip Fünf Interne 16-Bit Timer mit jeweils Sieben **Capture and Compare** Registerblöcken. Diese internen Timer stellen eine zentrale Komponente für die Realisierung präziser Zeitgesteuerter Funktionen und die Generierung von Interrupts dar, welche im nachfolgenden Kapitel 2.1 tiefgreifender erläutert werden.

---

<sup>5</sup>Mikrocontroller mit 16-Bit-Registerbreite und reduzierter Befehlssatzarchitektur (Reduced Instruction Set Computer)

<sup>6</sup>Maßeinheit für die Frequenz und entspricht einer Million Schwingungen pro Sekunde (1 MHz = 10<sup>6</sup> Rechenschritte).

<sup>7</sup>Schnellster, flüchtiger Speicher mit geringer Kapazität, bestehend aus Flip-Flops welcher meist direkt in der CPU mit eingebaut ist.

## 2. Überblick

SCG1 <sup>(1)</sup>	SCG0	OSCOFF <sup>(1)</sup>	CPUOFF <sup>(1)</sup>	Mode	CPU and Clocks Status <sup>(2)</sup>
0	0	0	0	Active	CPU, MCLK are active. ACLK is active. SMCLK optionally active (SMCLKOFF = 0). DCO is enabled if sources ACLK, MCLK, or SMCLK (SMCLKOFF = 0). DCO bias is enabled if DCO is enabled or DCO sources MCLK or SMCLK (SMCLKOFF = 0).
0	0	0	1	LPM0	CPU, MCLK are disabled. ACLK is active. SMCLK optionally active (SMCLKOFF = 0). DCO is enabled if sources ACLK or SMCLK (SMCLKOFF = 0). DCO bias is enabled if DCO is enabled or DCO sources MCLK or SMCLK (SMCLKOFF = 0).
0	1	0	1	LPM1	CPU, MCLK are disabled. ACLK is active. SMCLK optionally active (SMCLKOFF = 0). DCO is enabled if sources ACLK or SMCLK (SMCLKOFF = 0). DCO bias is enabled if DCO is enabled or DCO sources MCLK or SMCLK (SMCLKOFF = 0).
1	0	0	1	LPM2	CPU, MCLK are disabled. ACLK is active. SMCLK is disabled. DCO is enabled if sources ACLK.
1	1	0	1	LPM3	CPU, MCLK are disabled. ACLK is active. SMCLK is disabled.
1	1	1	1	LPM4	CPU and all clocks are disabled.
1	1	1	1	LPM3.5	When PMMREGOFF = 1, regulator is disabled. No memory retention. In this mode, RTC operation is possible when configured properly. See the <i>RTC</i> module for further details.
1	1	1	1	LPM4.5	When PMMREGOFF = 1, regulator is disabled. No memory retention. In this mode, all clock sources are disabled; that is, no RTC operation is possible.


<sup>(1)</sup> This bit is automatically reset when exiting low-power modes. See [Section 1.4.2](#) for details.

<sup>(2)</sup> The low-power modes and, hence, the system clocks can be affected by the clock request system. See the [Clock System](#) chapter for details.

**Abb. 2.1.:** Operating Modes  
[5, S. 37, Kap. 1.4, Tab. 1-2]

Zur externen Kommunikation sind Protokolle wie *UART*, *I<sup>2</sup>C* und *SPI* integriert, welche mit 32 Programmierbaren *GPIO*-Pins angeschlossen werden können. Kommunikationsschnittstellen sind für die Interaktion mit der Außenwelt und Peripheriegeräten von hoher Bedeutung. Eine detailliertere Ausarbeitung des *enhanced Universal Serial Communication Interface*<sup>8</sup> (*eUSCI*) in Kapitel [2.2](#). [[3](#), S. 1, Kap. 1.1]

<sup>8</sup>Serielle Schnittstelle in Mikrocontrollern von Texas Instruments, die verschiedene Kommunikationsprotokolle (z. B. UART, SPI, I<sup>2</sup>C) unterstützt.



**Abb. 2.2.:** Block Diagramm MSP430FR5729  
Mikrocontroller [3, S. 2, Kap. 1.4]

Abbildung 2.2 zeigt ein vollständiges Block Diagramm des Mikroprozessors, welches noch einige weitere Eigenschaften, Funktionen und Subsysteme auflistet.<sup>9</sup>

## 2.1. Timer und Interrupt Service Routinen (ISR)

Timer und Interrupt Service Routinen (*ISRs*) stellen einen fundamentalen Baustein moderner eingebetteter Systeme dar. Sie ermöglichen präzise, zeitgesteuerte Funktionen als auch das reagieren auf externe Ereignisse. Womit die Realisierungen komplexer, Echtzeitsysteme möglich wird. Im Folgenden wird die Timer-Architektur des MSP430FR5729 und die zugehörigen ISR-Mechanismen detailliert betrachtet.

Der MSP430FR5729 verfügt über insgesamt fünf 16-Bit-Timer, wobei zwei dem Typ A und drei dem Typ B angehören. Beide Typen ermöglichen vielseitige Zeitsteuerungsfunktionen, weisen jedoch spezifische Unterschiede in ihren Konfigurationsmöglichkeiten auf.

Beide Timer-Typen verfügen über einen gemeinsamen 16-Bit-Zähler sowie sieben Capture/Compare-Register. Diese Register ermöglichen die Implementierung ver-

<sup>9</sup>Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.

schiedenster Funktionen. Die Capture-Funktionalität dient dazu, den aktuellen Zählerwert bei einem externen oder internen Ereignis präzise zu erfassen. Dies ist beispielsweise nützlich für die Messung von Pulsweiten oder Frequenzen. Die Compare-Funktionalität hingegen erlaubt den Vergleich des aktuellen Zählerstandes mit einem in den Compare-Registern hinterlegten Wert. Bei einer Übereinstimmung kann eine konfigurierbare Aktion ausgelöst werden, wie beispielsweise das Setzen oder Rücksetzen eines Ausgangspins oder das Generieren eines Interrupts. Die vielseitigen Einstellungsmöglichkeiten dieser Register erlauben die Realisierung komplexer Zeitgesteuerter Aufgaben. [5, 2, S. 333, Kap. 11 & S. 355, Kap. 12, S. 287, Kap. 8.3 & S. 194, Kap. 6.8.2]

Die Timer des Typs B weisen im Vergleich zu dem Timer des Typs A, erweiterte Konfigurationsmöglichkeiten auf. Darunter fällt die Konfigurierbarkeit der Timer-Länge auf 8, 10, 12 oder 16 Bit, was eine flexible Anpassung der Zählauflösung und der Überlaufperiode für unterschiedliche Auflösungen ermöglicht. Weiterhin sind alle Capture/Compare-Blöcke doppelt gepuffert. Diese doppelte Pufferung erlaubt das Laden neuer Vergleichswerte, während eines aktiven Zählzyklus, wodurch unerwünschte Effekte oder Inkonsistenzen in den Ausgangssignalen vermieden werden. Zudem können alle Ausgänge auf einen hochohmigen Zustand umgeschaltet werden, was in bestimmten Applikationen vorteilhaft sein kann. Ein weiterer wichtiger Unterschied besteht darin, dass die Capture/Compare-Eingänge nicht synchronisiert sind und somit asynchron zu dem internen Takt des Timers operieren können, was in bestimmten Szenarien die Erfassung externer Ereignisse erleichtert. [5, 2, S. 356, Kap. 12.1.1, S. 353, Kap. 8.9]

Für die präzise Steuerung und Ereignisbehandlung bieten die Timer verschiedene Betriebsarten, die im Folgenden näher erläutert werden.

### 2.1.1. Timer Zählweisen

Der Zählmodus, bestimmt die interne Zählweise des Timers. Die Timer unterstützen typischerweise mehrere Varianten dieses Modus, um unterschiedlichen Anforderungen gerecht zu werden. [2, S. 291, Kap. 8.3.1]

- **Up Mode:** Im Up Mode (Additive Zählweise) beginnt der Zähler bei Null und inkrementiert seinen Wert mit jedem Taktimpuls der gewählten *Clock-Source*<sup>10</sup>. Er erreicht einen vordefinierten Maximalwert, der im Compare-Register gespeichert ist, und beginnt dann wieder von Null zu zählen. Ein überlauf-Interrupt wird generiert, sobald der Zähler den Wert von CCR0 erreicht. Dieser Modus eignet sich ideal für die Erzeugung periodischer Ereignisse oder die Messung von Zeitintervallen bis zu einem bestimmten Grenzwert. Beispielsweise kann durch die Wahl einer geeigneten Clock-Source und eines passenden Wertes im Compare-Register eine präzise Zeitbasis für periodische Aufgaben geschaffen werden. [5, 2, S. 337, Kap. 11.2.3.1 & S. 359, Kap. 12.2.3.1, S. 330, Kap. 8.6]
- **Continuous Mode:** Der Continuous Mode lässt den Zähler von Null bis zum maximal möglichen Wert (FFFFh für 16-Bit-Timer) zählen und anschließend wieder bei Null beginnen. Ein überlauf-Interrupt wird generiert, wenn der Zähler vom Wert von FFFFh auf 0 überläuft. [5, S. 338, Kap. 11.2.3.2 & S. 360, Kap. 12.2.3.2] Dieser Modus ist besonders nützlich, wenn längere, voneinander unabhängige Zeitintervalle zu messen oder wenn eine freilaufende Zeitbasis benötigt wird, um Ereignisse in Bezug auf den Zählerstand, ohne einen periodischen Neustart durch das Compare-Register, zu erfassen. [5, 2, S. 338, Kap. 11.2.3.3 & S. 360, Kap. 12.2.3.3, S. 318, Kap. 8.5]
- **Up/Down Mode:** Der Up/Down Mode (Auf-/Abwärtszählmodus) kombiniert das Auf- und Abzählen. Der Zähler beginnt bei Null, zählt Zyklisch bis zum festgelegten Wert im Compare-Register und dann wieder bis Null herunter. Ein überlauf-Interrupt wird generiert, wenn der Zähler den Wert von CCR0 erreicht, und ein weiterer Interrupt (sofern aktiviert) kann beim Erreichen von Null gesetzt werden. [5, S. 339, Kap. 11.2.3.4 & S. 361, Kap. 12.2.3.4] Dieser Modus erzeugt eine symmetrische *Pulsweitenmodulation*<sup>11</sup> (PWM) und

<sup>10</sup>Eine Referenz auf ein periodisches Zeitsignal um zeitliche Abläufe zu synchronisieren; typischerweise in Form von Quarzoszillatoren oder externen Taktsignalen.

<sup>11</sup>Ein Verfahren zur Steuerung der Leistungszufuhr, bei dem die mittlere Ausgangsleistung durch Variieren des Abtastverhältnisses eines Rechtecksignals reguliert wird.



wird häufig in Anwendungen zur Motorsteuerung oder zur Erzeugung präziser analoger Ausgangssignale eingesetzt. [5, 2, S. 340, Kap. 11.2.3.5 & S. 362, Kap. 12.2.3.5, S. 349, Kap. 8.7]

Die Wahl eines geeigneten Modus hängt stark von der spezifischen Anwendung ab. Für einfache Zeitmessungen oder periodische Aufgaben ist der Up Mode oft ausreichend, während der Continuous Mode für längere Intervalle oder als Basis für komplexere Zeitsteuerungen dient. Der Up/Down Mode hingegen findet seine Anwendung primär in der Erzeugung von Steuersignalen.

### 2.1.2. Capture-Mode

Der Capture Mode ermöglicht es, den aktuellen Wert des Zählers präzise zu erfassen, wenn ein bestimmtes Ereignis an einem zugehörigen Eingangspin auftritt. Der erfasste Zählerwert wird in einem der Capture-Register (CCR0 bis CCR6) gespeichert. Dies ist besonders nützlich für die Messung von externen Signalen wie Pulsweiten, Frequenzen oder der Zeit zwischen zwei Ereignissen. Beispiele hierzu in Abbildung 2.3.




Abb. 2.3.: Capture Mode Einsatzbeispiele  
[2, S. 301, Abb. 8.7]

Die Timer des MSP430FR5729 unterstützen verschiedene Capture-Modi. Diese legen fest, bei welcher Art von Signaländerung die Erfassung des Zählerwertes erfolgt:

- **Capture on rising edge:** Sobald am zugehörigen Eingangspin eine steigende Flanke detektiert wird (übergang von Low nach High) wird in diesem Modus der aktuelle Zählerwert in das Capture-Register geschrieben.
- **Capture on falling edge:** Hier erfolgt die Erfassung des Zählerwertes am Eingangspin bei einer fallenden Flanke (übergang von High nach Low).
- **Capture on both edges:** Dieser Modus ermöglicht die Erfassung des Zählerwertes sowohl bei steigender als auch fallender Flanken. Dies ist besonders praktisch für die Messung von Signalperioden oder bei Relevanz beider Flanken eines Signals.

Sofern ein Interrupt im entsprechenden Capture-Register aktiviert ist, kann dieser auch Interrupts auslösen. In der zugehörigen ISR kann der erfasste Zählerwert aus dem Capture-Register gelesen und weiterverarbeitet werden. Mehrere Capture-Register innerhalb eines Timers ermöglichen die Erfassung und Auswertung mehrerer aufeinanderfolgender Ereignisse, ohne dass der vorherige Wert überschrieben wird.

Die Konfiguration des Capture Mode umfasst die Auswahl des auslösenden Ereignisses (Flanke) sowie ggf. die Aktivierung des Capture-Interrupts. Die erfassten Zeitstempel im Capture-Register erlauben präzise Messungen und die Analyse externer Signale in eingebetteten Systemen. [5, 2, S. 340, Kap. 11.2.4.1 & S. 362, Kap. 12.2.4.1, S. 300, Kap. 8.4]

### 2.1.3. Compare-Mode


Der Compare Mode ermöglicht es, den aktuellen Wert des Zählers kontinuierlich mit den in den Compare-Registern CCR0 bis CCR7 hinterlegten Werten zu vergleichen. Wenn der Zählerstand mit dem Vergleichswert übereinstimmt, kann z. B. ein Interrupt ausgelöst oder ein Ausgangspin beeinflusst werden.

Die Compare-Modi bieten verschiedene Möglichkeiten, wie der Ausgangspin bei einer Übereinstimmung beeinflusst werden soll:

- **Set output on compare:** Bei einer Übereinstimmung des Zählerstandes mit dem Compare-Registerwert wird der zugehörige Ausgangspin auf High gesetzt.

- **Reset output on compare:** Hier wird der Ausgangspin bei Übereinstimmung auf Low gesetzt.
- **Toggle output on compare:** In diesem Modus ändert der Ausgangspin bei jeder Übereinstimmung seinen Zustand (von High nach Low oder von Low nach High).
- **Output High:** Der Ausgangspin wird permanent auf High gehalten.
- **Output Low:** Der Ausgangspin wird permanent auf Low gehalten.
- **Set/Reset:** In Kombination mit dem Compare-Register 0 (CCR0) kann ein PWM-Signal erzeugt werden. Beispielsweise kann der Ausgang bei Erreichen des CCR0-Wertes gesetzt und bei Erreichen des CCRn-Wertes zurückgesetzt werden (oder umgekehrt), wobei CCRn die Pulsweite bestimmt.

Abbildung 2.4 zeigt eine mögliche Konfiguration im Zählmodus Up/Down mit zwei Compare-Registern (TAXCCR1 & TAXCCR2), eingestellt auf Toggle/Set und Toggle/Reset.



**Abb. 2.4.:** Ausgabereinheit im Up/Down-Modus  
 [5, S. 340, Abb. 11-9]

Ähnlich wie beim Capture Mode ermöglicht ein Interrupt der CPU, auf präzise Zeitpunkte zu reagieren und entsprechende Aktionen auszuführen. Der Compare Mode ist somit ein vielseitiges Werkzeug zur Erzeugung von Steuersignalen, zur Implementierung von Zeitverzögerungen oder zur Synchronisation interner Operationen

mit einer präzisen Zeitbasis. [5, 2, S. 342, Kap. 11.2.4.2 & S. 364, Kap. 12.2.4.2, S. 352, Kap. 8.8]

Nachdem die verschiedenen Betriebsarten des Timers betrachtet wurden, ist es wichtig zu verstehen, wie die zugehörigen Register konfiguriert werden, um die gewünschte Funktionalität zu erzielen.

### 2.1.4. Einstellungen der Capture and Compare Register

Die Funktionalität der Capture- und Compare-Einheiten wird maßgeblich durch die Konfiguration ihrer zugehörigen Register bestimmt. Hierzu gehören die Aktivierung und Deaktivierung von Interrupts, die Auswahl des Ausgangsmodus (nur für Compare) sowie die Festlegung des auslösenden Ereignisses.

Für jedes Capture/Compare-Register kann individuell festgelegt werden, ob ein Interrupt ausgelöst werden soll, wenn ein entsprechendes Ereignis eintritt. Dies geschieht über spezifische **Interrupt-Enable-Bits** im jeweiligen Capture/Compare-Control-Register (TAXCCTLn oder TBxCCTLn). Durch das Setzen des CCIE-Bits auf Eins oder Null, kann die Generierung eines Interrupts bei einem Capture- oder Compare-Ereignis aktiviert bzw. deaktiviert werden. Tabelle 2.1 fasst alle weiteren Register des Timers B mit ihren Beschreibungen zusammen.

Wie bereits im Abschnitt 2.1.3 zum Compare Mode beschrieben, legen die Output Mode Bits (OUTMOD) fest, wie der zugehörige Ausgangspin bei einer Übereinstimmung des Zählerstandes mit dem Compare-Registerwert beeinflusst wird. Die Auswahl des passenden Output Mode ist entscheidend für die Erzeugung der gewünschten Ausgangssignale, wie beispielsweise bei der Pulsweitenmodulation.

Die Auswahl des auslösenden Ereignisses für eine Capture- oder Compare-Operation wird ebenfalls über Bits im TAXCCTLn- oder TBxCCTLn-Register gesteuert. Für den Capture Mode wird hier beispielsweise mit dem CM-Bit festgelegt, ob die Erfassung bei einer steigenden, fallenden oder beiden Flanken des Eingangssignals erfolgen soll. Im Compare Mode definiert diese Einstellung, unter welchen Bedingungen die Vergleichsoperation als erfolgreich betrachtet wird und die entsprechende Aktion (Interrupt, Ausgangssignaländerung) ausgelöst wird. Dies kann beispielsweise ein reiner Vergleich oder auch ein Vergleich in Kombination mit dem Überlauf des Zählers im Up Mode sein. [5, 2, S. 351, Kap. 11.3.3 & S. 375, Kap. 12.3.3, S. 292, Kap. 8.3.2]

Bit	Field	Type	Reset	Description
15-14	CM	RW	0h	Capture mode
13-12	CCIS	RW	0h	Capture/compare input select. These bits select the TBxCCRn input signal.
11	SCS	RW	0h	Synchronize capture source. This bit is used to synchronize the capture input signal with the timer clock.
10-9	CLLD	RW	0h	Compare latch load. These bits select the compare latch load event.
8	CAP	RW	0h	Capture-/Compare mode
7-5	OUTMOD	RW	0h	Output mode.
4	CCIE	RW	0h	Capture/compare interrupt enable. This bit enables the interrupt request of the corresponding CCIFG flag.
3	CCI	R	Undef	Capture/compare input. The selected input signal can be read by this bit.
2	OUT	RW	0h	Output. For output mode 0, this bit directly controls the state of the output.
1	COV	RW	0h	Capture overflow. This bit indicates a capture overflow occurred. COV must be reset with software.
0	CCIFG	RW	0h	Capture/compare interrupt flag

**Tab. 2.1.:** Registerbeschreibung – Capture-/Compare Register Timer B  
[5, S. 375, Tab. 12-8]

Die sorgfältige Konfiguration dieser Einstellungen in den Capture/Compare-Registern ist unerlässlich, um den Timer präzise an die Anforderungen der jeweiligen Applikation anzupassen.

Ein weiterer fundamentaler Aspekt der Timer-Konfiguration ist u. a. die Wahl der Taktquelle, welche die Zeitbasis für den Zähler und somit für alle zeitgesteuerten Operationen des Timers bestimmt. <sup>12</sup>

<sup>12</sup>Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.

### 2.1.5. Timer Control-Register

Die Timer des MSP430FR5729 können von verschiedenen internen Taktquellen getaktet werden, die jeweils unterschiedliche Eigenschaften und Anwendungsbereiche aufweisen. Die primären Taktquellen sind *Auxiliary Clock*<sup>13</sup> (*ACLK*) und *Sub-Main Clock*<sup>14</sup> (*SMCLK*). Auch externe Taktquellen können zur Taktung des Timers herangezogen werden wie z. B. das TACLK/TBCLK-Register oder der INCLK-Pin. [5, 2, S. 71, Kap. 3.1, S. 163, Kap. 5.8 & S. 289, Kap. 8.3.1]

Die Auswahl der Clock-Source für einen Timer erfolgt über spezifische Bits im TAxCTL oder TBxCTL Timer Control Register. Das TASSEL-/TBSSEL-Bit legt fest, ob der Timer von TAxCLK/TBxCLK, ACLK, SMCLK oder INCLK getaktet wird. Die Wahl der Clock-Source hat einen direkten Einfluss auf die Timer-Frequenz, wobei die Timer-Frequenz nicht gleich der Frequenz der gewählten Clock-Source entsprechen muss. Durch optionale *Prescaler*<sup>15</sup>-Werte wie dem ID-Bit und dem TAIDEX-/TBIDEX-Bit kann die Frequenz weiter individualisiert werden. [5, 2, S. 349, Kap. 11.3.1 & S. 372, Kap. 12.3.1, S. 289, Kap. 8.3.1]

Bit	Field	Type	Reset	Description
15	Reserved	R	0h	Reserved. Always reads as 0.
14–13	TBCLGRP	RW	0h	<b>TBxCLn group:</b> Synchronously updates multiple Capture/Compare registers as needed.
12–11	CNTL	RW	0h	Counter length
10	Reserved	R	0h	Reserved. Always reads as 0.
9–8	TBSSEL	RW	0h	clock source select
7–6	ID	RW	0h	<b>Input divider:</b> together with TBIDEX divides the input clock
5–4	MC	RW	0h	<b>Mode control:</b> 2.1.1
3	Reserved	R	0h	Reserved. Always reads as 0.
2	TBCLR	RW	0h	Clears TBR and control logic.
1	TBIE	RW	0h	Timer_B interrupt enable
0	TBIFG	RW	0h	Timer_B interrupt flag

**Tab. 2.2.:** Registerbeschreibung – Control Register Timer B  
[5, S. 372, Tab. 12-6]

<sup>13</sup>Niederfrequente Taktquelle in Mikrocontroller-Systemen, die typischerweise von einem Quarzoszillator gespeist wird und für energiesparende Betriebsmodi verwendet wird.

<sup>14</sup>Taktgesteuertes Signal, das typischerweise für Peripheriegeräte verwendet wird und sich aus einer frei wählbaren Taktquelle ableiten lässt.

<sup>15</sup>Vorschaltglied in elektronischen Zählschaltungen oder Timern, welches die Frequenz eines Eingangssignals durch einen festen Faktor reduziert, um eine nachfolgende Verarbeitung mit geringerer Taktrate zu ermöglichen.

Die Timer-Frequenz bestimmt wiederum die Zeitbasis des Timers. Eine höhere Timer-Frequenz führt zu einer feineren Zeitauflösung, da der Zähler schneller inkrementiert wird. Dies ermöglicht präzisere Zeitmessungen und die Erzeugung von Signalen mit höherer Frequenz. Umgekehrt führt eine niedrigere Frequenz zu einer gröberen Zeitauflösung, kann aber den Stromverbrauch reduzieren.

Ein weiteres Steuerbits wie das **Mode Control-Bit (MC)** steuert die bereits in Kapitel 2.1.1 erläuterten Zähl-Modi und das TAIE-/TBIE-Bit steuert, ob Interrupts Ein- oder Ausgeschaltet sind.

Die Auswahl der Clock-Source, des Prescalers und weiteren Steuerbits ist daher entscheidend, um die gewünschte Zeitbasis, Auflösung und Verhalten für den zu konfigurierenden Timer zu erreichen um die Anforderungen der jeweiligen Anwendung optimal zu erfüllen.

Tabelle 2.2 fasst alle weiteren Register des Timers B mit ihren Beschreibungen zusammen.<sup>16</sup>

### 2.1.6. Zusammenfassung und Einsatzmöglichkeiten

Die detaillierte Auseinandersetzung mit der Timer-Architektur des MSP430FR5729 hat die Flexibilität und Leistungsfähigkeit dieser Peripheriekomponente verdeutlicht. Die Unterscheidung zwischen Timer des Typs A und B, die verschiedenen Betriebsarten (Count, Capture, Compare) sowie die vielfältigen Einstellmöglichkeiten der Capture/Compare-Register und die Auswahl der Taktquelle eröffnen ein breites Spektrum an Anwendungsmöglichkeiten in eingebetteten Systemen.

Analog zur Übersicht "What Timer Where?" von John H. Davies lassen sich die primären Einsatzgebiete der Timer des MSP430FR5729 wie folgt zusammenfassen: [2, S. 356, Kap. 8.10]

- **Zeitmessung und Zeitbasis:** Unabhängig vom Timer-Typ können alle als eine präzise Zeitbasis dienen. Durch die Wahl einer geeigneten Clock-Source und eines passenden Prescalers lassen sich genaue Zeitintervalle festlegen. Dies ist fundamental für das Zeitmanagement innerhalb des Mikrocontrollers und die Synchronisation mit externen als auch internen Ereignissen. Timer A eignet

<sup>16</sup>Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.

sich hierbei oft für grundlegende Zeitsteuerungsaufgaben, während die flexiblere Konfigurierbarkeit des Timers vom Typ B wie z. B. verschiedene Bit-Längen (2.1) eine feinere Anpassung an spezifische Zeitmessanforderungen erlaubt.

- **Ereigniserfassung (Capture):** Die Capture-Funktionalität ermöglicht die präzise Erfassung des Zeitpunkts externer Ereignisse. Dies ist unerlässlich für Anwendungen wie die Messung von Pulsweiten, die Frequenzmessung von Signalen oder die Erfassung der Ankunftszeit von Informationen in Kommunikationsprotokollen. Die Möglichkeit, sowohl steigende, fallende Flanken oder auch beide zu erfassen, erweitert den Anwendungsbereich in verschiedenen Szenarien deutlich.
- **Signalerzeugung (Compare/PWM):** Die Compare-Einheiten in Verbindung mit den verschiedenen Ausgangsmodi erlauben die Generierung präziser Ausgangssignale. Dies ist besonders relevant für die Pulsweitenmodulation, die zur Steuerung von Motoren, zur Dimmung von LEDs oder zur Erzeugung analog wirkender Signale eingesetzt wird. Der Up/Down Mode des Count-Modus in Kombination mit den Compare-Registern des Timer B bietet hierbei besonders flexible Möglichkeiten zur Erzeugung verschiedenster PWM-Signale.
- **Interrupt-Steuerung:** Sowohl Capture- als auch Compare-Ereignisse können Interrupts auslösen. Dies ermöglicht eine effiziente Reaktion des Mikrocontrollers auf zeitgesteuerte Ereignisse oder externe Signale, ohne die kontinuierliche Abfrage des Timer-Status. Die präzise Interrupt-Generierung trägt maßgeblich zur Realisierung reaktiver und effizienter eingebetteter (Echtzeit-) Systeme bei.

Zusammenfassend lässt sich der grundlegende Aufbau eines Timers, vereinfacht nach dem Vorbild von Abbildung 8.5 und Abbildung 8.16 aus Davies' Buch, wie folgt darstellen:

Ein Timer besteht im Kern aus einem Zähler (2.1.1), der durch eine ausgewählte Clock-Source (2.1.5) in definierten Schritten inkrementiert oder dekrementiert wird. Dieser Zähler läuft gemäß der gewählten Betriebsart.


Zusätzlich verfügt der Timer über Sieben Capture/Compare-Kanäle. Jeder Kanal beinhaltet mindestens ein Capture/Compare-Register und eine zugehörige Steuereinheit.



Im Capture Mode (2.1.2) wird der aktuelle Wert des Zählers in das CCRx-Register geschrieben, wenn ein durch die Steuereinheit ausgewähltes Ereignis (z. B. Flanke an einem Eingangspin) eintritt.

Im Compare Mode (2.1.3) wird der aktuelle Wert des Zählers kontinuierlich mit dem Wert im CCRx-Register verglichen. Bei einer Übereinstimmung löst die Steuereinheit eine konfigurierte Aktion aus, wie beispielsweise das Setzen/Rücksetzen/Toggeln eines zugehörigen Ausgangspins oder die Generierung eines Interrupts, sofern dieser in der Steuereinheit aktiviert wurde.

Die Steuereinheit ermöglicht die Konfiguration des jeweiligen Kanals, einschließlich der Auswahl des Capture/Compare-Modus, des auslösenden Ereignisses, des Ausgangsmodus und der Aktivierung/Deaktivierung des Interrupts.



**Abb. 2.5.:** Timer B Block & Capture/Compare Channel 1  
 [2, S. 355, Kap. 8.16]

Die Darstellung Abbildung 2.5 des Timer B als Block Diagram verbildlicht die grundlegenden Komponenten eines Timer-Kanals und deren Zusammenspiel. Die flexiblen Konfigurationsmöglichkeiten dieser einzelnen Blöcke ermöglichen die Realisierung einer Vielzahl von Zeitsteuerungs- und Signalverarbeitungsaufgaben in eingebetteten Systemen mit dem MSP430FR5729.

## 2.2. Enhanced Universal Serial Communication Interface (eUSCI)

Das eUSCI ist eine vielschichtige und flexible Serielle Peripheriekomponente des MSP430FR5729. Sie ermöglicht die Kommunikation mit externen Geräten und Systemen über eine Vielzahl an Schnittstellen und Protokollen. Auch essentielle Bausteine wie Sensoren, Aktoren und Speichermedien werden über diese Art mit dem System verbunden. Dieses Kapitel beleuchtet die Architektur, verschiedene Betriebsmodi und Konfigurationsmöglichkeiten der Bereitgestellten Kommunikationstechnologien.

Der MSP430FR5729 verfügt über zwei Kommunikationskanäle welche in den folgenden Kapiteln näher betrachtet werden.

### 2.2.1. Überblick über die eUSCI-Architektur

In der Theorie fußt jede Form der Seriellen Kommunikation auf einem Taktgeber. Der zentrale Unterschied zwischen den jeweiligen Protokollen liegt darin, zu welchem Zeitpunkt der Taktgeber dem Sender gestattet, das nächste Bit auf einen Ausgangskanal zu schreiben, beziehungsweise dem Empfänger ermöglicht, das kommende Bit zu lesen. Dabei gibt es Synchrone und Asynchrone Ansätze, weshalb gleich zwei Kommunikationskanäle bereitgestellt werden. [2, S. 494, Kap. 10]

Bei dem MSP430FR5729 ist der Kommunikationskanal vom Typ-B für Synchrone Datenübertragung optimiert, während Kanal A vorrangig für asynchrone Übertragungsverfahren vorgesehen ist. [2, S. 496, Kap. 10.1.2]

Der wesentliche Unterschied zwischen diesen beiden Übertragungsarten besteht darin, ob das Taktsignal ebenfalls mit übertragen wird. Bei der synchronen Kommunikation, wie sie etwa mit den Protokollen SPI oder I<sup>2</sup>C erfolgt, wird dieses Taktsignal explizit mitgeführt. Im Gegensatz dazu kommt das UART-Protokoll ohne ein separates Taktsignal aus da Sender und Empfänger über eine gemeinsame Baudrate synchronisiert sind. [2, S. 494, Kap. 10]

Entsprechend ist der Universlle Kommunikationskanal vom Typ B (*eUSCI\_B*) speziell auf die Anforderungen synchroner Protokolle wie SPI und I<sup>2</sup>C ausgelegt. Das *eUSCI\_A*-Modul hingegen untersttzt primr die UART-Kommunikation, kann jedoch darber hinaus auch eine asynchrone Variante des SPI-Protokolls abbilden. [2, S. 496, Kap. 10.1.2]

Funktion	eUSCI_A	eUSCI_B
UART (asynchron)	✓	–
SPI (synchron)	✓ (Master/Slave)	✓ (Master/Slave)
SPI (asynchron, nur TX)	✓	–
I <sup>2</sup> C (synchron)	–	✓ (Master/Slave)
LIN-kompatibel	✓	–
Automatische Baudratenerkennung (UART)	✓	–
Adress- und Broadcast-Modus (I <sup>2</sup> C)	–	✓
Multimaster-Untersttzung (I <sup>2</sup> C)	–	✓

**Tab. 2.3.:** Funktionsvergleich der eUSCI-Module des MSP430FR5729  
[5, 2, Kap. 18, 19, 20, S. 493, Kap. 10]

Tabelle 2.3 fasst nochmals alle Eigenschaften beider Kanle zusammen und stellt sie gegenber. Wobei Tiefgreifendere, Protokoll-Spezifische Funktionen in den entsprechenden Unterkapiteln nher betrachtet werden.

### 2.2.2. Einordnung vorhandener Kommunikationsschnittstellen

Die vorliegende Arbeit befasst sich mit der Entwicklung einer interruptgesteuerten Benutzerschnittstelle. Die Evaluation einer dafr geeigneten Schnittstelle zur Interaktion mit externen *PC* Systemen bestimmt mageblich den weiteren Verlauf der Evaluation und des Projekts. Daher ist eine einfhrende Einordnung der zur Verfgung stehenden seriellen Protokollen erforderlich, um im weiteren Verlauf gezielt auf jene Technologie eingehen zu knnen, die im Kontext der Arbeit von praktischer Relevanz ist.

Die Kommunikation ber synchrone Protokolle wie I<sup>2</sup>C und SPI eignen sich besonders gut fr den Datenaustausch zwischen einem Microcontroller und seinen Peripheriegerten oder weiteren Microcontrollern im Master-Slave-Verhltnis. Welche der beiden Technologien im jeweiligen Anwendungsfall zum Einsatz kommt, hngt unter anderem von der Anzahl der beteiligten Gerte sowie der Distanz zu den Kommunikationspartnern ab. Weitere technische Unterschiede dieser Protokolle sind in Tabelle 2.4 aufgelistet.

Kriterium	SPI	I <sup>2</sup> C
<b>Signalleitungen</b>	4 Leitungen: SCLK, MOSI, MISO, CS (pro Slave)	2 Leitungen: SCL (Takt), SDA (Daten)
<b>Adressierung</b>	Keine; Slaves über eigene Chip Selects (CS)	Ja; über 7- oder 10-Bit-Adresse auf dem Bus
<b>Datenübertragung</b>	<i>Vollduplex</i> <sup>17</sup> möglich	<i>Halbduplex</i> <sup>18</sup>
<b>Taktfrequenz</b>	Bis > 10,MHz (geräteabhängig)	Typisch 100,kHz, 400,kHz, bis 3.4,MHz (High-Speed)
<b>Komplexität des Protokolls</b>	Einfach, ohne Start-/Stopp- oder ACK-Signale	Höher, mit Start-/Stoppbedingungen und Acknowledgements
<b>Multimaster-Unterstützung</b>	Nein (standardmäßig)	Ja
<b>Skalierbarkeit (Anzahl Geräte)</b>	Eingeschränkt, abhängig von verfügbaren CS-Leitungen	Hoch, bis zu 128 Geräte durch Adressierung
<b>Typische Einsatzgebiete</b>	Hochgeschwindigkeitskommunikation (z. B. SD-Karten, Displays)	Niedriggeschwindigkeitskomponenten (z. B. Sensoren, EEPROMs)
<b>Leitungslänge / Störanfälligkeit</b>	Gut für kurze, direkte Verbindungen	Höhere Anfälligkeit für Störungen und Begrenzung durch Leitungskapazität

**Tab. 2.4.:** Vergleich der synchronen seriellen Protokolle SPI und I<sup>2</sup>C  
 [2, S. 497, Kap. 10.2, S. 534, Kap. 10.7]

Zusammenfassend lässt sich feststellen, dass sich die synchrone Datenübertragung nur bedingt für die Kommunikation mit einem auf Windows oder Linux basierenden System eignet. Im Gegensatz dazu sind asynchrone Protokolle wie UART für diese Art der Anwendung deutlich besser geeignet.

Das UART-Protokoll zeichnet sich nicht nur durch eine einfache Implementierung aus, sondern ist auch äußerst robust und ressourcenschonend -Eigenschaften, die insbesondere bei modularen, *Plug-and-Play*<sup>19</sup>-fähigen Systemkomponenten entscheidend sind. Der Verzicht auf eine gemeinsame Taktleitung erlaubt eine Punkt-zu-Punkt-Verbindung mit vergleichsweise geringen Hardwareanforderungen.

Diese Vorteile gelten gleichermaßen für die gegenüberliegende Seite der Schnittstelle: Alle gängigen Betriebssysteme wie Windows, Linux oder macOS stellen standardmäßig Treiber für die asynchrone serielle Datenübertragung bereit. Unter Win-

<sup>19</sup>Automatische Erkennung und Integration von Komponenten in ein System ohne manuelle Konfiguration

dows erfolgt dies beispielsweise über sogenannte **COM-Ports**, während unter Linux Schnittstellen wie `/dev/ttySx` oder `/dev/ttyUSBx` verwendet werden.

Im Falle des MSP430FR5729 erfolgt die UART-Kommunikation zusätzlich interruptgesteuert. Dies erlaubt es, eingehende Daten über eine eigens definierte ISR zu verarbeiten, was eine latenzarme, gleichzeitig jedoch energieeffiziente Verarbeitung ermöglicht.[2, S. 574, Kap. 10.12]

Aus diesen Gründen stellt UART die technisch sinnvollste Wahl für die Kommunikation zwischen dem MSP430FR5729 und einem PC mit Windows, Linux oder macOS dar. Das Protokoll erlaubt eine minimalinvasive, betriebssystemkompatible und energieeffiziente Verbindung. Im weiteren Verlauf wird die asynchrone universelle serielle Schnittstelle mit dem UART Protokoll näher elaboriert.<sup>20</sup>

### 2.2.3. eUSCI\_A Modul: UART-Modus (Asynchrone Kommunikation)

Für ein tiefgreifendes Verständnis des Zusammenspiels zwischen dem Interface und dem UART-Protokoll ist es unerlässlich, zunächst die fundamentalen technischen Aspekte, notwendige Register und charakteristische Merkmale zu erläutern.


#### 2.2.3.1. Informationsübertragung

Die Baudrate, wie in Kapitel 2.2.1 bereits erörtert, fungiert als entscheidender Synchronisationsmechanismus für asynchrone Datenübertragungen. Dies impliziert, dass Sender und Empfänger sich zwar nicht an ein präzises Timing für die Übertragung einzelner Bits halten müssen, jedoch eine Übereinstimmung hinsichtlich der Frequenz für die Übertragung ganzer Blöcke (typischerweise Bytes oder Zeichen) erforderlich ist. Abbildung 2.6 visualisiert beispielhaft die Übertragung zweier Blöcke, die jeweils durch ein Start-Bit (*ST*) eingeleitet und durch ein Stop-Bit (*SP*) abgeschlossen werden. Durch die Verwendung dieser Rahmenbits ergibt sich bei einer Konfiguration von acht Datenbits eine Netto-Datenrate von 8/10 der Brutto-Übertragungsrate.

---

<sup>20</sup>Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.

Das bedeutet dass von zehn übertragenen Bits acht Bits die eigentliche Nutzinformation darstellt. Es gibt auch die Möglichkeit, flexibel auf unterschiedliche Baudraten zu reagieren. Über die Automatische Baudraten-Erkennung, erläutert in 2.2.3.3, kann mit mehreren Kommunikationspartnern unterschiedlicher Baudraten kommuniziert werden.



**Abb. 2.6.:** UART Übertragung der Werte 0x55 und 0xFF  
 [2, S. 576, Abb. 10.18]

Die einzelnen Bits innerhalb eines Datenblocks werden mittels des *non-return to zero*<sup>21</sup> (NRZ) verfahren kodiert und übertragen. Eine Typische Baudrate für eingebettete Systeme beträgt 9600 Baud, obgleich auch höhere Frequenzen zur beschleunigten Datenübertragung Anwendung finden können.

Die physikalische Verbindung zweier Parteien wird üblicherweise über drei Leitungen realisiert. Eine Leitung für jede Kommunikationsrichtung (*TxD* zu *RxD*) und eine für die gemeinsame Masse. Dies ermöglicht eine **Vollduplex-Kommunikation**, bei der beide Seiten gleichzeitig und unabhängig voneinander Daten Senden und Empfangen können. Voraussetzungen hierfür sind separate Sende- und Empfang-Schieberegister sowie dedizierte Puffer (*UCAxRXBUF*<sup>22</sup> und *UCAxTXBUF*<sup>23</sup>) für beide Kommunikationsrichtungen in der Hardware des Interfaces. [5, S. 499, Kap. 18.4.6 & 18.4.7]

<sup>21</sup>Binäres Leitungscodierungsverfahren, bei dem der Signalpegel während eines Bitintervalls konstant bleibt und nicht zwischen den Bits auf einen Nullpegel zurückkehrt


<sup>22</sup>Empfangspuffer für UART Kommunikation

<sup>23</sup>Sendepuffer für UART Kommunikation

Der Typische Ablauf beim Empfang eines Blocks über UART gestaltet sich wie folgt:

1. Beginn der Zeitmessung mit der fallender Flanke, die das Startbit einleitet.
2. Abtastung des Eingangs nach einer halben Bitperiode zur Bestätigung eines gültigen Startbits.
3. Weitere Abtastung nach einer vollständigen Bitperiode zur Erfassung des ersten Datenbits (LSB).
4. Wiederholung dieses Vorgangs für alle 8 Datenbits bis zum höchstwertigen Bit (MSB).
5. Abschließende Abtastung nach einer weiteren Bitperiode zur Überprüfung des Stopbits (High-Pegel erwartet). Liegt stattdessen ein Low-Pegel vor, wird ein Framing-Fehler erkannt.

Abbildung 2.7 visualisiert diesen Empfangsprozess unter Verwendung einer sogenannten *sampling clock*<sup>24</sup>. Diese Abtastfrequenz ist üblicherweise um den Faktor 16 höher als die konfigurierte Baudrate. Das Oversampling (Übertastung) ist notwendig um das eintreffende Start-Bit zuverlässig und zeitnah auch zwischen den regulären Bit-Takten detektieren zu können.



**Abb. 2.7.:** UART übertragung der Werte 0x55 und 0xFF  
 [2, S. 577, Abb. 10.19]

<sup>24</sup>Bestimmt den Zeitpunkt der Abtastung eingehender Bits; sie wird üblicherweise aus einer übergeordneten Taktquelle (z.B. SMCLK) abgeleitet und beeinflusst maßgeblich die Genauigkeit der Datenübertragung.

Die interne **Bit-Clock** (*BITCLK*) des Empfängers wird mit der fallenden Flanke des eingegangenen Start-Bits synchronisiert und operiert mit der Frequenz der eingestellten Baudrate. Da die fallende Flanke des Start-Bits zu einem beliebigen Zeitpunkt relativ zur Sampling Clock auftreten kann, entsteht ein initialer Synchronisationsfehler von bis zu einer halben Periode der Sampling Clock. Die in Abbildung 2.7 dargestellten Szenarien, bezeichnet als Input 1 und Input 2, illustrieren die hieraus resultierende minimale und maximale zeitliche Verschiebung bei der Detektion der Startbit-Flanke, abhängig vom Phasenverhältnis zwischen dem Datensignal und der Sampling Clock. [5, 2, S. 476, kap. 18.2, S. 574, Kap. 10.12 & S. 575, Kap. 10.12.1]

### 2.2.3.2. Datenintegrität, Fehlererkennung und weitere technischen Details

Zur Sicherstellung der Datenintegrität kann eine Fehlererkennung, beispielsweise über ein Paritätsbit, eingesetzt werden. Ein UART-Datenpaket (Frame) besteht somit typischerweise aus einem Start-Bit, sieben oder acht Datenbits, optional einem Paritätsbit (konfigurierbar für gerade oder ungerade Parität) und einem oder (selten) mehreren Stop-Bits.

Die Implementierung komplexerer Fehlererkennung oder gar Fehlerkorrekturmechanismen, wie z. B. Prüfsummen (Checksum), obliegt üblicherweise der übergeordneten Protokollebene, die auf der UART-Kommunikation aufsetzt. Darüber hinaus ist für eine erfolgreiche Kommunikation die eindeutige Festlegung der Bitreihenfolge essentiell. Die *LSB-first*-Konvention ist De-facto-Standard. [2, S. 574, Kap. 10.12 & S. 575, Kap. 10.12.1]

Die Automatische Fehlererkennung des Interfaces erlaubt es dem Benutzer, schnell und ohne großen Implementierungsaufwand auf Grenzfälle und Übertragungsfehler zu reagieren. Tabelle 2.5 schlüsselt alle wichtigen Fehler-Flags, mit ihren zugehörigen Beschreibungen auf.



Fehlerbedingung	Fehler-Flag	Beschreibung
Framing-Fehler	UCFE	Tritt auf, wenn das Stoppbit nicht den erwarteten High-Pegel hat. Bei zwei Stoppbits werden beide geprüft. Bei Fehler wird das UCFE-Bit gesetzt.
Paritätsfehler	UCPE	Entsteht durch eine Abweichung zwischen berechneter und tatsächlicher Parität. Adressbits werden in die Berechnung einbezogen. Bei Fehler wird UCPE gesetzt.
Empfangsüberlauf	UCOE	Wenn ein neues Zeichen empfangen wird, bevor das vorherige gelesen wurde, wird ein Überlauf erkannt und das UCOE-Bit gesetzt.
Break-Bedingung	UCBRK	Wird erkannt, wenn alle Bits (Daten-, Paritäts- und Stoppbits) auf Low liegen (bei deaktivierter Baudratenerkennung). UCBRK wird gesetzt und ggf. auch UCRXIFG, wenn UCBRKIE aktiv ist.

**Tab. 2.5.:** UART-Fehlerbedingungen und zugehörige Status-Flags des MSP430FR5729 [5, S. 483, Tab. 18-1]


Weitere technische Spezifikationen sind in Tabelle 2.6 zusammengefasst. Eine minimale Konfiguration der Schnittstelle auf den UART-Betrieb wird in 2.2.4 detailliert beschrieben.

Funktion	Beschreibung
Multiprozessor-Kommunikationsprotokolle	Unterstützt integrierte Idle-Line- und Address-Bit-Protokolle für Kommunikation in Multiprozessorsystemen
Energiesparmodus-Unterstützung	Startflankenerkennung (Start Edge Detection) im Empfänger ermöglicht automatisches Aufwachen aus LPMx-Modi (ausgenommen LPMx.5)
Fehlererkennung	Statusflags zur Detektion und Unterdrückung von Kommunikationsfehlern (z. B. Framing-, Paritäts- oder überlauf-fehler)
Adresserkennung	Statusflags zur Erkennung von adressierten Datenpaketen in multiprozessorfähigen Systemen
Interrupt-Unterstützung	Unabhängige Interruptquellen für Empfang, Übertragung, Startbit-Empfang sowie Abschluss der Übertragung

**Tab. 2.6.:** Technische Merkmale der UART-Schnittstelle des MSP430FR5729 [5, S. 476, kap. 18.2]

### 2.2.3.3. Automatische Baudraten-Erkennung


Neben der Einrichtung einer statischen Baudrate kann die automatische Baudraten-Erkennung selbstständig, über eine **Break/Sync Sequenz**, die vom Sender verwendete Baudrate ermitteln. Diese Synchronisations-Sequenz besteht aus einem **Break** und einem **Sync** Feld. Der Bereich der erkennbaren Baudraten liegt, im Oversampling-Modus zwischen 244 Baud (im niedrigfrequenz-Modus beginnend ab 15 Baud) und einem Megabaud. Ein Break beinhaltet zwischen 11 und 21 übertragenen 0en, währenddessen alle weiteren empfangenen 0en einen **Break Timeout**-Fehler auslösen. Aus Konformitätsgründen sollte das UART Protokoll auf acht Datenbits, mit LSB first, keiner Parität und einem Stop-Bit konfiguriert werden. In Abbildung 2.8 ist die beschriebene Break/Sync-Sequenz dargestellt.



**Abb. 2.8.:** Automatische Baudraten-Erkennung - Break/Sync Sequenz  
[5, S. 481, Abb. 18-5]

Der Synchronisations-Prozess beginnt mit der Übertragung des Hexadezimalen Werts 55. Die Zeit zwischen der ersten und letzten fallenden Flanke wird gemessen, um die vom Sender verwendete Baudrate zu ermitteln. Grafisch dargestellt in Abbildung 2.9. Falls die möglich messbare Zeit überschritten wird erscheint ein **Sync Timeout**-Fehler. Falls die Messung erfolgreich war, kann nach dem setzen des **Receive Interrupt Flags** die Information ausgelesen werden.

Nach jedem empfangenen Zeichen ist zu beachten, das **UCDORM**-Bit zurückzusetzen. Ist dieses Bit gesetzt, werden alle Zeichen empfangen, nicht aber in das Puffer-Register der Schnittstelle geschrieben.[5, S. 481, Kap. 18.3.4]



**Abb. 2.9.:** Automatische Baudraten-Erkennung - Sync Feld  
[5, S. 481, Abb. 18-6]

#### 2.2.4. eUSCI-Konfiguration

Die Initialisierung und Konfiguration des eUSCI\_A-Moduls für den UART-Betrieb erfordert eine genaue Abfolge von Schritten zum setzen von verschiedenen Bits und Werten in die dafür vorgesehene Register. Der Prozess beginnt mit dem setzen des UCSWRST-Bits. Dieses Bit ermöglicht die Konfiguration der Schnittstelle und schließt unerwünschtes Verhalten aus. Dabei wird das UCTXIFG-Bit, zum freigeben der Konfiguration, gesetzt. Zudem werden diverse Interrupt-Enable-Bits wie UCRXIE und UCTXIE sowie Status- und Fehlerflags (UCRXIFG, UCRXERR, UCBRK, UCPE, UCOE, UCFE, UCSTOE, UCBTOE) im UCAxSTATW-Register und UCAxIFG-Register gelöscht oder in einen definierten Anfangszustand gebracht. Dies versetzt das eUSCI\_A-Modul in einen sicheren Reset-Zustand.[5, S. 478, Kap. 18.3.1]

Nachdem das Modul sicher im Reset-Zustand initialisiert wurde, können weitere spezifische Konfigurationsparameter für den UART-Betrieb gesetzt werden. Hierzu zählen insbesondere die folgenden Kontrollbits im UCAxCTLWn-Register, welche die grundlegenden Betriebscharakteristika des UART-Modus definieren:

- **UCPEN:** Aktiviert die Paritätsprüfung.
- **UCPAR:** Festlegen einer geraden oder ungeraden Parität.
- **UCMSB:** LSB oder MSB-first.
- **UC7BIT:** Konfiguriert die Datenlänge auf 7 oder 8-Bit.
- **UCSPB:** Anzahl der Stop-Bits.

- **UCMODEx:** Wählt den UART-Modus. (z.B. 0 für Normal-Betrieb, 3 für automatische Baudratenerkennung)
- **UCSYNC:** Für den asynchronen UART-Betrieb muss dieses Bit auf 0 gesetzt werden.
- **UCSSELx:** Taktquelle für Baudratengenerator.

Über die genannten grundlegenden Einstellungen hinaus existieren weitere spezifischere Kontrollbits. Beispielsweise ist das **UCRXEIE**-Bit zum freigeben des Fehler-Interrupts und das **UCBRKIE** zum aktivieren der Break-Interrupts zuständig. Spezialfunktionen wie der Multiprozessor-Modus, welcher über das **UCTXADDR**-Bit gesteuert wird, oder das Senden eines Break-Zeichens mittels **UCTXBRK** sind für eine Standard-UART-Konfiguration oft zu vernachlässigen, sofern diese Funktionalitäten nicht explizit gefordert sind.[5, S. 495, Kap. 18.4.1 & S. 496, Kap. 18.4.2]

Eine weitere essenzielle Konfiguration für den UART-Betrieb ist die der Baudrate. Diese erfolgt über das **UCAxBRW**-Register und das **UCAxMCTLW**-Register. Die korrekte Wertermittlung für diese Register ist direkt von der Frequenz der zuvor mittels **UCSSELx** gewählten Taktquelle sowie der angestrebten Baudrate abhängig. Der Family User's Guide des MSP430FR5729 von Texas Instruments liefert, für die Berechnung dieser Werte, detaillierte Formeln und Beispieltabellen. Das **UCAxBRW**-Register nimmt den ganzzahligen Anteil des Baudratenteilers (Prescaler) auf. Das **UCAxMCTLW**-Register beinhaltet die Konfiguration für die Modulation der Frequenz, sowie das Bit zum aktivieren des Oversampling-Modus. Durch das **UCBRFx**-Bit wird, in der ersten Modulationsstufe, die Feineinstellung des Prescalers vorgenommen. In der zweiten Modulationsstufe wird durch **UCBRs<sub>x</sub>** ein Modulationsmuster für die BIT-CLK festgelegt. Im letzten Bit-Feld kann nun der Oversampling-Modus aktiviert oder deaktiviert werden.[5, S. 487, Kap. 18.3.10 & S. 497, Kap. 18.4.3, 18.4.4]

Obwohl weitere spezifische Einstellungen möglich sind, würde deren detaillierte Erörterung den Rahmen dieser übersicht überschreiten. Eine unerlässliche, abschließende Konfigurationsmaßnahme vor der Inbetriebnahme betrifft jedoch die Port-Pins: Die für den UART Betrieb verwendeten Pins müssen, über die Function-Select-Register, auf die asynchrone UART-Kommunikation konfiguriert werden. [5, S. 294, Kap. 8.2.5]


Nach Abschluss aller Konfigurationseinstellungen wird das **UCSWRST**-Bit im **UCAxCTLW0**-Register gelöscht (auf 0 zurückgesetzt). Dieser Schritt hebt den Reset-Zustand auf

und aktiviert das eUSCI-Modul mit der zuvor definierten Konfiguration. Optional können nun die gewünschten Interrupts, wie z. B. der Sende- (UCTXIE), Empfangs- (UCRXIE), Transmit-Complete- (UCTXCPTIE) oder Start-Bit-Interrupt (UCSTTIE), im UCAxIE-Register aktiviert werden, um eine ereignisgesteuerte Datenverarbeitung zu ermöglichen. [5, S. 502, Kap. 18.4.10]

Diese sorgfältige Konfigurationssequenz ist entscheidend für die zuverlässige Funktion der UART-Schnittstelle des MSP430-Mikrocontrollers.

### 2.2.5. Zusammenfassung

Ein detailliertes Blockdiagramm des eUSCI\_A-Moduls, konfiguriert für den UART-Betrieb ist in Abbildung 2.10 dargestellt.



**Abb. 2.10.:** eUSCI Typ A - UART-Modus  
 [5, S. 477, Kap. 18.2]

## **3. Entwicklung**

### **3.1. Konzeptprionierung Observer-Modul**

## 3.2. Interruptgesteuertes Lesen und Schreiben



### 3.3. Debugging-Methoden: Hardware- vs. Software-Breakpoints

Im Kontext der Fehlersuche und Programmanalyse in Embedded Systems stellen *Breakpoints*<sup>25</sup> ein fundamentales Werkzeug dar. Sie ermöglichen es, die Ausführung eines Programms an einer vordefinierten Stelle zu unterbrechen, um den internen Zustand des Systems zu inspizieren. Grundsätzlich lassen sich zwei primäre Arten von Breakpoints unterscheiden: Software-Breakpoints und Hardware-Breakpoints, deren Implementierung und Eigenschaften sich signifikant unterscheiden.

Software-Breakpoints werden zur aktiven Laufzeit des Programms durch einen direkten Eingriff in den ausführbaren Code im Speicher des Mikrocontrollers realisiert. An der Zieladresse wird hierbei die ursprüngliche Programminstruktion temporär durch eine Breakpoint-Instruktion oder einen Trap-Befehl ersetzt, der einen Software-Interrupt oder eine Exception auslöst. Sobald der Programmzähler diese modifizierte Stelle erreicht, unterbricht der Mikrocontroller den normalen Programmfluss der Programmzähler stoppt und eine Debug-Routine wird ausgeführt. Der *Debugger*<sup>26</sup> kann diesen Zustand erkennen, die ursprüngliche Instruktion wiederherstellen und dem Entwickler die Kontrolle übergeben. Durch diesen Mechanismus sind Software-Breakpoints hochflexibel und können an nahezu jeder beliebigen Stelle im beschreibbaren Code-Speicher (wie RAM oder FRAM) gesetzt werden.

Die Vorteile des softwarebasierten Ansatzes liegen primär in der Möglichkeit, eine praktisch unbegrenzte Anzahl von Breakpoints im System zu verwenden, sowie in den geringen Anforderungen an zusätzliche, dedizierte Hardwarekomponenten auf dem Zielsystem selbst. Die grundlegende Fähigkeit, Interrupts oder Exceptions zu behandeln, ist hierfür ausreichend. [8, Kap. 4.7.16]

Gegenüber den Software-Breakpoints bieten hardwarebasierte Breakpoints den Vorteil, dass sie Programmunterbrechungen auch in solchen Speichersegmenten ermöglichen, die schreibgeschützt sind (z.B. ROM oder spezifisch geschützte Flash-Bereiche).

---

<sup>25</sup>Bezeichnet in der Softwareentwicklung eine vom Entwickler bewusst gesetzte Unterbrechung im Programmablauf, die typischerweise zur Laufzeit-Debugging-Zwecken verwendet wird. Beim Erreichen dieses Punkts wird die Ausführung des Programms angehalten, sodass der aktuelle Zustand (z. B. Variableninhalte, Stack, Speicher) analysiert werden kann.

<sup>26</sup>Ein Werkzeug zur schrittweisen Ausführung und Analyse von Programmen. Es erlaubt das Setzen von Haltepunkten, das Überprüfen von Speicherinhalten und das Nachvollziehen von Kontrollflüssen zur Fehlersuche und -behebung.

Ein weiterer entscheidender Vorteil ist ihre Nicht-Intrusivität: Da keine Modifikation des Programmcodes stattfindet, werden weder die Konsistenz des Codes im Speicher noch das präzise Echtzeitverhalten (Timing) des Programms durch den Breakpoint-Mechanismus selbst beeinflusst. [8, Kap. 4.7.16], [1, S. 54, Kap. 4.3]

Um dies jedoch zu erreichen, benötigen Hardware-Breakpoints ein dediziertes Hardwaremodul innerhalb des Mikrocontrollers. Im Falle der MSP430-Mikrocontrollerfamilie ist dies das **Embedded Emulation Module (EEM)** [5, S. 569, Kap. 21]. Dieses Modul beinhaltet spezielle Hardwareregister, typischerweise Adresskomparatoren, welche die Speicheradresse des Befehls halten, an welcher bei Übereinstimmung mit dem Programmzähler ein Breakpoint ausgelöst werden soll. Da der Breakpoint durch externe Hardwarelogik ausgelöst wird und nicht durch eine im Programmablauf ausgeführte Instruktion, müssen seitens des Breakpoint-Mechanismus selbst keine Registerinhalte oder Stack-Elemente explizit zwischengespeichert und im Nachhinein wiederhergestellt werden. Ganz im Unterschied wie es bei einem durch einen Software-Breakpoint induzierten Interrupt der Fall sein kann. Die Zustandssicherung erfolgt erst durch die Debug-Routine nach erfolgter Unterbrechung. Der wesentliche Nachteil hierbei ist allerdings die strikte Limitierung der Anzahl gleichzeitig setzbarer Hardware-Breakpoints, welche direkt von der Anzahl der im EEM verfügbaren Komparator-Register abhängt. Für den MSP430 sind dies oft nur zwei oder drei [8, vgl. Kap. 7.1].

Diese Gegenüberstellung offenbart einen klaren *Trade-off*<sup>27</sup>: Hardware-Breakpoints glänzen durch ihre Transparenz und die Fähigkeit, in geschützten Speicherbereichen zu operieren, sind jedoch eine knappe Ressource. Software-Breakpoints hingegen bieten eine hohe Flexibilität und nahezu unbegrenzte Verfügbarkeit, gehen aber mit einer leichten Modifikation des Programmcodes und potenziellen, wenn auch meist minimalen, Timing-Veränderungen einher. Angesichts der begrenzten Anzahl an Hardware-Breakpoints auf der MSP430-Plattform, die insbesondere bei komplexeren Debugging-Szenarien schnell erschöpft sein können, erweist sich die Implementierung von Software-Breakpoints als eine pragmatische und oft notwendige Erweiterung der Debugging-Möglichkeiten. Um die technischen Rahmenbedingungen für die Realisierung solcher Software-Breakpoints auf dem MSP430FR5729 sowie die Interaktion mit der Debugging-Infrastruktur genauer zu verstehen, ist eine detaillierte Betrachtung des eingesetzten Debug-Adapters und seiner Funktionsweise unerlässlich.

---

<sup>27</sup>Abwägung zwischen zwei konkurrierenden Zielen, Konzepten, oder ähnlichem, bei der die Verbesserung des einen mit der Verschlechterung des anderen einhergeht.

Darüber hinaus existiert auch noch eine spezielle Art von Breakpoints welcher von einem Speicherzugriff ausgelöst wird. Watchpoints können Grenzfälle identifizieren um dadurch invalide Speicheradressen und zugriffe sowie Pufferüberläufe zu analysieren. [8, Kap. 7.4.16.2]

Die nachfolgende Analyse des MSP-FET Debuggers wird weitere Aspekte des Software und Hardware-Basierten Debuggings beleuchten und die Grundlage für die spätere Implementierungsstrategie legen.

### 3.3.1. Der MSP-FET Download Adapter im Detail

Die effektive Nutzung von sowohl Hardware- als auch Software-Breakpoints auf dem MSP430FR5729 ist maßgeblich von der externen Debugging-Hardware und -Software abhängig. Als zentrale Schnittstelle zwischen der Entwicklungsumgebung auf dem Host-PC und dem Ziel-Mikrocontroller dient in diesem ökosystem der **MSP-FET (Flash Emulation Tool) Debugger**. Dieses externe Gerät, zu sehen in Abbildung 3.1, stellt die physische und logische Verbindung zum MSP430 her und ermöglicht tiefgreifende Eingriffe und Beobachtungen während der Programmausführung.



Abb. 3.1.: Flash Emulation Tool Programmer and Debugger [9]

Der MSP-FET kommuniziert mit dem MSP430-Mikrocontroller typischerweise über standardisierte (Debug-)Schnittstellen wie **JTAG (Joint Test Action Group)**


oder das von Texas Instruments entwickelte *Spy-Bi-Wire*<sup>28</sup>. (*SBW*) über diese Schnittstellen erhält der MSP-FET Zugriff auf das EEM des MSP430FR5729. Wie im vorherigen Abschnitt 3.3 dargelegt, ist das EEM für die Realisierung von Hardware-Breakpoints zuständig. Der MSP-FET agiert hierbei als Vermittler, der die vom Entwickler in der **IDE (Integrated Development Environment)** gesetzten Hardware-Breakpoint-Adressen in die entsprechenden Register des EEM schreibt und die vom EEM generierten Haltesignale empfängt und an die IDE weiterleitet. Somit ist der MSP-FET unerlässlich für die Konfiguration und Nutzung der limitierten, aber präzisen Hardware-Breakpoint-Ressourcen des Mikrocontrollers. [2, S. 58, Kap. 3.4]

Darüber hinaus spielt der MSP-FET eine ebenso große Rolle für die Implementierung und Handhabung von Software-Breakpoints. Die Fähigkeit, den Speicher des MSP430FR5729 (sowohl RAM als auch das beschreibbare FRAM) zur Laufzeit zu lesen und zu schreiben, ist die Grundvoraussetzung, um Instruktionen mit einer Software-Breakpoint-Routine zu ersetzen. Der Debugger liest über den MSP-FET die ursprüngliche Instruktion an der Zieladresse aus, ersetzt diese durch eine Breakpoint-Instruktion und, nach dem Auslösen des Software-Interrupts, stellt er die ursprüngliche Instruktion wieder her. Ferner ermöglicht der MSP-FET die Steuerung des Programmflusses (Anhalten, Starten, Einzelschrittbetrieb) und den Zugriff auf CPU-Register und Speicherinhalte, was für die Analyse des Systemzustands an einem Breakpoint unerlässlich ist. Das vom Software-Breakpoint ausgelöste Interrupt- oder Exception-Signal wird ebenfalls über die Debug-Schnittstelle an den MSP-FET und somit an die Host-Debugger-Software gemeldet. Wie solche Hardware und Software-Breakpoints in der Entwicklungsumgebung aussehen, ist in Abbildung 3.2 zu sehen. Das “H/W” oder “S/W” innerhalb der eckigen Klammern steht wahlweise für “Hardware” oder “Software” welches von einem “BP” für “Breakpoint” ergänzt wird.

Es ist wichtig zu verstehen, dass der MSP-FET primär die Kommunikationsinfrastruktur und die Low-Level-Zugriffsmechanismen bereitstellt. Während er das Setzen von Hardware-Breakpoints direkt über das EEM steuert, stellt er für Software-Breakpoints die notwendigen Lese-, Schreib- und Kontrolloperationen zur Verfügung. Die eigentliche Logik eines Software-Breakpoints – das heißt, welche Instruktion als Breakpoint-Befehl dient, wie die ursprüngliche Instruktion gesichert und wiederhergestellt wird sowie der resultierende Trap behandelt wird – muss in der

---

<sup>28</sup>Zweidraht-Variante des JTAG-Protokolls, die Pin-Anzahl am Target reduziert und besonders für platzkritische Anwendungen von Vorteil ist.

**Abb. 3.2.:** Code Composer Studio - Breakpoint Übersicht

Debugger-Software auf dem Host und gegebenenfalls durch eine minimale Debug-Monitor-Routine auf dem Target implementiert werden, wobei der MSP-FET als Brücke dient. [7, 6, S. 56, Kap. 10]

Die Kenntnis der Funktionalitäten und der Arbeitsweise des MSP-FET ist somit entscheidend für die Entwicklung einer robusten Software-Breakpoint-Lösung. Er definiert die Grenzen und Möglichkeiten, wie mit dem Target-System interagiert werden kann, um Breakpoints zu setzen, Zustandsinformationen abzufragen und die Programmausführung zu steuern. Die im Folgenden zu entwickelnde Strategie zur Implementierung von Software-Breakpoints muss sich daher eng an den durch den MSP-FET und die Debug-Schnittstelle des MSP430FR5729 gegebenen Rahmenbedingungen orientieren.

### 3.3.2. Konzeptionierung von Software-Breakpoints

Zur Realisierung von Breakpoints existieren mehrere Ansätze. Ein bewährter Einstieg besteht darin, etablierte Debugger und ihre Architektur zu studieren. Im Embedded- und Low-Power-Bereich kommen beispielsweise Werkzeuge wie **TRACE32**, **M-Core** oder das **MSP-FET** von Texas Instruments zum Einsatz. Diese Debugger setzen Hardware-Breakpoints über spezielle Debug-Interfaces um und bieten damit eine hohe Zuverlässigkeit bei minimaler Eingriffstiefe in das Laufzeitsystem.

Im Gegensatz dazu zielt die hier vorgestellte Lösung auf eine Abwandlung der Software-Breakpoints ab, die direkt den Programmspeicher manipuliert. Dabei wird, in dieser Implementierung, an der gewünschten Halteadresse der originale Maschinenbefehl durch einen Sprungbefehl (Jump) ersetzt, der auf eine speziell implementierte **Breakpoint-Handler**-Routine verweist. Beim Erreichen dieses Befehls wird zunächst ein kritischer Abschnitt eingeleitet: Es werden die für den Prozess relevanten Register (R1 bis R3) – namentlich *Program Counter*<sup>29</sup> (PC), *Stack Pointer*<sup>30</sup> (SP), *Statusregister*<sup>31</sup> (SR) und ggf. mehrere **General-Purpose-Register (R4 bis R15)** – gesichert und Interrupts deaktiviert, um eine atomare Kontextsicherung zu gewährleisten [5, S.91, Kap. 4.3]. Anschließend erfolgt der Übergang in die Handler-Routine, die das gesamte System bis auf das Observer-Modul blockiert und so das Auslesen und Manipulieren von Speicherinhalten ermöglicht.

Nach der Analyse kann der ursprüngliche Programmzustand durch das Laden der Registersätze wiederhergestellt werden. Eine explizite Reaktivierung der Interrupts ist daher nicht nötig. Der Compiler stellt hierfür *Compiler-Intrinsics*<sup>32</sup> bereit wie `__get_SR()`, `__get_SP()` und `__set_interrupt_state()` [4, S.137, Kap. 6.8.1]. Auf diese Weise wird ein vollständiger Zyklus von Unterbrechung, Inspektion und Fortsetzung des Programmflusses realisiert, ohne dass das Hauptprogramm von dem Observer-Modul tiefgreifender beeinflusst wird.

Vor diesem Hintergrund wird in den folgenden Abschnitten die Konzeptionierung erweiterter Software-Breakpoints im Detail erläutert und auf die dafür notwendigen Voraussetzungen eingegangen.

---

<sup>29</sup>Ein Register, das die Speicheradresse des derzeitigen Befehls enthält.

<sup>30</sup>Ein Register, das die Speicheradresse des letzten oder ersten Datenelements im Stack speichert.

<sup>31</sup>Register für eine Reihe von Flags, die von der arithmetisch-logischen Einheit in Abhängigkeit der zuletzt durchgeführten Rechenoperation gesetzt werden.

<sup>32</sup>Compiler-spezifische, vordefinierte Funktionen, die direkt in optimierten Assemblercode umgesetzt werden.

### 3.3.2.1. Verwendung eines Sprungbefehls anstelle einer Trap

Wie in Abschnitt 3.3 erläutert, basieren klassische software-Breakpoints häufig auf sogenannten Trap-Instruktionen. Das Debugging-Framework der Entwicklungsumgebung unterstützt dies unter anderem über die **General Extension Language (GEL)** – ein Makro- und Skriptsystem, das die Initialisierung von Systemen sowie die Steuerung von Debug-Sitzungen ermöglicht. Darüber hinaus erlaubt GEL auch das Setzen von Breakpoints, Speicherzugriffe und die Ablaufkontrolle des Programms [8, Kap. 7.7, 7.7.8.6 & 7.7.8.7].

Für diese Arbeit war es jedoch erforderlich, dass bei Auslösen eines Breakpoints benutzerdefinierte Routinen aus dem Observer-Modul aktiv bleiben und verwendet werden können (Vgl. Abschnitt 3.2). Diese Funktionalitäten sind mit dem Standardverhalten von GEL-Traps nicht kompatibel, da sie typischerweise nur auf Debugger-seitige Prozesse abzielen und keine Kontextintegration benutzerdefinierter Routinen auf dem Zielsystem erlauben.

Aus diesem Grund wurde bewusst auf die Verwendung eines Trap-Mechanismus verzichtet und stattdessen ein direkter Sprungbefehl (Jump) auf eine benutzerdefinierte Breakpoint-Handler-Routine implementiert. Dadurch wird sichergestellt, dass das Observer-Modul auch während einer Unterbrechung aktiv bleibt und die Kontrolle über Register- und Speicherzugriffe erhalten bleibt.

### 3.3.2.2. Implementierung erweiterter Software Breakpoints

Die Grundidee von Software-Breakpoints besteht darin, an einer Stelle im Programmspeicher, an der ein gültiger Maschinenbefehl (*Opcod*<sup>33</sup>) liegt, diesen temporär durch einen Sprung auf die Breakpoint-Handler-Routine zu ersetzen. Zunächst wird der originale Opcode gesichert, um ihn später unverändert wieder einsetzen zu können. Die Auswahl der Adresse erfordert, dass diese auf ein gültiges Befehlswort ausgerichtet ist und im Stack-Bereich liegt, um Kollisionen auf das Code-Segmenten zu vermeiden. Zudem muss die Interpretation der Adresse und des zu schreibenden Sprungbefehls den aktiven Adressierungsmodus berücksichtigen.

Die Implementierung gliedert sich in folgende Schritte:

---

<sup>33</sup>Auch op code oder operation code, ist eine meist in hexadezimaler Schreibweise angegebene Zahl, die die Nummer eines Maschinenbefehls für einen bestimmten Prozessortyp angibt.



1. **Adressvalidierung:** Prüfen, ob die Zieladresse auf 8 Bytes ausgerichtet ist und im Stack liegt.
2. **Kontext-Sicherung:** In einem kritischen Abschnitt werden PC, SP, SR und alle modifizierten Register in einem Puffer abgelegt. Hierbei ist zu beachten, dass die Breite des PC vom Adressierungsmodus abhängt, worauf entsprechend rücksicht genommen werden muss.
3. **Ersetzen des Opcodes:** Der Original-Opcode (8 Bytes) wird durch den 8-Byte-Sprungbefehl (4 Bytes für den Instruction-Code, 4 Bytes für die Zieladresse der Handler-Routine) überschrieben. [5, S.161, Kap. 4.6.2.28]
4. **Ausführung des Breakpoint-Handlers:** Beim Eintreten des Breakpoint-Opcodes springt der PC in die Handler-Routine, die das System an weiterer Ausführung hindert und stattdessen das Observer-Modul für weitere Debug-Schritte aktiv hält.
5. **Kontext-Wiederherstellung:** Nach Abschluss der Debug-Aktion werden alle Register und der ursprüngliche Opcode wiederhergestellt, bevor der normale Programmablauf fortgesetzt wird.

Diese Vorgehensweise stellt die Rückkehr zum ursprünglichen Systemzustand – einschließlich des Originalen-Opcodes – sicher und garantiert die Konsistenz des Programms.

Um die im vorigen Abschnitt 3.3.2 skizzierten Konzepte robust umzusetzen, sind die im nächsten Abschnitt, technischen Details wie Instruktionslängen und Speicher-Alignment, zu betrachten.

#### 3.3.2.3. Instruktionslängen, Speicher-Alignment und Adress-Modi

Die Manipulation von Befehlen im Stack ist hoch kritisch, da das Hauptprogramm keine Kenntnis vom Observer-Modul hat und eine falsche Adressierung, unterschiedlichen Adressierungs-Modi oder unvollständige Opcode-substituierung zu undefiniertem Verhalten führen kann. Drei zentrale Aspekte sind dabei zu beachten:

- **Speicher-Alignment:** MSP430-Instruktionen sind grundsätzlich an geraden Speicheradressen ausgerichtet. Vor jedem Schreib- oder Lesezugriff muss daher sichergestellt werden, dass die Zieladresse eine gerade Adresse ist. Zugriffe



auf ungerade Adressen können zu undefiniertem Verhalten führen, sofern keine Fehlerbehandlung erfolgt. Darüber hinaus sind Adressen, die in der Mitte eines Opcodes liegen, ungültig und dürfen nicht als Breakpoint oder adressiert werden.

- **Opcode-Längen:** Während einzelne Maschinenbefehle in der Regel vier bis acht Bytes belegen, können komplexe Instruktionen – etwa `CMP.B` – bis zu zwölf Bytes lang sein, wie in Abbildung 3.3 zu sehen. [5, S.165, Kap. 4.6.2.32] Diese Variabilität erschwert das gezielte Überschreiben von genau acht Bytes, die für die Jump-Instruktion einschließlich Zieladresse benötigt werden. Unter diesen Randbedingungen besteht die Gefahr, dass entweder zu viele oder zu wenige Bytes überschrieben werden, was zu ungültigen oder unbeabsichtigten Instruktionen führen kann.
- **Adressierungs Modus:** Der Speicher, im Umfang von einem Megabyte, kann über sieben unterschiedliche Arten adressiert werden. Wahlweise kommen 16 oder 20-Bit Adressen zum Einsatz. Diese Variabilität der Adressierungsmodi und die damit einhergehenden unterschiedlichen Adressbreiten haben tiefgreifende Konsequenzen. [5, S. 97, Kap. 4.4]

```

Disassembly X
00c75e: 2002      JNE      ($C$L24)
00c760: 422F      MOV.W   #4,R15
00c762: 3C0D      JMP      ($C$L27)
      $C$L24:
00c764: 90F2 0003 1C17  CMP.B   #0x0003,&error
00c76a: 2003      JNE      ($C$L25)
00c76c: 403F 0003  MOV.W   #0x0003,R15
00c770: 3C06      JMP      ($C$L27)
      $C$L25:
00c772: 92E2 1C17  CMP.B   #4,&error
00c776: 2002      JNE      ($C$L26)
00c778: 432F      MOV.W   #2,R15
  
```

**Abb. 3.3.:** Code Composer Disassembly Modus - Opcode längen

Das Sichern und Wiederherstellen von Registern und des Originalen Opcodes reicht daher nicht aus, insbesondere angesichts den variablen Instruktionslängen und komplexer Adressierungsmodi. Es wird eine Kopie des Stacks benötigt, in welcher der bestehende Opcode Manipuliert wird. Hierbei muss die Kopie die unterschiedlichen Adressformate und die potenziell im Stack gespeicherten, modusabhängigen Zeiger korrekt abbilden oder transformieren. Dies garantiert ein sicheres zurückkehren in

die Hauptroutinen, sowie eine Robuste Ausführung der Funktion zum verarbeiten der ggf. mehreren Breakpoints.

Dies erschwert die Umsetzung und erhöht die Komplexität der Routine erheblich, wodurch Timing und Konsistenz gefährdet werden. Im anschließenden Fazit werden die gewonnenen Erkenntnisse bewertet, offene Fragestellungen skizziert und ein Ausblick auf weiterführende Arbeiten gegeben.

#### 3.3.3. Fazit zur Umsetzung von Software Breakpoints

Die Realisierung von Software-Breakpoints auf dem Low-Power-Mikrocontroller MSP430FR5729 erfordert ein tiefgehendes Verständnis der Prozessor-Architektur, der Instruktionsformate, der vielfältigen Adressierungs-Modi und ihrer Auswirkungen auf die Speicherverwaltung und der nebenläufigen Abläufe im System. Die Analyse der Problemstellung hat ergeben, dass unter anderem kritische Bereiche atomar bearbeitet, Register und Stack-Zustände zuverlässig gesichert und Intrinsics korrekt eingesetzt werden müssen. Zudem sind umfangreiche Funktionen zur Überwachung und Protokollierung des Systemzustands zu implementieren.

Die erwartete Komplexität inklusive der Anforderungen an Robustheit, Echtzeitfähigkeit und möglichst geringem Eingriff in den Betrieb überschreitet den Rahmen einer üblichen Bachelorarbeit. Eine vollständige, ausgereifte Implementierung wäre mit dem Umfang einer Masterarbeit oder vergleichbarer Forschungsarbeiten möglich. Dennoch bildet dieses Thema eine exzellente Grundlage für weiterführende Arbeiten in den Bereichen eingebettete Echtzeitsysteme und Debugging-Technologien, insbesondere in Bezug auf Architekturen mit flexiblen, aber komplexen Speicheradressierungsmechanismen.<sup>34</sup>

---

<sup>34</sup>Die sprachliche Überarbeitung dieses Kapitels erfolgte unter Zuhilfenahme von KI-Sprachmodellen. Inhaltliche Aussagen und Schlussfolgerungen stammen ausschließlich vom Autor.

## **4. Fazit und kritische Bewertung**

### **4.1. Das Ergebnis**

### **4.2. Die Bewertung der Frameworks Extbase und Fluid**

### **4.3. Ein Ausblick**

## Literatur

- [1] Texas Instruments. *Code Composer User's Guide*. Document Number: SPRU296. Texas Instruments Incorporated. 655303 Dallas, Texas, 1999, S. 224. URL: <https://www.ti.com/lit/ug/spru296/spru296.pdf>.
- [2] John H. Davies. *MSP430 Microcontroller Basics*. 1. Aufl. Oxford: Newnes, 2008. ISBN: 978-0-7506-8276-3.
- [3] Texas Instruments. *MSP430FR5729 Mixed-Signal Microcontroller*. Revision C. Document Number: SLASE35. Texas Instruments Incorporated. 655303 Dallas, Texas, 2017, S. 119. URL: <https://www.ti.com/lit/ds/symlink/msp430fr5729.pdf>.
- [4] Texas Instruments. *MSP430 Optimizing C/C++ Compiler v18.1.0.LTS*. Revision R. Document Number: SLAU132, Rev. R. Texas Instruments Incorporated. 655303 Dallas, Texas, 2018, S. 181. URL: <https://www.ti.com/lit/ug/slau132r/slau132r.pdf>.
- [5] Texas Instruments. *MSP430FR57xx Family User's Guide*. Revision D. Document Number: SLAU272, Rev. D. Texas Instruments Incorporated. 655303 Dallas, Texas, 2018, S. 576. URL: <https://www.ti.com/lit/ug/slau272d/slau272d.pdf>.
- [6] Texas Instruments. *MSP Flasher user's guide*. Revision E. Document Number: SLAU654. Texas Instruments Incorporated. 655303 Dallas, Texas, 2019, S. 18. URL: <https://www.ti.com/lit/ug/slau654e/slau654e.pdf>.
- [7] Texas Instruments. *Code Composer Studio™ IDE v10.x for MSP430™ MCUs*. Revision AS. Document Number: SLAU157. Texas Instruments Incorporated. 655303 Dallas, Texas, 2020, S. 66. URL: <https://www.ti.com/lit/ug/slau157as/slau157as.pdf>.
- [8] Texas Instruments. *Code Composer Studio™ User's Guide*. Version 20.1.1. Texas Instruments Incorporated. 655303 Dallas, Texas, 2025. URL: [https://software-dl.ti.com/ccs/esd/documents/users\\_guide/index.html](https://software-dl.ti.com/ccs/esd/documents/users_guide/index.html).

- [9] Texas Instruments. *MSP-FET - MSP MCU Programmer and Debugger*. <https://www.ti.com/tool/MSP-FET>. Zugriff am 22. Mai 2025. 2025.

## Abbildungsverzeichnis

2.1. Operating Modes [5, S. 37, Kap. 1.4, Tab. 1-2] . . . . .	4
2.2. Block Diagramm MSP430FR5729 Mikrocontroller [3, S. 2, Kap. 1.4] .	5
2.3. Capture Mode Einsatzbeispiele [2, S. 301, Abb. 8.7] . . . . .	8
2.4. Ausgabereinheit im Up/Down-Modus [5, S. 340, Abb. 11-9] . . . . .	10
2.5. Timer B Block & Capture/Compare Channel 1 [2, S. 355, Kap. 8.16]	16
2.6. UART Übertragung der Werte 0x55 und 0xFF [2, S. 576, Abb. 10.18]	21
2.7. UART Übertragung der Werte 0x55 und 0xFF [2, S. 577, Abb. 10.19]	22
2.8. Automatische Baudraten-Erkennung - Break/Sync Sequenz [5, S. 481, Abb. 18-5] . . . . .	25
2.9. Automatische Baudraten-Erkennung - Sync Feld [5, S. 481, Abb. 18-6]	26
2.10. eUSCI Typ A - UART-Modus [5, S. 477, Kap. 18.2] . . . . .	29
3.1. Flash Emulation Tool Programmer and Debugger [9] . . . . .	34
3.2. Code Composer Studio - Breakpoint Übersicht . . . . .	36
3.3. Code Composer Disassembly Modus - Opcode Längen . . . . .	40

## Tabellenverzeichnis

2.1. Registerbeschreibung – Capture-/Compare Register Timer B [5, S. 375, Tab. 12-8] . . . . .	12
2.2. Registerbeschreibung – Control Register Timer B [5, S. 372, Tab. 12-6] . . . . .	13
2.3. Funktionsvergleich der eUSCI-Module des MSP430FR5729 [5, 2, Kap. 18, 19, 20, S. 493, Kap. 10] . . . . .	18
2.4. Vergleich der synchronen seriellen Protokolle SPI und I <sup>2</sup> C [2, S. 497, Kap. 10.2, S. 534, Kap. 10.7] . . . . .	19
2.5. UART-Fehlerbedingungen und zugehörige Status-Flags des MSP430FR5729 [5, S. 483, Tab. 18-1] . . . . .	24
2.6. Technische Merkmale der UART-Schnittstelle des MSP430FR5729 [5, S. 476, kap. 18.2] . . . . .	24

# Verzeichnis der Listings



## **Eidesstattliche Erklärung**

Hiermit erkläre ich, dass ich diese Bachelorarbeit selbstständig und nur unter Benutzung der angegebenen Literatur und Hilfsmittel angefertigt habe und alle Ausführungen, die wörtlich oder sinngemäß übernommen wurden, als solche gekennzeichnet sind. Die Arbeit hat in gleicher oder ähnlicher Form noch keiner Prüfungsbehörde vorgelegen und ist auch noch nicht veröffentlicht. Ich bin mir bewusst, dass eine falsche Erklärung rechtliche Folgen haben wird.

Konstanz, den 22. Mai 2025

---

JULIAN RAPP

## A. Anhang

### A.1. Verwendete Hilfsmittel

#### A.1.1. Erklärung zur Nutzung von KI-Sprachmodellen zur Sprachlichen Überarbeitung

Im Rahmen dieser Bachelorarbeit wurden **Large Language Models**, namentlich ChatGPT und GeminiAI, zur kritischen Bewertung und konstruktiven Überarbeitung der sprachlichen Ausdrucksweise eingesetzt. Darunter fallen stilistische und Grammatikalische Optimierung in folgenden Bereichen:

- Verbesserung der Lesbarkeit und sprachlichen Klarheit,
- Vereinheitlichung des wissenschaftlichen Ausdrucks,
- Korrekturvorschläge von Grammatik-, Rechtschreibung- und Zeichensetzung.

Alle Kapitel, die solch eine Überarbeitung erfahren haben, sind am ende mit einem Hinweis in einer Fußnote gekennzeichnet.

Die inhaltliche Verantwortung für alle Aussagen, Argumentationen und wissenschaftlichen Schlussfolgerungen liegt vollständig bei dem Autor. Die genannten KI-Modelle wurden **nicht** zur Generierung fachlicher Inhalte, zur Datenanalyse oder zur Strukturierung argumentativer Abschnitte verwendet.

Die Verwendung dieser Werkzeuge erfolgte unter Beachtung geltender ethischer Richtlinien für wissenschaftliche Arbeiten sowie der Anforderung an Eigenständigkeit und Transparenz.