# Лекция 2 Оптимизация работы с кеш-памятью процессора

#### Курносов Михаил Георгиевич

E-mail: mkurnosov@gmail.com WWW: www.mkurnosov.net


Курс «Параллельные вычислительные технологии» Сибирский государственный университет телекоммуникаций и информатики (г. Новосибирск)

# Организация подсистемы памяти (история)

- 1. Load v[i] from memory
- 2. Add 2 operands
- 3. Write result to memory

Время доступа к памяти (load/store) для многих программ является критически важным

(memory bound application, memory intensive application)



# Доступ к памяти


```
int a[100];
int sum = 0;
for (int i = 0; i < 100; i++) {
   sum += a[i];
}</pre>
```

#### \$ gcc -o prog ./prog.c --save-temps



```
movl $0, -4(%rbp)
                                // sum = 0
      movl $0, -8(%rbp)
                                // i = 0
            .L2
      jmp
.L3:
      movl
            -8(%rbp), %eax
      cltq
                                   // Convert Long To Quad
            -416(%rbp, %rax, 4), %eax // a[i] -> %eax
      movl
      addl
            eax, -4(%rbp) // sum = sum + %eax
            $1, -8(%rbp)
      addl
                           // i++
.L2:
            $99, -8(%rbp)
      cmpl
             .L3
      jle
```

# Стена памяти (memory wall)




• С 1986 по 2000 гг. производительность процессоров увеличивалась ежегодно на **55%**, а производительность подсистемы памяти возрастала на **10%** в год

# Пространственная и временная локальность ссылок

- Локальность ссылок (locality of reference)
- Пространственная локальность (spatial locality) свойство программ обращаться по адресам, находящимся рядом с текущим адресом (к инструкциям и данным)
- **Временная локальность** (temportal locality) свойство программ повторно обращаться к одному набор адресов через короткий промежуток времени
  - temporal data область памяти (данные), которая будут востребована в ближайшем будущем
  - non-temporal data данные после модификации не будут востребованы длительное время

# Пространственная и временная локальность ссылок



```
flag = 1;
for (int i = 0; i < n; i++) {
    s = s + v[i];
}

// s - temporal locality (temporal data)
// v[] - spatial locality (stride-1)
// flag - non-temporal data</pre>
```

### Иерархическая организация памяти

Регистры процессора (Processor registers)

Кеш-память

(Cache memory)

TLBs caches, paging-structure caches

L1 Cache

L2 Cache

. . .

L<sub>n</sub> Cache

Оперативная память


(Random Access Memory)

Внешняя память (HDD, SSD, ...)

Время **доступа** 

Размер памяти

### Иерархия памяти




### Стена памяти (memory wall)

# Как минимизировать латентность (задержку) доступа к памяти?

- Внеочередное выполнение (out-of-order execution) динамическая выдача инструкций на выполнение по готовности их данных
- **Вычислительный конвейер** (pipeline) совмещение (overlap) во времени выполнения инструкций
- Суперскалярное выполнение (superscalar) выдача и выполнение нескольких инструкций за такт (CPI < 1)</li>
- Одновременная многопоточность (simultaneous multithreading, hyper-threading)

# Intel 64 (Golden Cove uarch, 2021)




- Caches
- TLB (iTLB, dTLB), STLB (second-level TLB)
- Store buffers
- Write Combining (WC) buffer

**L1** cache (DCU — Data Cache Unit)

**L2** cache (mid-level cache, MLC)

**L3** (last level cache, LLC; uncore)

### Эльбрус-16С




- L1: 64 Кбайт данные + 128 Кбайт команды в каждом ядре
- L2: 1 Мбайт в каждом ядре, 16 Мбайт суммарно

■ L3: 32 Мбайт в процессоре

11

# CloudBear BI-671 (64 разрядное ядро RISC-V)

- 9 стадийный конвейер с внеочередным выполнением команд
- 4-32КБ, 2-8-канальный L1 кэш инструкций
- 4-32КБ, 2-8-канальный L1 кэш данных
- интегрированный 128КБ-2МБ L2 кэш
- предварительная загрузка данных в L2 кэш с определением шага запросов (stride prefetcher)
- поддержка Linux




# Страничная организация памяти

- Линейный адрес [0, 2<sup>64</sup>-1]
- Физический адрес [0, RAM\_SIZE 1]
- Как линейные адреса отобразить в физические?


 $2^{64}$  > RAM 16 GiB

Страница памяти 4 КіВ




#### Translation: Logical address (SegSel: Offset) --> Linear address (48 bits)

(Vol. 3A Intel 64 and IA-32 Architectures Software Developer's Manual, Chapter 3 Protected Mode Memory Management)




#### Translation: Logical address (SegSel: Offset) --> Linear address (48 bits)


(Vol. 3A Intel 64 and IA-32 Architectures Software Developer's Manual, Chapter 3 Protected Mode Memory Management)



### Translation: Linear address (48 bits) --> Physical address (52 bits)



### Translation: Linear address (48 bits) --> Physical address (52 bits)



### **GNU/Linux**

- Minor page fault физическая страница присутсвует в оперативной памяти, но не отображена в адресное пространство процесса (обращение к разделяемой библиотеки, инициализация памяти)
- Major page fault физическая страница отсутствует в оперативной памяти, выполняется загрузка из файла подкачки (swap) на внешнем хранилище

```
$ /bin/time ls /
bin boot cdrom dev etc home lib lib32 lib64 libx32 lost+found media mnt opt proc root run sbin
snap srv swapfile sys tmp usr var

0.00user 0.00system 0:00.00elapsed 100%CPU (0avgtext+0avgdata 2512maxresident)k
0inputs+0outputs (0major+114minor)pagefaults 0swaps
```


# Структурная организация кеш-памяти

- Размер кеш-памяти (количество строк/блоков с данными)
- Функция отображения (mapping) алгоритм сопоставления физическому адресу записи в кеш-памяти
- Алгоритм замещения строк (replacement policy) в случае нехватки места в кеш-памяти
- **Политика записи данных** к кеш-память кеширование данных или немедленная запись в системную память
- Обеспечения согласованного состояния данных в кеш-памяти ядер процессоров и основной памяти (протоколы обеспечения когерентности кеш-памяти MESI, MESIF)

# Поиск записи в кеш-памяти процессора

#### **Physical address**

- Ţ
- Поиск записи в L1: нашли запись (L1 cache hit) возвращаем данные
- [L1 cache miss] L1 кеш обращается в L2
  и замещает полученной строкой одну их своих записей (replacement), данные
  передаются ниже
- Поиск записи в L2: нашли запись (L2 cache hit) возвращаем запись в L1
- [L2 cache miss] L2 кеш обращается в L3
  и замещает полученной строкой одну их своих записей (replacement), запись
  передается в L1
- ...
- Поиск записи в LN: нашли запись (LN cache hit) возвращаем запись в  $L\{N-1\}$
- [L{N-1} cache miss] LN кеш обращается в DRAM и замещает одну из своих строк (replacement), запись передается в L{N-1}




### Чтение данных

```
if <Блок с адресом ADDR в кеш-памяти> then
    /* Cache hit */
    <Bepнуть значение из кеш-памяти>
else
    /* Cache miss */
    <3arpyзить блок данных из кеш-памяти следующего уровня (либо DRAM)>
    <Pasместить загруженный блок в одной из строк кеш-памяти (вытеснить строку)>
    <Bepнуть значение из кеш-памяти (загруженное)>
end if
```

- Из основной памяти в кеш загружается строка (64В), даже если в инструкции обращение к 4 байтам
- Что делать если кеш-память заполнена, нет свободных строк во множестве, которое соответствует адресу?

# Структурная организация кеш-памяти


**Physical address** 



- Кеш содержит S = 2<sup>s</sup> множеств (sets)
- Каждое множество содержит
   *E* строк (cache lines)
- Каждая строка содержит блок данных
   (В = 2<sup>b</sup> байт) и метаданные поля valid bit, tag (t бит)
- Размер кеш-памяти (данных)


$$C = S * E * B$$

#### Множественно-ассоциативная кеш-память




Cache size:  $C = B \times E \times S$  data bytes

# Поиск записи в кеш-памяти с множественно-ассоциативной функцией отображения




- 1. По полю *Set index* выбирается одно из *S* множеств
- 2. Среди *E* записей множества отыскивается строка с требуемым полем *Tag* и установленным битом *Valid* найдена cache hit не найдена cache miss
- 3. Данные из блока считываются с заданным смещением *Block offset*

#### Множественно-ассоциативная кеш-память



# Методы отображения адресов (mapping)

- Прямое отображение (direct mapping) в каждом мужестве по одной записи (*E* = 1, поле Tag не требуется, только Set index)
- Полностью ассоциативное отображение (full associative mapping) одно множество (S = 1, поле Set index не требуется, только Tag)
- Множественно-ассоциативное отображение (set-associative mapping)



Cache size:  $C = B \times E \times S$  data bytes

## Алгоритмы замещения записей кеш-памяти

- Алгоритм замещения строк кеш-памяти (replacement policy) выбирает строку и удаляет из кеш-памяти для размещения новой записи
- Алгоритмы требуют хранения вместе с каждой строкой кеш-памяти специализированного поля флагов/истории (age bits)
- **LRU** (Least Recently Used) вытесняется наименее востребованную строку (2Q, LRU/K)
- **RR** (Random Replacement) вытесняет случайную строку
- Алгоритм L. Belady вытесняет запись, которая с большой вероятностью не понадобиться в будущем (IBM Research, 1966)

### Записи данных

- Политика write-through (сквозная запись) запись в кеш-память влечет за собой немедленное обновление данных в кеш-памяти и оперативной памяти (кеш "отключается")
- Политика write-back (отложенная запись, copy-back) первоначально данные записываются только в кеш-память
- Строки нет в кеш-памяти (write miss)
  - В кеш-памяти выделяется строка
  - Из оперативной памяти загружается строка, соответствующая адресу
  - Необходимые байты изменяются в загруженной строке кеш-памяти
  - Строка помечается как *модифицированная* (dirty)
- Строка присутствует в кеш-памяти (write hit)
  - Необходимые байты изменяются в строке кеш-памяти
  - Строка помечается как *модифицированная* (грязная, dirty)
- Запись в память модифицированных строк осуществляется при их замещении

# Пример: 4-way set associative cache

- Рассмотрим 4-х канальный (4-way) множественно-ассоциативный L1-кеш размером 32 KiB с длиной строки 64 байт (cache line)
- В какой записи кеш-памяти будут размещены данные для физического адреса длиной 52 бит: 0x00000FFFFAB64?
- Количество записей в кеш-памяти (cache lines): 32 KiB / 64B = 512
- Количество множеств (sets): 512 / 4 = 128
- Каждое множество содержит 4 канала (4-ways, 4 lines per set)
- Поле смещения (offset): log<sub>2</sub>(64) = 6 бит
- Поле номер множества (set index):  $log_2(128) = 7$  бит
- Поле tag: 52 7 6 = 35 бит

Tag: 39 бит Set Index: 7 бит Offset: 6 бит

# Пример: 4-way set associative cache

### Physical Address (52 bits):

### Cache (4-way set associative):

Set 0	Tag0	Cache line (64 bytes)			
	Tag1	Cache line (64 bytes)			
	Tag2	Cache line (64 bytes)			
	Tag3	Cache line (64 bytes)			
	Tag0	Cache line (64 bytes)			
Cot 1	Tag1	Cache line (64 bytes)			
Set 1	Tag2	Cache line (64 bytes)			
	Tag3	Cache line (64 bytes)			
Set 127	Tag0	Cache line (64 bytes)			
	Tag1	Cache line (64 bytes)			
	Tag2	Cache line (64 bytes)			
	Tag3	Cache line (64 bytes)			

# Пример: 4-way set associative cache

Address: 0x00000FFFFAB64 = 111111111111111111110101011101100100<sub>2</sub>

#### Cache (4-way set associative):

•••		•••	
Set 45	Tag0	Cache line (64 bytes)	
	Tag1	Cache line (64 bytes)	
	1111111111111111111111	[Start from byte 36,	
	Tag3	Cache line (64 bytes)	

# Обращение к элементу массива

- В программе имеется массив int v[100]
- Обратились к элементу v[17] по физическому адресу:

0x00000FFFFAB64 = 11111111111111111110101011101100100<sub>2</sub>

- В кеш-память будет загружен блок из 64 байт с начальным адресом:
   0x00000FFFFAB40 = 11111111111111111111010101010000002
- В строке кеш-памяти будут размещены 16 элементов по 4 байта (int): v[8], v[9], v[10], v[11], ..., v[17], ..., v[23]

Cache (4-way set associative):

Set 45	Tag0	Cache line (64 bytes)	
	Tag1	Cache line (64 bytes)	
	111111111111111111111111111111111111111	v[8], v[9],, v[17],, v[23]	
	Tag3	Cache line (64 bytes)	

### Чтение через границу строки кеш-памяти (Cache Line Split)

• Чтение 4 байт начиная с физического адреса

0x00000FFFFAB64 = 11111111111111111110101011011111110<sub>2</sub>

Cache (4-way set associative):

Set 45	Tag0	Cache line (64 bytes)	
	Tag1	Cache line (64 bytes)	
	11111111111111111111111	[0, 1,, 62, 63]	
	Tag3	Cache line (64 bytes)	
Set 46			
	111111111111111111111111111111111111111	[0, 1,, 63]	

- 2 байта находятся в строке множества 45 (смещение 62)
- 2 байта в строке множества 46 (смещение 0)

# Многоуровневая кеш-память

- Кеш-память уровня l называется **инклюзивной** (inclusive) по отношению к кеш-памяти уровня l 1, если она включает все блоки содержашиеся в кеш-памяти уровня l 1
- Кеш-память уровня l называется **экслюзивной** (exclusive, non-inclusive) по отношению к кеш-памяти уровня l 1, если она содержит блоки не хранящиеся в кеш-памяти уровня l 1
- L2 инклюзивный для L1: при промахе данные загружаются в L1 и L2
- **L2 эксклюзивный для L1**: при промахе данные загружаются только в L1, при вытеснении из L1 строка перемещается в L2
- Инструкция cpuid() // \$ cpuid | grep -C10 inclu


EDX Bit 01: Cache Inclusiveness

0 = Cache is not inclusive of lower cache levels

1 = Cache is inclusive of lower cache levels

# Протокол обеспечения когерентности кеш-памяти

■ Когерентность кеш-памяти (cache coherence) — свойство кеш-памяти, означающее согласованность данных, хранящихся в локальных кешах, с данными в оперативной памяти



#### Протокол MESI

- Каждая строка кеш-памяти содержит 2 флага состояния MESI
- Отслеживаемый объект строка кеш-памяти


Table 11-4. MESI Cache Line States

Cache Line State	M (Modified)	E (Exclusive)	S (Shared)	I (Invalid)
This cache line is valid?	Yes	Yes	Yes	No
The memory copy is	Out of date	Valid	Valid	_
Copies exist in caches of other processors?	No	No	Maybe	Maybe
A write to this line	Does not go to the system bus.	Does not go to the system bus.	Causes the processor to gain exclusive ownership of the line.	Goes directly to the system bus.

33


# Ложное разделение данных (false sharing)

- Ложное разделение данных потоки одновременно выполняют чтение/запись в пределах одной строки кешпамяти, но в непересекающиеся участки
  - о Потоки одновременно записывают в одну строку кеш-памяти
  - о Один поток записывает в строку, остальные читают
  - Один поток записывает, в ядрах остальных потоков включилась аппаратная предвыборка (prefetcher)
- Потоки непрерывно меняют MESI-состояние строки
  - Поток-писатель: переводит свою строку в состояние MODIFIED, у остальных в состояние INVALID
  - о Поток-читатель получает копию из кеш-памяти LLC, кеш-памяти другого потока или основной памяти



### Ложное разделение данных (false sharing)

```
double sum = 0.0, sum local[omp get max threads()];
#pragma omp parallel
    int tid = omp_get_thread_num();
    sum local[tid] = 0.0;
    #pragma omp for nowait
    for (int i = 0; i < N; i++) {</pre>
        sum_local[tid] += x[i] * y[i];
    #pragma omp atomic
    sum += sum_local[tid];
```



### Устранение ложного разделения данных (false sharing)

```
struct tparam {
    double sum;
   uint8 t padding[64 - sizeof(double)];
};
void fun()
    double sum = 0.0;
    struct tparam sum_local[omp_get_max_threads()] __attribute__ ((aligned(64)));
    #pragma omp parallel
        int tid = omp get thread num();
        sum_local[tid].sum = 0.0;
        #pragma omp for nowait
                                                            Отдельная строка кеш-памяти для
        for (int i = 0; i < N; i++) {</pre>
                                                             данных каждого потока
            sum local[tid].sum += x[i] * y[i];
        #pragma omp atomic
        sum += sum_local[tid].sum;
                    Cache line
                                                    padding
                       sum
```

# Подходы к эффективному использованию кеш-памяти в программах

#### Подходы к эффективному использованию кеш-памяти

- **Оптимизация доступа к данным** улучшение временной локальности кода
  - Слиние циклов (loop fusion)
  - Перестановка циклов (loop interchange)
  - Блочное выполнение гнезда циклов (loop blocking/tailing)
  - Предвыборка данных (prefetching)
  - Реорганизация кода для сокращения вытеснения данных их кеш-памяти (cache pollution)
- Оптимизация размещения данных в памяти улучшение пространственной локальности
  - Выравнивание адресов размещения данных (alignment)
  - Слияние массивов (array merging)
  - о Ложное разделение данных (false sharing)

#### Перестановка циклов (loop interchange)


- Два смежных цикл переставляются местами
- Ограничения: перестановка не должна влиять на семантику программы
- Плюсы: уменьшается шаг обращения к данным (stride), улучшается пространственная локальность

```
double matrix sum(double a[N][N])
    double sum = 0;
    for (int j = 0; j < N; j++) {</pre>
        for (int i = 0; i < N; i++) {
            sum += a[i][j]; /* stride-N read, uses N new cache lines, evicts a[0][], a[1][], ... */
                                                                                   Row-major order
    return sum;
double matrix sum interchanged(double a[N][N])
    double sum = 0;
    for (int i = 0; i < N; i++) {</pre>
                                                                                 Column-major order
        for (int j = 0; j < N; j++) {
            sum += a[i][j]; /* stride-1 read, uses N / 8 cache lines */
                                                                                                     Fortran
    return sum;
```


#### Перестановка циклов (loop interchange)

Два смежных цикл переставляются местами

```
double matrix_sum(double a[N][N]) {
    double sum = 0;
    for (int j = 0; j < N; j++) {
        for (int i = 0; i < N; i++)
            sum += a[i][j];
    }
    return sum;
}</pre>
```



```
double matrix_sum_interchanged(double a[N][N]) {
    double sum = 0;
    for (int i = 0; i < N; i++) {
        for (int j = 0; j < N; j++)
            sum += a[i][j];
    }
    return sum;
}</pre>
```



#### Слияние циклов (loop fusion)

- Два смежных цикла объединятся в один
- Ограничения: одинаковое пространство итераций циклов
- Плюсы: повышается локальность обращения к данным, сокращаются накладные расходы на поддержание цикла (проверка условия, переход), увеличивается количество независимых по данным инструкций в теле цикла (параллелизм уровня инструкций)

```
void vec sum(double a[N], double b[N], double c[N])
    for (int i = 0; i < N; i++) {</pre>
        b[i] = a[i] + 1.0;
    } /* For large N, the initial elems of the a[i], b[i] will be evicted */
    for (int i = 0; i < N; i++) {
        c[i] = b[i] * 4.0;
void vec sum fusion(double a[N], double b[N], double c[N])
    for (int i = 0; i < N; i++) {
        b[i] = a[i] + 1.0;
        c[i] = b[i] * 4.0; /* uses cached b[i] */
```

#### Нежелательное вытеснение строк из кеш-памяти (cache pollution)


 Обработка второстепенного массива в цикле может вытеснить из кеш-памяти ранее подготовленные данные

```
void pollute cache(double b[N]) {
   for (int i = 0; i < CACHE_SIZE; i++) {</pre>
        cache buf[i] = 1;
int main()
    /* Prepare data */
   for (int i = 0; i < N; i++) {</pre>
        a[i] = i;
   } /* Uses N / 8 cache lines */
    /* Evict data from cache */
    pollute cache(b);
    /* Read prepared data <--- a[] may be evicted from cache !!! */
    double aa = 0;
    for (int i = 0; i < N; i += 8) {
        aa += a[i];
    /* Read N / 8 lines */
   return 0;
```

#### Варианты модификации кода:

- 1. Переставить первый цикл и вызов pollute\_cache()
- 2. Использовать обход записи в кеш-памяти в pollute\_cache() non-temporal stores


#### Умножение матриц (DGEMM)



```
/* Cache line 64B, sizeof(double) = 8 */
void dgemm_def(double a[N][N], double b[N][N], double c[N][N]) {
    for (int i = 0; i < N; i++) {
        for (int j = 0; j < N; j++) {
            c[i][j] += a[i][k] * b[k][j];
        } /* Uses: 1 cacheline for c[i][j], N/8 lines a[i][*], N lines b[*][j] */
    }
}</pre>
```

#### Умножение матриц (DGEMM)

```
/* Cache line 64B, sizeof(double) = 8 */
void dgemm_def(double a[N][N], double b[N][N], double c[N][N]) {
    for (int i = 0; i < N; i++) {
        for (int j = 0; j < N; j++) {
            for (int k = 0; k < N; k++) {
                c[i][j] += a[i][k] * b[k][j];
            }
        }
    }
}</pre>
```




CACHE\_LINES = CACHE\_SIZE / CACHE\_LINE\_SIZE

#### Худший случай N >> CACHE\_LINES

- Первый проход по циклу k (i = 0, j = 0):
   в кеш-памяти использована 1 строка для с[0][0], N/8 строк для а[0][k],
   N строк для b[k][0]
- На итерации k >= CACHE\_LINES начнется вытеснение из кеш-памяти строк
   с элементами b[0][0], b[1][0], b[2][0], ..., а также возможно c[0][0], a[0][0], a[0][1], ..., a[0][N-1]

#### Умножение матриц (DGEMM)

```
/* Cache line 64B, sizeof(double) = 8 */
void dgemm_def(double a[N][N], double b[N][N], double c[N][N]) {
    for (int i = 0; i < N; i++) {
        for (int j = 0; j < N; j++) {
            for (int k = 0; k < N; k++) {
                c[i][j] += a[i][k] * b[k][j];
            }
        }
    }
}</pre>
```




CACHE\_LINES = CACHE\_SIZE / CACHE\_LINE\_SIZE

#### Лучший случай — три матрицы помещаются в кеш-память

- Каждая матрица помещается в кеш-память, вытеснения строк не происходит
- Для трех матриц требуется  $3 * sizeof(double) * N^2$  строк кеш-памяти:  $24N^2 <= CACHE\_SIZE$

#### Умножение матриц (DGEMM): перестановка циклов ijk -> ikj

```
/* Cache line 64B, sizeof(double) = 8 */
void dgemm_interchanged(double a[N][N], double b[N][N], double c[N][N])
{
    for (int i = 0; i < N; i++) {
        for (int k = 0; k < N; k++) {
            for (int j = 0; j < N; j++) {
                 c[i][j] += a[i][k] * b[k][j];
            }
        }
    }
}</pre>
```



Чтение элементов матрицы b[N][N] с шагом 1

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                         Матрицы разбиваются
                                                                                          на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                         Каждая подматрица (блок)
         for (int jj = 0; jj < N; jj += BS) {
              for (int kk = 0; kk < N; kk += BS) {
                                                                                          полностью помещается
                  for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                          в кеш-память
                       for (int j = jj; j < IMIN(N, jj + BS); j++) {
                           for (int k = kk; k < IMIN(N, kk + BS); k++)
                                                                                         По каждой подматрице С
                                c[i][j] += a[i][k] * b[k][j];
                                                                                          выполняется N/BS проходов
                                         с[0][0], проход по циклу к
                                                                          Cache line 64B
                                                                                                              BS
                                                  A<sub>01</sub> 7
                                                                                                        BS
      ii
                                           Α<sub>10</sub> τ
                                                   A<sub>11</sub>
                                                                           B<sub>10</sub> <sup>†</sup>
                                                                                           B_{12}
                                                                      kk
                                                                                   B_{11}
                                                   A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                         Матрицы разбиваются
                                                                                         на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                         Каждая подматрица (блок)
         for (int jj = 0; jj < N; jj += BS) {
              for (int kk = 0; kk < N; kk += BS) {
                                                                                         полностью помещается
                  for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                         в кеш-память
                       for (int j = jj; j < IMIN(N, jj + BS); j++) {
                           for (int k = kk; k < IMIN(N, kk + BS); k++)
                                c[i][j] += a[i][k] * b[k][j];
                                                  A<sub>01</sub> 7
      ii
                                                  A<sub>11</sub>
                                                                           B<sub>10</sub> <sup>†</sup>
                                           A_{10}
                                                                      kk
                                                                                   B_{11}
                                                                                           B_{12}
                                                   A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                      Матрицы разбиваются
                                                                                      на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                      Каждая подматрица (блок)
        for (int jj = 0; jj < N; jj += BS) {
             for (int kk = 0; kk < N; kk += BS) {
                                                                                      полностью помещается
                 for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                      в кеш-память
                      for (int j = jj; j < IMIN(N, jj + BS); j++) {
                          for (int k = kk; k < IMIN(N, kk + BS); k++)
                               c[i][j] += a[i][k] * b[k][j];
                                                A<sub>01</sub> 7
      ii
                                                 A<sub>11</sub>
                                         A_{10}
                                                                   kk
                                                                        B_{10}
                                                                                B_{11}
                                                                                        B_{12}
                                                 A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                      Матрицы разбиваются
                                                                                      на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                     Каждая подматрица (блок)
        for (int jj = 0; jj < N; jj += BS) {
             for (int kk = 0; kk < N; kk += BS) {
                                                                                      полностью помещается
                 for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                      в кеш-память
                      for (int j = jj; j < IMIN(N, jj + BS); j++) {
                          for (int k = kk; k < IMIN(N, kk + BS); k++)
                               c[i][j] += a[i][k] * b[k][j];
                                                A<sub>01</sub>
      ii
                                                A<sub>11</sub>
                                                                                       B_{12}
                                         A_{10}
                                                                   kk
                                                                        B_{10}
                                                                                B_{11}
                                                 A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                      Матрицы разбиваются
                                                                                      на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                     Каждая подматрица (блок)
        for (int jj = 0; jj < N; jj += BS) {
             for (int kk = 0; kk < N; kk += BS) {
                                                                                      полностью помещается
                 for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                      в кеш-память
                      for (int j = jj; j < IMIN(N, jj + BS); j++) {
                          for (int k = kk; k < IMIN(N, kk + BS); k++)
                               c[i][j] += a[i][k] * b[k][j];
                                                A<sub>01</sub>
      ii
                                                A<sub>11</sub>
                                                                                       B_{12}
                                         A_{10}
                                                                   kk
                                                                        B_{10}
                                                                                B_{11}
                                                 A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                      Матрицы разбиваются
                                                                                      на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                     Каждая подматрица (блок)
        for (int jj = 0; jj < N; jj += BS) {
             for (int kk = 0; kk < N; kk += BS) {
                                                                                      полностью помещается
                 for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                      в кеш-память
                      for (int j = jj; j < IMIN(N, jj + BS); j++) {
                          for (int k = kk; k < IMIN(N, kk + BS); k++)
                               c[i][j] += a[i][k] * b[k][j];
                                                A<sub>01</sub>
      ii
                                                A<sub>11</sub>
                                         A_{10}
                                                                   kk
                                                                        B_{10}
                                                                                B_{11}
                                                                                       B_{12}
                                                 A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                       Матрицы разбиваются
                                                                                       на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                       Каждая подматрица (блок)
         for (int jj = 0; jj < N; jj += BS) {
             for (int kk = 0; kk < N; kk += BS) {
                                                                                       полностью помещается
                  for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                       в кеш-память
                      for (int j = jj; j < IMIN(N, jj + BS); j++) {
                           for (int k = kk; k < IMIN(N, kk + BS); k++)
                               c[i][j] += a[i][k] * b[k][j];
                                                 A<sub>01</sub> 7
      ii
                                                 A<sub>11</sub>
                                                                         B<sub>10</sub>
                                                                                         B_{12}
                                          A_{10}
                                                                    kk
                                                                                 B_{11}
                                                  A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                       Матрицы разбиваются
                                                                                        на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                       Каждая подматрица (блок)
         for (int jj = 0; jj < N; jj += BS) {
             for (int kk = 0; kk < N; kk += BS) {
                                                                                       полностью помещается
                  for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                        в кеш-память
                      for (int j = jj; j < IMIN(N, jj + BS); j++) {
                           for (int k = kk; k < IMIN(N, kk + BS); k++)
                               c[i][j] += a[i][k] * b[k][j];
                                По подматрице C<sub>00</sub> выполнено N/BS проходов
                                                 A<sub>01</sub>
      ii
                                                 A<sub>11</sub>
                                                                          B_{10}
                                                                                         B_{12}
                                          A_{10}
                                                                    kk
                                                                                 B_{11}
                                                 A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                      Матрицы разбиваются
                                                                                      на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                      Каждая подматрица (блок)
        for (int jj = 0; jj < N; jj += BS) {
             for (int kk = 0; kk < N; kk += BS) {
                                                                                      полностью помещается
                 for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                      в кеш-память
                      for (int j = jj; j < IMIN(N, jj + BS); j++) {
                          for (int k = kk; k < IMIN(N, kk + BS); k++)
                               c[i][j] += a[i][k] * b[k][j];
                                       Вычисление подматрицы С01
                                                A<sub>01</sub> /
      ii
                                                 A<sub>11</sub>
                                                                        B_{10}
                                                                                       B_{12}
                                         A_{10}
                                                                   kk
                                                                                B_{11}
                                                 A_{21}
```

```
#define BS (CACHELINE SIZE / sizeof(double))
                                                                                         Матрицы разбиваются
                                                                                         на подматрицы BSxBS
void dgemm_block(double a[N][N], double b[N][N], double c[N][N]) {
    for (int ii = 0; ii < N; ii += BS) {</pre>
                                                                                         Каждая подматрица (блок)
         for (int kk = 0; kk < N; kk += BS) {</pre>
              for (int jj = 0; jj < N; jj += BS) {</pre>
                                                                                         полностью помещается
                  for (int i = ii; i < IMIN(N, ii + BS); i++) {</pre>
                                                                                         в кеш-память
                       for (int k = kk; k < IMIN(N, kk + BS); k++) {
                           for (int j = jj; j < IMIN(N, jj + BS); j++)
                                c[i][j] += a[i][k] * b[k][j];
                                Loop interchange: ii, kk, jj, i, k, j
                                                  ι A<sub>01</sub> τ
                                                                               + B_{01}
      ii
                                                  A<sub>11</sub>
                                                                                          B_{12}
                                          A_{10}
                                                                     kk
                                                                           B<sub>10</sub>
                                                                                   B_{11}
                                                  A_{21}
```

## Non-temporal data (cache bypass)

#### Intel64 non-temporal stores (streaming stores)

- non-temporal data область памяти с данными, к которым не будет обращений в ближайшее время
   (отсутствует временная локальность)
- Если при записи строка отсутствует в кеш-памяти (write miss), то она сперва загружается в кеш, а затем в нее записываются данные (write-allocate policy)
- Если операция записи обновляет содержимое всей строки, то операция чтения из памяти является избыточной
- При промахе операции записи в многоядерной системе протокол обеспечения когерентности кеш-памяти (MESI, MESIF) выполняет чтение строки из памяти и отправляет широковещательное уведомление об изменении её состояния (Read For Ownership — RFO, read + invalidate broadcast)

#### SSE2 Streaming stores

- MOVNTDQ (Store Packed Int. Using Non-Temporal Hint) записывает 16 байт в память в обход кеш-памяти
- \_ mm\_stream\_si128(\_\_m128i \*p, \_\_m128i a)
- mm256\_stream\_si256(\_\_m256i \*p, \_\_m256i a) // VMOVNTDQ AVX
- mm512\_stream\_si512(\_\_m512i \*p, \_\_m512i a) // VMOVNTDQ AXV-512
- The non-temporal hint is implemented by using a write combining (WC) memory type protocol when writing the data to memory. Using this protocol, the processor does not write the data into the cache hierarchy, nor does it fetch the corresponding cache line from memory into the cache hierarchy.
- Because the WC protocol uses a <u>weakly-ordered memory consistency model</u>, a fencing operation implemented with the SFENCE or MFENCE instruction should be used in conjunction with MOVNTDQ instructions.

#### Non-temporal stores (streaming stores)

```
double data[N];
int idx[N];
void vec shuffle() {
    srand(0);
    for (int i = 0; i < N; i++) {
        idx[i] = i;
        data[i] = i;
    for (int i = 0; i < N; i++) {
        int left = N - i;
        int swap = rand() % left;
        int temp = idx[i];
        idx[i] = idx[swap];
        idx[swap] = temp:
void vec sum() {
    /* Iterate in random order */
    double s = 0;
    for (int i = 0; i < N; i++) {
        s += data[idx[i]];
    x = s:
```

```
void pollute cache()
    /* Evict lines from cache */
    for (int i = 0; i < CACHE SIZE;</pre>
         i += CACHE LINE SIZE)
        cache_buf[i] = 1;
                               Вытесняет из кеш-памяти
                                массивы idx[N], data[N]
void main()
    /* Prepare data */
    vec shuffle();
    /* Evict data from cache */
    pollute cache();
    /* Read prepared data */
    vec sum();
    mm sfence();
# N=1000, elapsed time (tsc) 5765
```

#### Non-temporal stores (streaming stores)

```
// Write 16 bytes to dest
static inline void ntstore(uint8 t *dest, uint8 t a)
                                                                        Полностью заполняет буфер
   /* dest must be 16 byte aligned */
                                                                          Write Combining (64B)
   с использованием
                            a, a, a, a, a, a, a);
    _mm_stream_si128((__m128i *)&dest[0], i); /* MOVNTDQ */
                                                                         4 векторных инструкций
   mm stream_si128((__m128i *)&dest[16], i);
                                                                            записи по 16 байт
   mm stream si128(( m128i *)&dest[32], i);
    mm stream si128(( m128i *)&dest[48], i);
                                                                      void main()
   mm stream si128( m128i *p, m128i a)
     stores the data in a to the address p without polluting
                                                                          /* Prepare data */
     the caches. If the cache line containing address p is already
                                                                          vec shuffle();
     in the cache, the cache will be updated.
     Address p must be 16-byte aligned.
                                                                          /* Evict data from cache */
   */
                                                                          pollute cache();
                                                                          /* Read prepared data */
void pollute cache nta()
                                                                          vec sum();
   for (int i = 0; i < CACHE SIZE; i += CACHE LINE SIZE) {</pre>
                                                                          mm sfence();
       ntstore(&cache_buf[i], 1);
    _mm_sfence();
                               Запись в массив 64 байт в обход
                                                            # N=1000, elapsed time (tsc) 4522
                                  кеш-памяти — NT stores
```

- Предвыборка позволяет амортизировать накладные расходы на промахи кеш-памяти
- «Подсказка» процессору (hint), асинхронное выполнение (опциональное)

**PREFETCHh**—Prefetch Data Into Caches (minimum of 32B is prefetched)

«Fetches the line of data from memory that contains the byte specified with the source operand to a location in the cache hierarchy specified by a locality hint»

Instruction		Description					
PREFETCHT0 m8	Move data specified by address closer to the processor using T0 hint.	T0 (temporal data) — prefetch data into all cache levels.					
PREFETCHT1 m8	Move data specified by address closer to the processor using T1 hint.	T1 (temporal data with respect to first level cache) — prefetch data in a cache levels except 0th cache level					
PREFETCHT2 m8	Move data specified by address closer to the processor using T2 hint.	T2 (temporal data with respect to second level cache) — prefetch data in all cache levels, except 0th and 1st cache levels.					
PREFETCHNTA m8	Move data specified by address closer to the processor using NTA hint.	NTA (non-temporal data with respect to all cache levels) — prefetch data into non-temporal cache structure (this hint can be used to minimize pollution of caches)					

- Предвыборка позволяет амортизировать накладные расходы на промахи кеш-памяти
- «Подсказка» процессору (hint), асинхронное выполнение (опциональное)

```
void _mm_prefetch(char *p, int i)

• p - address of the byte (and corresponding cache line) to be prefetched
• i - type of prefetch operation: _MM_HINT_T0, _MM_HINT_T1, _MM_HINT_T2, _MM_HINT_NTA

void __builtin_prefetch(const void *addr, ...)

GNU extension to prefetch memory
```

(предвыборка на каждой итерации цикла)

```
double dotp(double *x, double *y, int n)
    double dp = 0;
    for (int i = 0; i < n; i++) {</pre>
        dp += x[i] * y[i];
    return dp;

    Избыточная предвыборка => вытеснение строк

double dotp opt v1(double *x, double *y, int n)
                                                         из кеш-памяти
    /* Naive prefetching on each iteration */
                                                        Возможна ошибка при попытке предвыборки
    double dp = 0:
                                                         &x[n], &y[n] — недействительный адресс
    for (int i = 0; i < n; i++) {
        _mm_prefetch(&x[i + 1], _MM_HINT_T0);
        _mm_prefetch(&y[i + 1], _MM_HINT_T0);
       dp += x[i] * v[i];
    /* Might generate exception on last iteration &x[i + 1] - invalid address */
    return dp;
```

### Предвыборка данных в кеш-память (prefetching) (предвыборка на k итераций)

```
double dotp opt v2(double *x, double *y, int n)
    /* Unroll loop and prefetch for 4 iterations */
                                                                                  cache miss
    double dp = 0:
    int i;
    for (i = 0; i < n - 4; i += 4) {
        mm prefetch(&x[i + 4], MM HINT T0);
        _mm_prefetch(&y[i + 4], _MM_HINT_T0);
                                                                                  prefetch x[4]
        dp += x[i] * y[i];
        dp += x[i + 1] * y[i + 1];
        dp += x[i + 2] * v[i + 2];
        dp += x[i + 3] * v[i + 3];
                                                                                  prefetch x[8]
    for (; i < n; i++) {</pre>
        dp += x[i] * v[i];
                                                                                    reminder (14 % 4)
    /* Cache miss during first iteration */
    return dp;
```

### Предвыборка данных в кеш-память (prefetching) (предвыборка на k итераций)

```
double dotp opt v3(double *x, double *y, int n)
    /* Unroll loop and prefetch for 4 iterations */
    double dp = 0, t1 = 0, t2 = 0, t3 = 0;
    int i:
    mm prefetch(&x[0], MM HINT T0);
    mm prefetch(&y[0], MM HINT T0);
    for (i = 0; i < n - 4; i += 4) {
        _mm_prefetch(&x[i + 4], _MM_HINT_T0);
        mm prefetch(&y[i + 4], MM HINT T0);
       dp += x[i] * y[i];
       t1 += x[i + 1] * y[i + 1];
       t2 += x[i + 2] * y[i + 2];
       t3 += x[i + 3] * v[i + 3];
    dp = dp + t1 + t2 + t3:
    for (; i < n; i++) {
       dp += x[i] * y[i];
    return dp;
```

Предвыборка x[0], y[0]

 Устранение зависимости по данным между инструкциями цикла (по переменной dp)

# Оптимизация размещения данных в памяти

#### Разбиение структур (struct split)

```
struct node {
    float a;
    float b;
    double x, y, z;
    double vx, vy, vz;
}; // sizeof(struct node) = 56
struct node p[N] __attribute__ ((aligned(CACHELINE_SIZE)));
void run()
    vec_init();
    float s = 0;
    for (int i = 0; i < N; i++) {</pre>
        s += p[i].a * p[i].b;
```

#### Критический цикл

- Чтение полей а и b
- X, y, z, vx, vy, vz занимают место в строке кеш-памяти и не используются

<u>Cache lii</u>	ne (64B)				Cache line (64B)				
a (4B)	b (4B)	x, y, z, vx, vy, vz (48B)	a (4B)	b (4B)	x, y, z, vx, vy, vz (48B)	а	b	x (8B)	
p[0]			p[1]		p[1]	p[2]			

#### Разбиение структур (struct split)

```
$ pahole ./prog
struct node {
      float
                                                                4 */
                                a;
                                                                4 */
      float
                                b;
                                                    /* 8 8 */
      double
                                х;
                                                          16 8 */
      double
                                у;
      double
                                                          24 8 */
                                z;
      double
                                                         32 8 */
                                VX;
                                                         40 8 */
      double
                                vy;
                                                                8 */
                                                          48
      double
                                VZ;
      /* size: 56, cachelines: 1, members: 8 */
       /* last cacheline: 56 bytes */
};
```

Cache li	ne (64B)				Cache line (64B)				
a (4B)	b (4B)	x, y, z, vx, vy, vz (48B)	a (4B)	b (4B)	x, y, z, vx, vy, vz (48B)	а	b	x (8B)	
p[0]			p[1]		p[1]	p[2]			•

#### Разбиение структур (struct split)

```
struct node1 {
    float a, b;
struct node2 {
    double x, y, z, vx, vy, vz;
};
struct node1 p1[N] __attribute__ ((aligned(CACHELINE_SIZE)));
struct node2 p2[N] __attribute__ ((aligned(CACHELINE_SIZE)));
void run()
    vec init();
    float s = 0;
    for (int i = 0; i < N; i++) {</pre>
        s += p1[i].a * p1[i].b;
```


- Разбили структуру на две: node1, node2
- Массив р1 содержит только элемент а и b
- В строке кеш-памяти помещается 4 элемента массива р1 (сокращается число промахов кеш-памяти)

Cache line (64B)

a (4B) b (4B) a b a									
	a (4B)	b (4B)	a	Ь	а	b	a	b	•••
	p[0]	p[1]			p[2]		p[3]		•

#### Разбиение структур

```
$ pahole ./prog-split
struct node1 {
       float
                                                                     4 */
                                  a;
       float
                                                                     4 */
                                  b:
       /* size: 8, cachelines: 1, members: 2 */
       /* last cacheline: 8 bytes */
};
struct node2 {
       double
                                  X;
                                                                     8 */
       double
                                  у;
                                                              16 8 */
       double
                                  z;
                                                              24 8 */
       double
                                  VX;
                                                              32 8 */
       double
                                  vy;
                                                              40
       double
                                  VZ;
       /* size: 48, cachelines: 1, members: 6 */
       /* last cacheline: 48 bytes */
};
```



#### Выравнивание структур

```
struct cell {
    char mass;
    // padding 3 bytes
    int count;
    char type;
    // padding 3 bytes
}; // sizeof(cell) = 12
struct cell cells[N] __attribute__ ((aligned(CACHELINE_SIZE)));
void run()
    init();
    for (int i = 0; i < N; i++) {</pre>
        cells[i].mass++;
```

- Адрес поля должен быть выравнен на границу, соответствующую его размеру
- Размер структуры должен быть кратен размеру самого большого поля
- Компилятор добавляет поля выравнивания (padding), которые занимают место в строке кеш-памяти

```
В строку кеш-памяти помещается 6 элементов cell.mass
```


Cache line (64B) mass padding count type padding padding count type padding type padding padding count padding count type mass padding mass mass count mass type lpadding mass cells[0] cells[1] cells[4]

#### Выравнивание структур

```
struct cell {
    int count;
    char mass;
    char type;
    // padding 2 bytes
}; // sizeof(cell) = 8
struct cell cells[N] __attribute__ ((aligned(CACHELINE_SIZE)));
void run()
    init();
    for (int i = 0; i < N; i++) {</pre>
        cells[i].mass++;
```

- Переставили местами поля mass и count
- Выравнивание только на границу размера наибольшего поля (count)
- В строку кеш-памяти помещается 8 элементов cell

Cache line (64B)



#### Выравнивание структур

**x86** (32-bit)

- char (one byte) will be 1-byte aligned
- short (two bytes) will be 2-byte aligned
- **int** (four bytes) will be 4-byte aligned
- long (four bytes) will be 4-byte aligned
- float (four bytes) will be 4-byte aligned
- double (eight bytes) will be 8-byte aligned on Windows and 4-byte aligned on Linux
- pointer (four bytes) will be 4-byte aligned

**x86-64** (LP64)

- long (eight bytes) will be 8-byte aligned
- double (eight bytes) will be 8-byte aligned
- pointer (eight bytes) will be 8-byte aligned

Размер структуры должен быть кратен размеру самого большого поля

#### Array of Structures (AoS) — массив структур

```
struct particle {
    double x, y;
    double vx, vy;
    double m;
    double e;
};
struct particle p[N];
double dist[N];
void run()
    init();
    for (int i = 0; i < N; i++) {</pre>
        dist[i] = sqrt(p[i].x * p[i].x + p[i].y * p[i].y);
```

- Критический участок кода обращение только к элементам х, у
- Поля vx, vy, m, е занимают место в строке кеш-памяти

#### Structure of Arrays (SoA) — структура из массивов

```
struct particle {
    double x[N] __attribute__ ((aligned(CACHELINE_SIZE)));
    double y[N] __attribute__ ((aligned(CACHELINE_SIZE)));
    double vx[N] __attribute__ ((aligned(CACHELINE_SIZE)));
    double vy[N] __attribute__ ((aligned(CACHELINE_SIZE)));
    double m[N] attribute ((aligned(CACHELINE SIZE)));
    double e[N] attribute ((aligned(CACHELINE SIZE)));
} sys;
double dist[N] attribute ((aligned(CACHELINE SIZE)));
void run()
    init();
    for (int i = 0; i < N; i++) {</pre>
        dist[i] = sqrt(sys.x[i] * sys.x[i] + sys.y[i] * sys.y[i]);
```

- Больше элементов х, у помещается в кеш-память
- Воможность векторизации кода

#### Профилирование обращения к памяти

```
$ perf list | grep cache
  cache-misses
                                                      [Hardware event]
  cache-references
                                                      [Hardware event]
  L1-dcache-load-misses
                                                      [Hardware cache event]
  L1-dcache-loads
                                                      [Hardware cache event]
  L1-dcache-stores
                                                      [Hardware cache event]
  L1-icache-load-misses
                                                      [Hardware cache event]
  LLC-load-misses
                                                      [Hardware cache event]
 LLC-loads
                                                      [Hardware cache event]
 LLC-store-misses
                                                      [Hardware cache event]
  LLC-stores
                                                      [Hardware cache event]
  . . .
$ perf stat -e cache-misses taskset --cpu-list 0 ./loop
 Performance counter stats for 'taskset --cpu-list 0 ./loop':
       110 916 792 cache-misses
       2,811556255 seconds time elapsed
       2,806984000 seconds user
       0,004004000 seconds sys
```


#### Профилирование обращения к памяти

```
$ perf record -e cache-misses taskset --cpu-list 0 ./loop
[ perf record: Woken up 2 times to write data ]
[ perf record: Captured and wrote 0,450 MB perf.data (11748 samples) ]
$ perf report
```

```
Samples: 11K of event 'cache-misses', Event count (approx.): 120738902
                  Shared Object
Overhead Command
                                     Symbol
          loop
                   loop
                                     [.] vec sum
                                     [k] 0xfffffffb41d225a
   0,07% loop
                   [unknown]
                                     [k] 0xffffffffb3fcde4b
   0,06% taskset
                   [unknown]
                                     [k] 0xfffffffb41cc8f9
   0,05% loop
                   [unknown]
                                     [k] 0xfffffffb3fcde55
   0,02% loop
                   [unknown]
   0,02% loop
                   [unknown]
                                     [k] 0xfffffffb41d221c
   0,02%
                                     [k] 0xfffffffb41d05ae
         loop
                   [unknown]
                                     [k] 0xfffffffb3f4ec66
   0,02% loop
                   [unknown]
                                     [k] 0xfffffffb3fce3b6
   0,02% loop
                   [unknown]
   0,02% loop
                   [unknown]
                                     [k] 0xffffffffb3f393ac
   0,02% loop
                   [unknown]
                                     [k] 0xffffffffb3f003fe
                   [unknown]
                                     [k] 0xfffffffc0dddedc
   0,02% loop
                                     [k] 0xfffffffb41d2c00
   0,01% loop
                   [unknown]
                                     [k] 0xfffffffb41ab762
   0,01% taskset
                   [unknown]
   0,01% loop
                   [unknown]
                                     [k] 0xfffffffb3fcde53
   0,01% loop
                                     [k] 0xfffffffb3f24369
                   [unknown]
                                     [k] 0xfffffffb3fafd1c
   0,01%
         loop
                   [unknown]
         loop
                                     [k] 0xfffffffb3f488dd
   0,01%
                   [unknown]
   0,01% loop
                   loop
                                        main
```

```
for (int i = 0; i < N; i++) {
            movl
                    $0x0,-0x4(%rbp)
          ↓ jmp
                    af
          c[i] = b[i] * 4.0;
                    -0x4(%rbp),%eax
0,24
     6f: ─→mov
0,04
            cltq
0,25
            lea
                    0x0(,%rax,8),%rdx
0,21
                    -0x20(%rbp),%rax
            mov
0,13
                    (%rax),%xmm1
            movsd
0,01
            cltq
0,07
            lea
                    0x0(,%rax,8),%rdx
0,03
                    -0x28(%rbp),%rax
            mov
                    %rdx,%rax
3,27
            add
0,05
            movsd
                     IO stdin used+0x58,%xmm0
2,85
                    %xmm1,%xmm0
            mulsd
          for (int i = 0; i < N; i++) {
0,30
            cmpl
                    $0xaae5f,-0x4(%rbp)
            ile
0,53
                    6f
```

#### Профилирование обращения к памяти (perf-mem)



351

403

399

386

Cannot load tips.txt file, please install perf!

2379

L1 or L1 hit

0,20%

0.19%

0,19%


0.19%

0,19%

\$ perf mem report

Дополнительная информация:

- TLB обращение к TLB
- Snoop обращение к межпроцессорной шине




None

None

None

None

None



loop

loop

loop

loop

loop

0x00007ffcd8188938

0x00007ffcd8188938

0x00007ffcd8188938

0x00007ffcd8188938

[.] 0x00007ffcd8188938

[stack]

[stack]

[stack]

[stack]

[stack]

matrix sum

matrix sum

matrix sum

matrix sum

[.] matrix sum

TLB access

L1 or L2 hit

11 or 12 hit

L1 or L2 hit

LI OF LZ NIU

L1 or L2 hit

#### Perf Shared Data C2C/HITM Analyzer (perf-c2c)

- Анализатор разделения строк кеш-памяти (cache line sharing) выводит статистику по разделяемым строкам кеш-памяти
- C2C Cache to Cache
- Local HITM загрузка в локальную строку, находящуюся в состоянии MODIFIED
- Remote HITM загрузка в строку, находящуюся в состоянии MODIFIED (удаленного NUMA-узла)

```
#pragma omp parallel
{
  int tid = omp_get_thread_num();
  sum_local[tid] = 0.0;
  #pragma omp for nowait
   for (int i = 0; i < N; i++) {
34:    sum_local[tid] += x[i] * y[i];
   }
    #pragma omp atomic
    sum += sum_local[tid];
}</pre>
```

```
$ perf c2c record --call-graph dwarf,8192 -F max --all-user ./fs
info: Using a maximum frequency rate of 40250 Hz
[ perf record: Woken up 230 times to write data ]
[ perf record: Captured and wrote 385,035 MB perf.data (47655 samples) ]
$ perf c2c report --call-graph
```





C	Cacheline 0x7ffd3abb9940																
	HITM	Store	Refs		- CL -				- cycles		Total	cpu		Shared			0.00
	RmtHitm LclHitm	L1 Hit	L1 Miss	0ff	Node	PA cnt	Code address	rmt hitm	lcl hitm	load	records	cnt	Symbol	0bject	Sol	urce:Line	Node
+	0,00% 100,00%	0,00%	0,00%	0x8	0	1	0x563526f8942b	0	164	48	549	1	[.] funomp_fn.0	fs	fs.c:34		0