苏州大学实验报告

|  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 院、系 | 计算机学院 | | 年级专业 | | 17级计算机科学与技术 | | 姓名 | 魏军杰 | 学号 | 1727405175 |
| 课程名称 | | 模拟与数字电路设计 | | | | | | | 成绩 |  |
| 指导教师 | |  | | 同组实验者 | | 无 | | 实验日期 | 2018-11-26 | |

|  |  |
| --- | --- |
| 实 验 名 称 | 实验五 数字设计实验——计数器 |

1. **实验目的**

1.能够使用Verilog HDL语言熟练设计各种进制的计数器（二进制、十进制等）。

2.理解多级计数器级联的原理并掌握其设计方法。

3.了解多位七段共阴极数码管动态显示原理。

4.学习计数、译码、显示电路的综合应用方法。

1. **实验设备**

PC微机一台，TD-DS+/TD-DS实验仪一台，下载电缆一根。

1. **实验原理**

使用计算机进行仿真，利用Verilog HDL语言来进行实验设计。

1. **实验步骤**

1.实现一个六进制计数器；在7端LED灯上显示；

2.实现一个有异步清“0”功能的四位二/十进制计数器（按一下脉冲键计数一次);

3.对计数脉冲进行计数，实现清零功能，带进位输出的N进制计算器;

1. 对计数脉冲进行计数，实现清零功能（同步），带进位输出的N进制计算器;
2. **实验结果**

按下清零CLK键开始重新计数。自动计数产生进位。或者按一次手动时钟CLK1键计数一次。

1. **实验体会**

通过此次实验，我学会了在计算机上使用Quartus软件来对电路进行仿真。并且了解了计数，译码，显示电路的综合应用方法，学习了Verilog语言的语法和应用，理解了多级计数器级联的原理掌握了其设计方法