

ON DEVICE AI



FPGA FINAL PROJECT

Date: 2026-02-23

Author: 8조

2. 발표자료 구조

목차

1. 1. 표지
2. 2. 목차
3. 3. 개발환경 및 역할
4. 4. 구현기능 (Key Mapping 설명)
5. 5. Top 블록 다이어그램
6. 5.1 PC to FND
7. 5.2 FPGA to FND
8. 5.3 PC to PC
9. 5.4 LoopBack
10. 6. 모듈 상세 (32페이지)
11. 6-1. GlobalTickGen
12. 6-2. uart_rx
13. 6-3. rx_fifo
14. 6-4. ascii_decoder
15. 6-5. InputControl
16. 6-6. InputDistributor
17. 6-7. InputPriority
18. 6-8. INPUTFPGA
19. 6-9. Rx, FPGA to Input Data Flow
20. 6-10. ControlUnit
21. 6-11. WatchCore
22. 6-12. WatchCounter
23. 6-13 이후 +20개
24. 7. 테스트벤치
25. 9. 전력 / 타이밍 / 자원 사용 리포트
26. 10. 트러블슈팅

3. 개발환경 및 역할

개발환경

- OS: Windows 11
- 개발환경: VIVADO, VSCODE
- Language: Verilog

FPGA

Basys3 보드(Xilinx Artix-7, XC7A35T)를 기준으로 설계 및 검증을 진행합니다.

역할

- 윤지원 : Rx, Rx_Fifo, Decoder, Input Controller : [TB : Input Controller]
- 한정호 : Control Unit, Display MUX : [TB : Control Unit]
- 이준형 : ASCII SENDER, TX_FIFO, TX ARBITER, TX [TB : ASCII SENDER, ARBITER]
- 장현동 : FND Controller [TB : Blink 기능]

4. 구현기능 : KEY MAPPING 설명

구현 기능 : KEY MAPPING 설명

- Basys3 물리 입력과 PC(UART) 키 입력을 하나의 명령 체계로 통합합니다.
- InputControl이 모든 입력 이벤트를 정규화해 ControlUnit으로 전달합니다.
- 명령 키셋: `U/D/R/L/C`, `1/2/3`, `S/T/Y/H/J`
- 지원 모드: `WATCH`, `STOPWATCH`, `HCSR04`, `DHT11`

4-1. BASYS3 물리 입력 매핑

- 버튼: `BTN_C/U/D/R/L`를 `iRst`, `iBtn*` 명령으로 매핑
- 스위치: `SW0/SW1/SW2`를 포맷/편집/락 제어 입력으로 사용
- 하드웨어 입력은 InputControl에서 UART 키 입력과 동일 명령 체계로 정규화
- 각 입력 포트의 상세 표는 다음 슬라이드(4-1)에서 제시

4-1. BASYS3 물리 입력 매핑

3.1 버튼

Basys3	RTL 포트	의미
BTN_C	iRst	하드웨어 전역 리셋(즉시 초기화)
BTN_U	iBtnU	모드별 증가/기능 명령
BTN_D	iBtnD	모드별 감소/기능 명령
BTN_R	iBtnR	모드 전환 또는 모드별 특수 동작
BTN_L	iBtnL	모드 로컬 리셋

3.2 스위치

Basys3	RTL 포트	의미
SW0	iSw[0]	토글 시 포맷 전환 명령 펄스 발생
SW1	iSw[1]	토글 시 편집모드 전환 명령 펄스 발생
SW2	iSw[2]	모드 락 하드웨어 레벨(1=락)

4-2. PC 키보드(UART) 매핑

4. PC 키보드(UART) 매핑

키	내부 매핑	동작
U	버튼 U	Watch/Stopwatch 편집 증가
D	버튼 D	Watch/Stopwatch 편집 감소, 센서 모드 수동 측정
R	버튼 R	락 해제 시 다음 모드, 락 시 모드별 특수 동작
L	버튼 L	모드 로컬 리셋
C	버튼 C	소프트 글로벌 리셋 명령(모드를 Watch로 복귀)
1	SW1 펄스	Watch/Stopwatch 포맷 전환
2	SW2 펄스	Watch/Stopwatch 편집모드 토글
3	SW3 펄스	PC 소프트 락 토글
S	SHOW_FND	현재 FND 값 문자열 송신
T	SHOW_STOPWATCH	스톱워치 전체값 송신
Y	SHOW_WATCH	시계 전체값 송신
H	SHOW_HCSR04	초음파 거리값 송신
J	SHOW_DHT11	DHT11 값 송신

4-3. 모드 정의 및 락 동작

5. 모드 정의

모드 값	이름	FND 표시
0	WATCH	시계값 (기본 HH:MM)
1	STOPWATCH	스톱워치값
2	HCSR04	거리(cm)
3	DHT11	온도 정수값

6.1 락 해제(oModeLock=0)

- **R**: 모드 다음
- **L**: 모드 로컬 리셋
- **U/D**: 모드별 동작 수행
- **1/2**: Watch/Stopwatch에서만 유효

6.2 락 설정(oModeLock=1)

- **R**: 모드 고정, 모드별 특수 동작
- Watch: 편집 자리 전환
- Stopwatch: 편집 자리 전환
- HCSR04: 자동 측정 ON/OFF 토글
- DHT11: 자동 측정 ON/OFF 토글

4-4. 모드별 상세 조작

7.1 WATCH 모드

- 기본 표시: **HH:MM**
- **1**: 표시 포맷 전환 (**HH:MM** <-> **SS:CS**)
- **2**: 편집 모드 진입/해제
- 편집 모드에서 **R**: 좌/우 자리군 선택 전환
- 편집 모드에서 **U/D**: 선택 자리군 증가/감소
- **L**: 시계 로컬 리셋 (기본값 **12:00:00:00**)

7.2 STOPWATCH 모드

- 기본 표시: **HH:MM**
- 리셋 후 기본 상태는 **RUN**이며 카운트가 진행됨
- **1**: 표시 포맷 전환 (**HH:MM** <-> **SS:CS**)
- **2**: 편집 모드 진입/해제
- 편집 모드에서 **R**: 좌/우 자리군 선택 전환
- 편집 모드에서 **U/D**: 선택 자리군 증가/감소
- **L**: 스톱워치 로컬 리셋


7.3 HCSR04 모드

- **D**: 수동 1회 측정 트리거
- 락 상태에서 **R**: 자동 측정 토글
- 자동 측정 주기: 약 100ms

7.4 DHT11 모드

- **D**: 수동 1회 측정 트리거
- 락 상태에서 **R**: 자동 측정 토글
- 자동 측정 주기: 약 2000ms

5. TOP BLOCK DIAGRAM



5.1 PC TO FND

DATAPATH

1 uart_rx

2 ascii_decoder


3 InputControl

4 ControlUnit

5 DisplayMux

6 FndController

TOPOLOGY



5.2 FPGA TO FND

DATAPATH

1 INPUTFPGA


2 InputControl

3 ControlUnit

4 DisplayMux

5 FndController

TOPOLOGY




5.3 PC TO PC

DATAPATH

- 1 uart_rx
- 2 ascii_decoder
- 3 InputControl
- 4 ControlUnit
- 5 AsciiSender
- 6 tx_fifo
- 7 tx_arbiter
- 8 uart_tx

TOPOLOGY



5.4 LOOPBACK

DATAPATH

1 uart_rx



2 rx_fifo




3 tx_arbiter



4 uart_tx


TOPOLOGY



Module Detail

6-1. GLOBALTICKGEN

BLOCK DIAGRAM



MODULE ROLE

시스템 공용 주기 신호를 생성하는 전역 틱 발생기


Summary 1

시스템 클록에서 1kHz와 2Hz 틱을 생성합니다.

Summary 2


표시 스캔, 점멸, 주기 제어에 공통 기준 신호를 제공합니다.

INFOGRAPHIC




6-2. UART_RX

BLOCK DIAGRAM



FSM



MODULE ROLE

오버샘플링 기반 UART 수신 FSM 모듈

Summary 1

시작 비트 검출 후 8비트 데이터와 정지 비트를 순차적으로 샘플링합니다.

Summary 2

정상 수신 완료 시 유효 펄스와 수신 바이트를 출력합니다.


STATE

- IDLE: RX 라인의 시작 비트(LOW) 진입을 대기합니다.
- START: 비트 중앙 시점에서 시작 비트를 재확인합니다.
- DATA: 8비트 데이터를 LSB부터 순차 샘플링해 시프트 레지스터에 저장합니다.
- STOP: 정지 비트(HIGH)를 확인하고 수신 정상 여부를 판정합니다.
- DONE: 수신 완료 펄스를 출력하고 IDLE로 복귀합니다.

Module Detail

6-3. RX_FIFO

BLOCK DIAGRAM



MODULE ROLE

UART 수신 바이트를 버퍼링하는 FIFO 모듈

Summary 1

수신 데이터 스트림의 쓰기/읽기 인터페이스를 제공합니다.

Summary 2

비어 있음/가득 참 상태를 출력해 상위 제어와 연동합니다.

INFOGRAPHIC


수신 바이트를 저장/배출하는 동기식 원형 FIFO



- 쓰기/읽기는 full/empty 조건으로 각각 게이팅(wWrFire, wRdFire)
- rPtrWr/rPtrRd는 P_DEPTH-1에서 0으로 래핑되는 원형 포인터
- 카운트 갱신: write-only +1, read-only -1, 동시 read/write는 유지

6-4. ASCII_DECODER

BLOCK DIAGRAM



MODULE ROLE

UART ASCII 명령 바이트를 1클록 명령 펄스로 디코딩하는 모듈

Summary 1

U, C, D, R, L, 1, 2, 3, S, Q, T, H, Y, J 명령을 디코딩합니다.

Summary 2

iRxValid가 1일 때만 출력 펄스를 생성하고, 미지원 코드는 오류 플래그를 올립니다.

INFOGRAPHIC

UART ASCII 명령 1바이트를 1클록 펄스 명령으로 디코딩

iRxValid → ASCII case → Btn/Sw/Req Pulse → oCmdErr(default)

- U/C/D/R/L, 1/2/3, S/Q/T/Y/H/J를 대소문자 포함으로 분기 처리
- iRxValid=1일 때만 출력 펄스 생성, 비지원 코드는 oCmdErr=1
- 출력은 조합논리로 매 클록 즉시 반영

6-5. INPUTCONTROL

MODULE ROLE

FPGA 입력과 PC 입력을 통합해 제어 명령으로 출력하는 모듈

Summary 1

입력 우선순위와 스위치 이벤트를 정리해 단일 입력 스트림을 구성합니다.

Summary 2

모드/명령 코드 형태의 압축 인터페이스를 ControlUnit에 제공합니다.

SUB-MODULE STRUCTURE


MOD_01

InputDistributor

MOD_02

InputPriority

HIERARCHY VISUALIZATION



6-6. INPUTDISTRIBUTOR

MODULE ROLE

병합된 입력 이벤트를 모드와 명령 코드로 변환하는 분배기


Summary 1

현재 모드 상태를 유지하며
공통/모드별 명령 매핑을 적용합니다.

Summary 2

버튼, 스위치, UART 요청을 1
클록 명령 출력으로 변환합니다.

BLOCK DIAGRAM



INFOGRAPHIC

명령 우선순위/모드 전환/모드락 동작을 단일 cmd stream으로 변환



- 우선순위 체인: C > 요청 > L > R > D > SW1 > SW2 > U
- oModeLock = iSwLevel[2] | rModeLockPc (PC 락 토글 포함)
- R키: 락 해제 시 모드 순환, 락 설정 시 모드별 특수 명령

7-1. TESTBENCH

WAVEFORM



CODE SNAPSHOT

```

localparam [1:0] LP_MODE_WATCH      = 2'd0;
localparam [1:0] LP_MODE_STOPWATCH = 2'd1;
localparam [1:0] LP_MODE_HCSR04    = 2'd2;
localparam [1:0] LP_MODE_DHT11     = 2'd3;

localparam [4:0] LP_CMD_NONE        = 5'd0;
localparam [4:0] LP_CMD_GLOBAL_RESET = 5'd1;
localparam [4:0] LP_CMD_MODE_NEXT   = 5'd2;
localparam [4:0] LP_CMD_MODE_LOCAL_RESET = 5'd3;
localparam [4:0] LP_CMD_WATCH_FMT_TOGGLE = 5'd4;
localparam [4:0] LP_CMD_WATCH_EDITMODE_TOGGLE = 5'd5;


```

VERIFICATION CHECKS

- 1. 초기상태 [watch][mode 선택상황] => r 눌림
- 2. stopwatch 모드 => c 눌림 => global_reset

6-7. INPUTPRIORITY

BLOCK DIAGRAM



MODULE ROLE

FPGA 입력과 PC 입력 사이의 우선순위를 결정하는 모듈

Summary 1

버튼과 스위치 이벤트에 대해
PC 입력 우선 정책을 적용합니다.

Summary 2

FPGA 스위치 레벨 변화를 감지
해 이벤트 펄스로 변환합니다.

INFOGRAPHIC

PC 입력 우선 정책과 FPGA 스위치 토글 검출을 통합

iSwLevelFpga → **XOR(prev)** → **wSwTogglePulse** → **oSwPulse merge**

- $wSwTogglePulse = iSwLevelFpga \wedge swLevelPrev$
- $oBtnPulse = iBtnPulsePc \mid (iBtnPulseFpga \ \& \ \sim iBtnPulsePc)$
- $oSwPulse = iSwPulsePc \mid (wSwTogglePulse \ \& \ \sim iSwPulsePc)$

7-2. TESTBENCH

WAVEFORM



LINKED MODULE

Linked Module: InputPriority

VERIFICATION CHECKS

- 1. btn(fpga) 와 btn(uart)가 같이 들어온 경우
- 2. sw (fpga) 와 sw(uart)가 같이 들어온 경우

6-8. INPUTFPGA

MODULE ROLE

FPGA 물리 입력 경로를 정리해 상위 제어로 전달하는 모듈

Summary 1

버튼 입력은 디바운스를 거쳐 펄스로 변환합니다.

Summary 2

스위치 입력은 동기화해 안정적인 레벨 신호로 출력합니다.

SUB-MODULE STRUCTURE


MOD_01

SwitchInput

MOD_02


DebounceWrapper

HIERARCHY VISUALIZATION



6-9. RX, FPGA TO INPUT DATA FLOW

DATA FLOW



6-10. CONTROLUNIT

MODULE ROLE

시계, 스톱워치, 센서 코어를 통합 제어하는 상위 모듈

Summary 1

공통 명령 인터페이스를 각 기능 코어에 분배합니다.

Summary 2

표시 데이터, 확장 데이터, 상태 정보를 취합해 외부로 출력합니다.

SUB-MODULE STRUCTURE

MOD_01

WatchCore

MOD_02

StopwatchCore

MOD_03

SensorControlUnit

MOD_04

Dht11Core

MOD_05

Hcsr04Core

INFOGRAPHIC

Watch/Stopwatch/Sensor 코어 팬아웃과 센서 값 래치 통합

Cmd/Mode → WatchCore → StopwatchCore → SensorControlUnit → Hcsr04/Dht11

- 공통 명령을 각 코어로 분배하고 표시용/전송용 데이터를 병렬 생성
- SensorControlUnit이 auto/manual start 펄스를 생성
- mode-local reset 시 센서 래치값 clear, valid는 1클록 펄스

6-11. WATCHCORE

MODULE ROLE

시계 FSM과 카운터를 통합한 시계 코어 모듈

Summary 1

시계 명령을 해석해 실행/편집 상태 제어 신호를 생성합니다.

Summary 2

표시용 데이터와 전송용 확장 데이터를 함께 제공합니다.

SUB-MODULE STRUCTURE

MOD_01

WatchCounter

MOD_02

WatchFsm

INFOGRAPHIC

시계 명령 디코딩 + FSM/Counter 결합

Cmd(4/5/6/20/21/3) → formatFlag → WatchFsm → WatchCounter

- cmd4: 포맷 토글, cmd5: 편집모드 토글, cmd6: 편집 자리 전환
- cmd20/21: 증가/감소, cmd3: Watch 모드 로컬 리셋
- oDotMask 고정(4'b0100), oEditActive는 FSM 편집 상태와 동기

6-12. WATCHCOUNTER

MODULE ROLE

시계 시간 값을 카운트하고 편집하는 BCD 카운터 모듈

Summary 1

HH/MM/SS/CS 형식의 시간 데이터를 연쇄 BCD 카운터로 유지합니다.

Summary 2

실행 상태, 포맷 선택, 편집 명령에 따라 표시 데이터를 갱신합니다.

SUB-MODULE STRUCTURE

MOD_01

BcdCounter

INFOGRAPHIC


1kHz 기준 10ms 분주 + HH/MM/SS/CS BCD 캐스케이드



- 편집 조건(iEditEn/iFormat/iEditUnit)으로 시/분/초/센티초 단위 분기
- carry 체인: CS -> SEC -> MIN -> HOUR
- Hour Counter reset 기본값은 12(12:00:00:00)

6-13. BCD COUNTER

BLOCK DIAGRAM



MODULE ROLE

2자리 BCD 값을 증감하고 캐리를 제공하는 범용 카운터

Summary 1

증가/감소/틱 조건에 따라 BCD 값을 갱신합니다.

Summary 2

설정된 최대값에 도달하면 롤 오버와 캐리 출력을 제공합니다.

INFOGRAPHIC

범용 2자리 BCD 증감산 카운터 + carry 제공




- 우선순위: reset > inc(or tick) > dec
- 최대값 도달 시 rollover(00), 00에서 dec 시 borrow(max)
- oCarry = iTick && 현재값==MAX

6-14. WATCHFSM

BLOCK DIAGRAM



FSM



MODULE ROLE

시계의 실행 상태와 편집 상태를 제어하는 2상태 FSM

Summary 1

실행 모드와 편집 모드를 전환하고 편집 단위를 관리합니다.

Summary 2


현재 상태에 맞는 점멸 마스크와 제어 출력을 생성합니다.

STATE

- RUN: 시간 카운트를 진행하며 편집 기능을 비활성화한 기본 동작 상태입니다.
- EDIT: 시간 카운트를 멈추고 편집 단위 선택 및 점멸 출력을 수행합니다.

7-3. TESTBENCH

WAVEFORM



HIGHLIGHT 해석

Linked Module: Watch Core

- A. iCmdValid와 iCmdCode에서 WATCH 명령(4,5,6,20,21) 시퀀스 확인
- B. 명령 처리 결과로 oWatchData/oWatchFullData 값이 단계적으로 변화
- C. oWatchEditActive 활성화 및 oWatchBlinkMask 전환으로 편집 대상 자리 바뀜

VERIFICATION CHECKS

- WATCH 모드(iMode=0)에서 cmd4/5/6/20/21 입력이 iCmdValid/iCmdCode로 순차 반영되는지 검증
- 편집 진입/자리 전환 시 oWatchEditActive 및 oWatchBlinkMask(1100/0011) 전이가 정상인지 검증
- 증가/감소 명령에 따라 oWatchData/oWatchFullData가 기대 방향으로 갱신되는지 검증

6-15. STOPWATCHCORE

MODULE ROLE

스톱워치 FSM과 카운터를 묶는 상위 코어 모듈

Summary 1

스톱워치 관련 명령을 디코딩해 상태 제어 신호로 변환합니다.

Summary 2

카운터 출력과 상태 정보를 표시/전송 경로로 제공합니다.

SUB-MODULE STRUCTURE

MOD_01

StopwatchCounter

MOD_02

StopwatchFsm

INFOGRAPHIC

cmd9 기반 run-toggle/edit-digit-next 이중동작 포함 제어 코어

Cmd(7/8/9/20/21/3) → StopwatchFsm → StopwatchCounter → FND/FullData

- cmd9: edit 상태면 자리전환, non-edit 상태면 run/pause 토글
- cmd7: 포맷 토글, cmd8: 편집모드 토글, cmd3: 로컬 리셋
- oEditActive는 FSM 편집 상태를 직접 반영

6-16. STOPWATCHCOUNTER

MODULE ROLE

스톱워치 시간 값을 BCD로 카운트하고 편집하는 모듈

Summary 1

1kHz 틱을 기반으로 내부
10ms 시간 기준을 생성합니다.

Summary 2

실행/정지/편집 명령에 따라
BCD 자리 값을 갱신합니다.

SUB-MODULE STRUCTURE

MOD_01

BcdCounter

INFOGRAPHIC

10ms 캐스케이드 기반 스톱워치 카운터(HOUR 최대 99)




- Watch와 동일한 편집 게이팅 구조, 시간 범위만 HOUR=99
- 포맷 0: HH:MM, 포맷 1: SS:CS
- oFullData는 8자리 BCD를 UART 전송 형식으로 제공

6-17. STOPWATCHFSM

BLOCK DIAGRAM



FSM



MODULE ROLE

스톱워치의 실행 상태와 편집 상태를 제어하는 FSM

Summary 1

실행 토글, 편집 토글, 편집 단위 전환 입력을 처리합니다.

Summary 2


실행 제어, 편집 활성화, 점멸 마스크 출력을 상태에 맞게 생성합니다.

STATE

- RUN: 스톱워치 실행/정지 토글을 처리하고 일반 표시 출력을 유지합니다.
- EDIT: 실행을 멈추고 편집 단위를 전환하며 선택 자리 점멸을 출력합니다.

7-4. TESTBENCH

WAVEFORM



HIGHLIGHT 해석

Linked Module: StopWatch Core


- A. iCmdValid/iCmdCode에서 STOPWATCH 명령(7,8,9,20,21) 시퀀스 확인
- B. oStopData/oStopFullData가 명령에 맞춰 갱신되는 구간
- C. oStopEditActive와 oStopBlinkMask 전환으로 편집 상태/자리 선택 검증

VERIFICATION CHECKS

- STOPWATCH 모드(iMode=1)에서 cmd7/8/9/20/21 입력이 순서대로 반영되는지 검증
- cmd8/cmd9 처리 후 oStopEditActive 및 oStopBlinkMask 변화가 FSM 의도와 일치하는지 검증
- 증가/감소 명령이 oStopData/oStopFullData에 반영되어 카운터 출력이 갱신되는지 검증

6-18. SENSORCONTROLUNIT

BLOCK DIAGRAM



MODULE ROLE

센서 자동/수동 측정 시작 신호를 생성하는 제어 모듈

Summary 1

주기 설정값에 따라 HC-SR04와 DHT11 자동 측정을 트리거합니다.

Summary 2

수동 요청이 들어오면 자동 동작과 별도로 즉시 측정을 시작합니다.

INFOGRAPHIC


HC-SR04/DHT11 자동주기 카운터 + 수동 트리거 OR 합성




- HCSR auto 주기: P_HCSR_AUTO_PERIOD_MS, DHT auto 주기: P_DHT11_AUTO_PERIOD_MS
- 수동 트리거(cmd11/cmd13) + 조회 명령(cmd18/cmd19)도 start 생성
- autoRun 상태는 토글 명령으로 유지/해제

6-19. DHT11CORE

BLOCK DIAGRAM



FSM



MODULE ROLE

DHT11 1선 통신으로 40비트 데이터를 수집하는 코어

Summary 1

시작 신호, 응답 대기, 40비트 수신, 체크섬 검증 절차를 수행합니다.

Summary 2


측정 완료 시 유효 신호와 온습도 데이터를 출력합니다.

STATE

- IDLE: iStart 대기
- START_LOW/START_HIGH: DHT 시작 시퀀스 구동
- WAIT_LOW/WAIT_HIGH: 센서 응답 구간 동기화
- READ_40BIT: 펄스 폭으로 40비트 데이터 수집
- CHECKSUM/DONE: 체크섬 검증 후 oValid 출력

7-5. TESTBENCH

WAVEFORM



HIGHLIGHT 해석

Linked Module: Dht11Core


- A. 모드 전환 직후 iCmdValid와 iCmdCode=13 수동 측정 명령 발생
- B. wDht11Start 펄스와 wDht11State 초기 전이(0→1) 확인
- C. ioDhtData 및 rDhtDrive 신호에서 DHT 시작 응답 구간 형성

VERIFICATION CHECKS

- DHT11 모드(iMode=3) 진입 시 cmd13(수동 측정) 펄스가 정확히 발생하는지 검증
- cmd13 이후 wDht11Start와 wDht11State(0→1) 전이가 정상적으로 시작되는지 검증
- ioDhtData/rDhtDriveEn/rDhtDriveVal 파형으로 DHT 시작 핸드셰이크 구간이 형성되는지 검증

7-6. TESTBENCH

WAVEFORM



HIGHLIGHT 해석

Linked Module: Dht11Core

- A. wDht11State 전이와 ioDhtData 비트스트림 구간으로 프레임 수신 확인
- B. oDht11Templnt/oDht11Humilnt 값이 26/55로 갱신되고 valid 결과 반영
- C. 후반 명령 처리 구간에서 값 clear 및 oDht11AutoRun 활성화 전이 확인


VERIFICATION CHECKS

- DHT 수신 중 wDht11State가 1→5→0으로 진행하며 프레임 수집이 완료되는지 검증
- 수신 완료 후 oDht11Templnt/oDht11Humilnt가 26/55로 업데이트되는지 검증
- clear(cmd3)/auto toggle(cmd12) 처리 후 값 리셋 및 oDht11AutoRun 상태 전이가 반영되는지 검증


Module Detail

6-20. HCSR04CORE

BLOCK DIAGRAM



FSM



MODULE ROLE

HC-SR04 초음파 센서의 트리거 생성과 거리 측정을 수행하는 코어

Summary 1

시작 요청 시 10us 트리거를 출력하고 에코 응답을 대기합니다.

Summary 2


에코 폭을 계속해 거리 값으로 변환하고 타임아웃을 처리합니다.

STATE

- IDLE: iStart 대기
- TRIG_HIGH: 10us 트리거 출력
- WAIT_ECHO_HIGH: 에코 시작 대기(타임아웃 처리)
- ECHO_MEASURE: 에코 HIGH 폭을 거리(cm)로 누적
- DONE: 결과 확정 후 oValid 출력

7-7. TESTBENCH

WAVEFORM



HIGHLIGHT 해석

Linked Module: Hcsr04Core


- A. iMode=2 전환과 cmd11 입력으로 측정 시퀀스 시작
- B. wHcsrStart/oTrig와 iEcho 응답, wHcsrState 진행 구간
- C. 거리값이 0에서 9로 업데이트되고 valid 이벤트가 발생

VERIFICATION CHECKS

- HCSR04 모드(iMode=2)에서 cmd11(수동 측정) 입력 후 wHcsrStart가 발생하는지 검증
- oTrig 펄스 이후 iEcho 응답과 wHcsrState 진행이 정상인지 검증
- 측정 완료 시 oHcsr04Distance가 0→9로 갱신되고 oHcsr04Valid 펄스가 발생하는지 검증

7-8. TESTBENCH

WAVEFORM



HIGHLIGHT 해석

Linked Module: Hcsr04Core

- A. cmd 유효 구간에서 clear/auto 관련 제어 이벤트 발생
- B. oHcsr04Distance 값이 9에서 0으로 리셋되는 구간
- C. oHcsr04AutoRun이 1로 전이되어 자동 모드가 유지됨

VERIFICATION CHECKS

- HCSR04 모드에서 clear(cmd3)와 auto toggle(cmd10) 명령 시퀀스가 반영되는지 검증
- clear 처리 후 oHcsr04Distance가 9→0으로 초기화되는지 검증
- auto toggle 이후 oHcsr04AutoRun이 활성화되어 자동 측정 상태로 전이되는지 검증

6-21. DISPLAYMUX

MODULE ROLE

센서 BCD 변환과 모드별 표시 선택을 통합한 표시 경로 모듈

Summary 1

센서 이진 데이터를 FND 표시
용 BCD로 변환합니다.

Summary 2

현재 모드 기준으로 최종 표시
데이터와 마스크를 선택합니
다.

SUB-MODULE STRUCTURE

MOD_01

DisplayModeSelector

MOD_02

SensorBcdConverter

INFOGRAPHIC


센서 BCD 변환 + 모드별 표시 선택을 직렬 결합

SensorBcdConverter → DisplayModeSelector → oFndBcd/oBlinkMask/oDpMask

- 센서 원시값(HCSR/DHT)을 먼저 BCD로 변환
- 변환 결과와 Watch/Stop 데이터를 DisplayModeSelector로 전달
- 최종 FND 데이터/점멸/DP 마스크를 단일 출력으로 정리

6-22. DISPLAYMODESELECTOR

BLOCK DIAGRAM



MODULE ROLE

동작 모드에 맞는 FND 표시 데이터와 마스크를 선택하는 모듈

Summary 1

시계, 스톱워치, 센서 데이터 중
현재 모드의 출력 대상을 고르
니다.

Summary 2

선택된 BCD 데이터와 점멸/점
마스크를 FND 경로로 전달합
니다.

INFOGRAPHIC

mode 0/1/2/3에 따라 FND 소스와 마스크를 결정

mode=0 WATCH → mode=1 STOPWATCH → mode=2 HCSR04 → mode=3 DHT11

- WATCH/STOPWATCH는 코어에서 전달된 blink/dp mask를 유지
- HCSR04/DHT11은 blink=0, dp=0으로 고정
- 모든 선택은 조합논리 case로 즉시 반영

6-23. SENSORBCDCONVERTER

MODULE ROLE

센서 측정 값을 표시용 BCD 형식으로 변환하는 모듈

Summary 1

HC-SR04 거리 값은 최대 표시 범위로 제한한 뒤 BCD로 변환합니다.

Summary 2

DHT11 온습도 데이터의 정수부를 추출해 BCD 출력으로 변환합니다.

SUB-MODULE STRUCTURE

MOD_01

DoubleDabble

INFOGRAPHIC

거리/온습도 정수부를 BCD 패킹 형식으로 변환

Clamp(9999) → DoubleDabble → Temp/Humi int byte → oDht11Bcd pack

- HCSR 거리값은 9999 초과 시 9999로 clamp 후 변환
- DHT는 iDht11Temp/iDht11Humi 상위 바이트(정수부)만 변환
- oDht11Bcd = {습도2자리, 온도2자리}

6-24. ASCIISENDER

MODULE ROLE

UART ASCII 송신 경로를 묶는 상위 래퍼 모듈

Summary 1

서로다른 Core data bit width
을 통합 및 AsciiSenderFsm으
로 출력

Summary 2

AsciiMux data를 ASCII data로
변환 후 fist data부터 출력

SUB-MODULE STRUCTURE


MOD_01

AsciiSenderFsm

MOD_02


AsciiMux

DATA FLOW



6-25. ASCIISENDER ASM

ASM DIAGRAM




설명

- tx_fifo가 full가 아닌 경우 동작 수행
- Tx_fifo에 순차적으로 ascii data 출력
- Mode / UART format
- TIME : 00:00:03:48Wn
- SR04 : 3.48mWn
- DHT11 : 00.00% 03.38CWn

6-26. ASCIISENDERFSM

BLOCK DIAGRAM



MODULE ROLE

페이로드를 UART ASCII 바이트 스트림으로 변환하는 송신 FSM


Summary 1

TIME, STATE, SR04, DHT11 형식에 맞춰 바이트 시퀀스를 생성합니다.

Summary 2

송신기 ready/valid 핸드셰이킹을 사용해 바이트 전송 타이밍을 제어합니다.

FSM




STATE

- IDLE: 초기상태 대기
- DHT11,SR04,TIME: 각 mode의 format형식에 맞추어 출력
- STOP: "\n" 출력

7-9. TESTBENCH

WAVEFORM



LINKED MODULE


Linked Module: AsciiSenderFsm

VERIFICATION CHECKS

- FIFO Full에 따른 데이터 전송 대기 동작검증

7-10. TESTBENCH

WAVEFORM



LINKED MODULE

Linked Module: AsciiSenderFsm

VERIFICATION CHECKS

- start 신호 검증
- send_data 활용 데이터 출력 정합성 검토

6-27. ASCIIMUX

MODULE ROLE

PC 전송용 페이로드를 선택하고 포맷 입력을 구성하는 멀티플렉서

Summary 1

명령 코드와 모드에 따라 전송 대상 데이터를 선택합니다.

Summary 2

센서 값은 BCD 기반 전송 데이터로 정리하고 시작 펄스를 생성합니다.

SUB-MODULE STRUCTURE

MOD_01

DoubleDabble

INFOGRAPHIC

조회 명령별 TX 페이로드를 선택/패킹해 AsciiSender로 전달


iCmdValid → Cmd(14~19) case → Payload Pack → oTxStart/oTxBcdData/oTxMode

Uart input	Output
S	FND
Y	WATCH
T	STOPWATCH
H	SR04 (거리)
J	DHT11 (온습도)

Module Detail

6-28. TX_ARBITER

BLOCK DIAGRAM



MODULE ROLE

송신 데이터 소스를 선택하고 FIFO pop을 제어하는 중재기

Summary 1

송신 가능 시 sender 경로를 우선 선택하고 없으면 echo 경로를 선택합니다.

Summary 2

선택된 소스에 맞춰 TX 시작 신호와 pop 제어를 생성합니다.

INFOGRAPHIC


TX busy 상태에서 sender/echo 소스를 중재해 단일 전송 요청으로 출력



- [우선순위: Tx busy > Sender > Rx loop back]
- 기본값은 oTxStart/oSenderPop/oEchoPop 모두 0으로 유지
- iTxBusy=0일 때만 중재 수행, sender 경로를 echo보다 우선 선택
- 선택된 소스에 대해서만 pop을 1클록 생성해 동시 pop을 방지

7-11. TESTBENCH

WAVEFORM



LINKED MODULE

Linked Module: tx_arbiter


VERIFICATION CHECKS

- sender data, rx loop back data에 대한 우선순위 출력 검증 .

Module Detail

6-29. TX_FIFO

BLOCK DIAGRAM



MODULE ROLE

UART 송신 바이트를 버퍼링하는 FIFO 모듈

Summary 1

송신 대기 데이터를 큐 형태로 저장하고 읽기 인터페이스를 제공합니다.

Summary 2

비어 있음/가득 참 상태를 출력해 상위 전송 제어와 연동합니다.

INFOGRAPHIC

송신 대기 바이트를 버퍼링하는 동기식 원형 FIFO




- 구조는 rx_fifo와 동일하며 송신 경로 버퍼로 동작
- oRdData는 현재 rPtrRd 주소를 조합으로 즉시 출력
- 포인터/카운터 제어로 back-pressure 상황에서도 데이터 순서 보존


Module Detail

6-30. UART_TX

BLOCK DIAGRAM



FSM



MODULE ROLE

오버샘플링 기준으로 동작하는 UART 송신 FSM 모듈

Summary 1

시작 비트, 8비트 데이터, 정지 비트를 규격 순서로 전송합니다.

Summary 2

송신 중 busy와 완료 done 신호를 생성해 상위 제어와 연동합니다.

STATE

- IDLE: 송신 시작(iTxStart)을 대기하고 입력 데이터를 래치합니다.
- START: UART 시작 비트(LOW)를 1비트 기간 동안 전송합니다.
- DATA: 8비트 데이터를 LSB부터 순차 전송합니다.
- STOP: UART 정지 비트(HIGH)를 1비트 기간 동안 전송합니다.
- DONE: 완료 펄스를 발생시키고 다음 전송을 위해 IDLE로 복귀합니다.

6-31. FNDCONTROLLER

MODULE ROLE

FND 스캔, 자리 선택, 점멸 효과를 통합 제어하는 모듈

Summary 1

1kHz 스캔 기준으로 자리 인덱스를 순환하며 출력합니다.

Summary 2

BCD 디코딩과 점멸/DP 처리를 결합해 최종 세그먼트 신호를 생성합니다.

SUB-MODULE STRUCTURE

MOD_01

FndBlinkEffect

MOD_02

FndBcdDecoder

MOD_03

FndDigitSelector

MOD_04

FndScanCounter

INFOGRAPHIC


1kHz 스캔과 2Hz 점멸을 결합해 4자리 Active-Low FND를 구동

iTick1kHz → FndScanCounter → FndDigitSelector → FndBlinkEffect → FndBcdDecoder → oSeg/oDp/oDigitSel

- FndDigitSelector가 현재 스캔 자리의 BCD/BLINK/DP와 oDigitSel을 선택
- FndBlinkEffect가 iTick2Hz를 이용해 blanking과 최종 oDp(active-low) 생성
- FndBcdDecoder가 blanking 반영 후 현재 자리 7-segment 패턴(oSeg) 출력

6-32. FNDBLINKEFFECT

BLOCK DIAGRAM



MODULE ROLE

점멸 마스크와 DP 정보를 반영해 최종 표시 신호를 만드는 모듈

Summary 1

2Hz 토글 신호를 기반으로 자리별 점멸 여부를 결정합니다.

Summary 2

점멸 상태와 DP 입력을 조합해 최종 표시 제어를 출력합니다.

INFOGRAPHIC


2Hz 토글 기반 점멸/DP 최종 출력을 생성

iTick2Hz → blinkToggle → oBlanking → oFinalDp(active-low)

- 점멸 마스크가 1이고 toggle=0이면 blanking 활성화
- DP는 active-low 기준으로 iCurDp와 toggle을 조합
- 2Hz 기준으로 시각적 점멸 효과를 안정적으로 제공

7-12. TESTBENCH

WAVEFORM



LINKED MODULE


Linked Module: FndBlinkEffect

VERIFICATION CHECKS

- No Blink

7-13. TESTBENCH

WAVEFORM



LINKED MODULE


Linked Module: FndBlinkEffect

VERIFICATION CHECKS

- Digit 0, Digit 1 Blink

7-14. TESTBENCH

WAVEFORM



LINKED MODULE


Linked Module: FndBlinkEffect

VERIFICATION CHECKS

- Digit 2, Digit 3 Blink

7-15. TESTBENCH

WAVEFORM



LINKED MODULE

Linked Module: FndBlinkEffect

VERIFICATION CHECKS

- Scan 경계 직전 변경 테스트, scan 전환 순간에 blink 입력이 바뀌어도 안전

7-16. TESTBENCH

WAVEFORM



LINKED MODULE


Linked Module: FndBlinkEffect

VERIFICATION CHECKS

- Blink 토글 직전 digit0 깜빡임 테스트

7-17. TESTBENCH

WAVEFORM



LINKED MODULE


Linked Module: FndBlinkEffect

VERIFICATION CHECKS

- Scan + Blink 동시 발생

7-18. TOP

WAVEFORM



HIGHLIGHT 해석

Linked Module: TOP


- A. UART 명령 시퀀스(R,1,2,3,R,U,D,T,S)가 wRxData와 wTxPcData에 동일 순서로 관측
- B. R/3 처리 구간에서 wMode(0→1)와 wModeLock 변화 확인
- C. 조회(T,S) 이후 하단 wPcTermData가 ASCII 코드로 송신됨

VERIFICATION CHECKS

- UART 입력 순서(R→1→2→3→R→U→D→T→S)가 wRxData/wCmdCode로 동일하게 반영되는지 검증
- R/3 처리 이후 wMode=STOPWATCH, wModeLock 상태가 의도대로 전환되는지 검증
- T/S 조회 명령 후 wTxFmtData-wPcTermData ASCII 스트림이 연속 출력되는지 검증

7-19. TOP

WAVEFORM



HIGHLIGHT 해석

Linked Module: TOP

- A. wBtnPulseFpga/wSwLevelFpga에서 FPGA 버튼-스위치 자극이 순차 반영
- B. wCmdValid 및 wCmdCode에서 2,7,8,20,21,3 명령 발생
- C. L 명령 직후 wStopFullData가 00000000으로 리셋

VERIFICATION CHECKS

- FPGA 버튼 R/U/D/L 및 SW0/SW1 토글이 wCmdCode(2,7,8,20,21,3)로 변환되는지 검증
- 버튼 R 이후 wMode가 WATCH→STOPWATCH로 전환되는지 검증
- L(local clear) 이후 wStopFullData가 초기값으로 복귀하는지 검증

7-20. TOP

WAVEFORM



HIGHLIGHT 해석

Linked Module: TOP


- A. R,R,R,D,J,S,L,J,3,R,J 시퀀스가 wRxData/wTxPcData에 반영
- B. 수동 D 및 자동 R 이후 ioDht11Data 핸드셰이크와 wDht11Valid 펄스
- C. wDht11TemplInt/Humilnt 값 갱신과 하단 PC 터미널 ASCII 출력 확인

VERIFICATION CHECKS

- R,R,R로 DHT11 모드 진입 후 D 수동 측정 명령이 발생하는지 검증
- DHT 응답 수신 후 wDht11TemplInt=25, wDht11Humilnt=44 및 wDht11Valid 펄스 확인
- L로 초기화 후 3+R(auto toggle) 적용 시 J 조회 결과가 0→유효값으로 복구되는지 검증

7-21. TOP

WAVEFORM



HIGHLIGHT 해석

Linked Module: TOP

- A. 우측 구간에서 SW2 lock과 D(cmd13) 관련 제어 신호 발생
- B. ioDht11Data/rDhtDriveVal 파형에서 DHT11 40비트 수신 구간
- C. 측정 완료 후 wDht11TempInt=25, wDht11HumInt=44 및 autoRun 변화

VERIFICATION CHECKS

- FPGA 버튼 R×3 + D로 DHT11 모드 진입/수동 측정 명령 생성 검증
- DHT 파형 수신 후 wDht11TempInt/HumiInt가 25/44로 업데이트되는지 검증
- SW2 lock + R 입력으로 wModeLock 및 wDht11AutoRun 토글 동작 검증

7-22. TOP

WAVEFORM



HIGHLIGHT 해석

Linked Module: TOP


- A. R,R,D,L,H,S,3,R 명령 시퀀스가 wRxData와 wTxPcData에 반영
- B. oHcsr04Trig와 iHcsr04Echo 응답 후 wHcsr04Distance=0009 업데이트
- C. 하단 wTxAsciiData/wPcTermData에서 0.09m 포맷 송신 및 autoRun 유지

VERIFICATION CHECKS

- R,R로 HCSR04 모드 진입 후 D 수동 측정 명령이 트리거되는지 검증
- oHcsr04Trig/iHcsr04Echo 핸드셰이크 이후 wHcsr04Distance가 0009로 갱신되는지 검증
- H/S 조회 및 3+R(auto toggle) 이후 PC 출력 문자열과 wHcsr04AutoRun 상태 검증

7-23. TOP

WAVEFORM



HIGHLIGHT 해석

Linked Module: TOP

- A. 우측 구간에서 iSw[2]=1 적용으로 wModeLock 활성화
- B. 초기 구간의 D 트리거로 oHcsr04Trig와 iHcsr04Echo 핸드셰이크 수행
- C. wHcsr04Distance가 0000에서 0009로 갱신되어 측정값 반영

VERIFICATION CHECKS

- FPGA 버튼 R×2로 HCSR04 모드 진입 후 D 측정 명령이 반영되는지 검증
- 측정 구간에서 oHcsr04Trig/iHcsr04Echo 응답과 wHcsr04Distance 0000→0009 전이 검증
- SW2 lock + R 입력 후 wModeLock=1 상태에서 auto 동작 제어 검증

9. POWER / TIMING / UTILIZATION REPORT


POWER REPORT



TIMING REPORT

WNS (setup) 1.217 ns Met	TNS (setup) 0.000 ns Met	WHS (hold) 0.085 ns Met	THS (hold) 0.000 ns Met
WPWS (pulse) 4.500 ns Met	TPWS (pulse) 0.000 ns Met	Failing Endpoints 0 Clean	Total Endpoints 1550 Read

UTILIZATION REPORT



Resource	Utilization	Available	Utilization %
LUT	1108	20800	5.33%
FF	902	41600	2.17%
Slice	416	8150	5.10%
IO	26	106	24.5%
BUFG	1	32	3.13%
F7 Muxes	40	16300	0.25%
F8 Muxes	6	8150	0.07%
Unique Control Sets	78	8150	0.96%

10. 트러블 슈팅

타이밍 위반 개선 - 문제 현상 / 원인

- 스탑워치/위치 카운터 경로에서 자릿수 연산이 집중되어 타이밍 마진이 부족

타이밍 위반 개선 - 조치 사항 / 개선 결과

- 스탑워치와 위치 카운터를 각 자릿수별 카운터 체인으로 분할
- 경로 길이를 줄여 타이밍 위반을 해소

DHT11 동작 안정화 - 문제 현상 / 원인

- 비동기성으로 인한 샘플링 오차로 DHT11 응답이 간헐적으로 불안정

DHT11 동작 안정화 - 조치 사항 / 개선 결과

- DHT 데이터 라인에 동기 신호(synchronizer) 경로를 적용
- 상태 전이 타이밍을 안정화해 DHT 동작 신뢰성 확보