

## ESTRUCTURA DE COMPUTADORES. UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)

**2.1.** Demostrar por medio de una tabla de verdad, que la expresión lógica  $C_n \oplus C_{n-1}$  genera una señal denominada bandera de desbordamiento (overflow, V), para identificar errores que se generan al sumar números enteros con signo, en codificación complemento a 2.

### Solución:

El desbordamiento se produce al sumar dos números X, Y de n bits del mismo signo, positivo o negativo y el resultado tiene un signo distinto, negativo o positivo respectivamente. Por tanto la tabla de verdad para la función desbordamiento (overflow, V) será:

$X_{n-1}$	$Y_{n-1}$	$C_{n-1}$	$S_{n-1}$	$C_n$	$C_n \oplus C_{n-1}$	Overflow	V
0(+)	0(+)	0	0(+)	0	0	No	0
0(+)	0(+)	1	1(-)	0	1	Si	1
0(+)	1(-)	0	1(-)	0	0	No	0
0(+)	1(-)	1	0(+)	1	0	No	0
1(-)	0(+)	0	1(-)	0	0	No	0
1(-)	0(+)	1	0(+)	1	0	No	0
1(-)	1(-)	0	0(+)	1	1	Si	1
1(-)	1(-)	1	1(-)	1	0	No	0

**2.2.** Además del resultado, la ALU genera un conjunto de bits que pueden ser utilizados por el sistema o por los usuarios para el control de las operaciones aritmético-lógicas desarrolladas. Entre estos los más conocidos son el bit o bandera de signo (N, N = '1' si el resultado es negativo), el bit o bandera de cero (Z, Z = '1' si el resultado es cero), el bit o bandera de acarreo (C, C = '1' si hay acarreo en la operación de suma entre los bits más significativos de ambos operandos), y el bit o bandera de desbordamiento u overflow (V, V = '1' si se supera la capacidad de representación del sistema). Utilizando números binarios de 8 bits con signo y representados en complemento a 2, realice las operaciones señaladas con dos operandos en decimal y compruebe en cada caso, el valor de estos cuatro bits, N, Z, C y V, señale en cada caso su significado.

- a)  $46 + 67$                       b)  $112 - 89$                       c)  $75 + 95$                       d)  $-34 - 97$

### Solución:

<p><b>a) <math>46 + 67 = 113</math></b></p> <pre> 0010 1110<sub>2</sub> 0100 0011<sub>2</sub> ----- 0111 0001<sub>2</sub> + 113<sub>10</sub> 71<sub>16</sub> </pre> <p><b>N = 0, positivo</b>  <b>Z = 0, resultado <math>\neq 0</math></b>  <b>C = 0, no hay acarreo.</b>  <b>V = 0, correcto</b></p>	<p><b>b) <math>112 - 89 = 23</math></b></p> <pre> 0111 0000<sub>2</sub> 1010 0111<sub>2</sub> ----- 0001 0111<sub>2</sub> + 23<sub>10</sub> 17<sub>16</sub> </pre> <p><b>N = 0, positivo</b>  <b>Z = 0, resultado <math>\neq 0</math></b>  <b>C = 1, hay acarreo.</b>  <b>V = 0, correcto.</b></p>	<p><b>c) <math>75 + 95 = 170</math></b></p> <pre> 0100 1011<sub>2</sub> 0101 1111<sub>2</sub> ----- 1010 1010<sub>2</sub> - 86<sub>10</sub> AA<sub>16</sub> </pre> <p><b>N = 1, negativo</b>  <b>Z = 0, resultado <math>\neq 0</math></b>  <b>C = 0, no hay acarreo.</b>  <b>V = 1, incorrecto</b></p>	<p><b>d) <math>-34 - 97 = -131</math></b></p> <pre> 1101 1110<sub>2</sub> 1001 1111<sub>2</sub> ----- 0111 1101<sub>2</sub> +125<sub>10</sub> 7D<sub>16</sub> </pre> <p><b>N = 0, positivo.</b>  <b>Z = 0, resultado <math>\neq 0</math></b>  <b>C = 1, hay acarreo.</b>  <b>V = 1, incorrecto.</b></p>
---	--	--	---

**ESTRUCTURA DE COMPUTADORES.**  
**UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)**

**2.3.** Utilizando números binarios de 8 bits con signo y representados en complemento a 2, realice en el orden señalado por los paréntesis las operaciones indicadas. Para cada resultado parcial, compruebe si se produce un desbordamiento aritmético y calcule también la validez del resultado final. Analice los resultados obtenidos en relación con el valor de la bandera V del problema 2.1 y observe que, resultados parciales incorrectos, no suponen necesariamente que el resultado final lo sea.

**a) (((((32 + 100) + 70) + 24) – 62) – 50).    b) (((((43 - 12) + 34) + 75) – 47)    c) (((((15 – 77) – 43) – 38) + 32)**

**Solución:**

**a) 32 + 100 = 132; 132 + 70 = 202; 202 + 24 = 226; 226 – 62 = 164; 164 – 50 = 114.**

0010 0000 <sub>2</sub>	1000 0100 <sub>2</sub>	1100 1010 <sub>2</sub>	1110 0010 <sub>2</sub>	1010 0100 <sub>2</sub>
0110 0100 <sub>2</sub>	0100 0110 <sub>2</sub>	0001 1000 <sub>2</sub>	1100 0010 <sub>2</sub>	1100 1110 <sub>2</sub>
1000 0100 <sub>2</sub>	1100 1010 <sub>2</sub>	1110 0010 <sub>2</sub>	1010 0100 <sub>2</sub>	0111 0010 <sub>2</sub>
-124 <sub>10</sub>	- 54 <sub>10</sub>	- 30 <sub>10</sub>	- 92 <sub>10</sub>	+114 <sub>10</sub>
84 <sub>16</sub>	CA <sub>16</sub>	E2 <sub>16</sub>	A4 <sub>16</sub>	72 <sub>16</sub>
V <sup>1</sup> =1. Incorrecto	V <sup>2</sup> =0. Correcto	V <sup>3</sup> =0. Correcto	V <sup>4</sup> =0. Correcto	V <sup>5</sup> =1. Incorrecto

**La solución final es correcta ya que los dos overflows habidos (V = 1), corresponden a signos contrarios (N = 1, N = 0).**

**b) 43 - 12 = 31; 31 + 34 = 65; 65 + 75 = 140; 140 – 47 = 93.**

0010 1011 <sub>2</sub>	0001 1111 <sub>2</sub>	0100 0001 <sub>2</sub>	1000 1100 <sub>2</sub>
1111 0100 <sub>2</sub>	0010 0010 <sub>2</sub>	0100 1011 <sub>2</sub>	1101 0001 <sub>2</sub>
0001 1111 <sub>2</sub>	0100 0001 <sub>2</sub>	1000 1100 <sub>2</sub>	0101 1101 <sub>2</sub>
+ 31 <sub>10</sub>	+ 65 <sub>10</sub>	- 116 <sub>10</sub>	+ 93 <sub>10</sub>
1F <sub>16</sub>	41 <sub>16</sub>	8C <sub>16</sub>	5D <sub>16</sub>
V <sup>1</sup> =0. Correcto	V <sup>2</sup> =0. Correcto	V <sup>3</sup> =1. Incorrecto	V <sup>4</sup> =1. Incorrecto

**La solución final es correcta ya que los dos overflows habidos (V = 1), corresponden a signos contrarios (N = 1, N = 0).**

**c) 15 - 77 = - 62; -62 - 43 = - 105; -105 -38 = -143; -143 + 32 = - 111.**

0000 1111 <sub>2</sub>	1100 0010 <sub>2</sub>	1001 0111 <sub>2</sub>	0111 0001 <sub>2</sub>
1011 0011 <sub>2</sub>	1101 0101 <sub>2</sub>	1101 1010 <sub>2</sub>	0010 0000 <sub>2</sub>
1100 0010 <sub>2</sub>	1001 0111 <sub>2</sub>	0111 0001 <sub>2</sub>	1001 0001 <sub>2</sub>
- 62 <sub>10</sub>	- 105 <sub>10</sub>	+ 113 <sub>10</sub>	- 111 <sub>10</sub>
C2 <sub>16</sub>	97 <sub>16</sub>	71 <sub>16</sub>	91 <sub>16</sub>
V <sup>1</sup> =0. Correcto	V <sup>2</sup> =0. Correcto	V <sup>3</sup> =1. Incorrecto	V <sup>4</sup> =1. Incorrecto

**La solución final es correcta ya que los dos overflows habidos (V = 1), corresponden a signos contrarios (N = 0, N = 1).**

## ESTRUCTURA DE COMPUTADORES. UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)

**2.4.** Multiplicar las parejas de números con signo en complemento a 2 siguientes:

**b)**  $110011_2 \times 101100_2$

c)  $0011111_2 \times 0011111_2$

e) -  $43_{10} \times (-113)_{10}$

f)  $A4_{16} \times B8_{16}$ .

**Nota:** Aplicando la propiedad de extensión de signo del complemento a 2, utilizar en todos los casos 8 bits para cada multiplicando.

**Solución:**

<p>a)</p> <pre>       11110110     x 00010111     ----- 1111111111110110 111111111110110 111111111110110 11111111110110 ----- 1111111100011010 </pre> <p>F6 x 17 = FF1A</p>	<p>b)</p> <pre>       1101100     x 11110011     ----- 1111111111101100 111111111101100 111111101100 11111101100 1111101100 000010100 ----- 0000000100000100 </pre> <p>F3 x EC = 0104</p>	<p>c)</p> <pre>       00011111     x 00011111     ----- 0000000000011111 0000000000011111 000000000011111 00000000011111 0000000011111 000000011111 ----- 0000001111000001 </pre> <p>1F x 1F = 03C1</p>
<p>d)</p> <pre>       00111000     x 10111101     ----- 0000000000111000 00000000111000 0000000111000 00000111000 0000111000 111001000 ----- 1111000101011000 </pre> <p>38 x BD = F158</p>	<p>e)</p> <pre>       11010101     x 10001111     ----- 1111111111010101 111111111010101 11111111010101 1111111010101 000101011 ----- 0001001011111011 </pre> <p>D5 x 8F = 12FB</p>	<p>f)</p> <pre>       10100100     x 10111000     ----- 1111110100100 111110100100 11110100100 001011100 ----- 0001100111100000 </pre> <p>A4 x B8 = 19E0</p>

**2.5.** Una ALU trabaja con números enteros con signo de 4 bits, en notación complemento a 2. Se pide, escribir una tabla donde se muestre el resultado de la división de cada uno de estos número por -2 ( $R = A/(-2)$ ).

**Solución:**


N <sup>o</sup>	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>	N <sup>o</sup> /(-2)	R <sub>3</sub>	R <sub>2</sub>	R <sub>1</sub>	R <sub>0</sub>
0	0	0	0	0	0	0	0	0	0
+1	0	0	0	1	0	0	0	0	0
+2	0	0	1	0	-1	1	1	1	1
+3	0	0	1	1	-1	1	1	1	1
+4	0	1	0	0	-2	1	1	1	0
+5	0	1	0	1	-2	1	1	1	0
+6	0	1	1	0	-3	1	1	0	1
+7	0	1	1	1	-3	1	1	0	1
-8	1	0	0	0	+4	0	1	0	0
-7	1	0	0	1	+3	0	0	1	1
-6	1	0	1	0	+3	0	0	1	1
-5	1	0	1	1	+2	0	0	1	0
-4	1	1	0	0	+2	0	0	1	0
-3	1	1	0	1	+1	0	0	0	1
-2	1	1	1	0	+1	0	0	0	1
-1	1	1	1	1	0	0	0	0	0

## ESTRUCTURA DE COMPUTADORES. UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)

**2.6.** Considerar la ALU y los registros que se muestran en la figura. Responder a las siguientes cuestiones escribiendo la(s) palabra(s) de control adecuada(s). Cada palabra de control debe especificarse de acuerdo con el formato  $C_4C_3C_2C_1C_0$ . Por ejemplo, la operación " $A+B \rightarrow A$ " se escribiría 10001.

- c) Sugerir dos métodos para llevar el registro A al valor cero.
- d) Sugerir una secuencia de control que intercambie los contenidos de los registros A y B. La interpretación de los distintos puntos de control se resume en la tabla adjunta.

$C_1C_0$	$\rightarrow R$	$\rightarrow S$	$C_3C_2$	F	$C_4$	ACCION
00	A	A	00	$R + S$	0	$F \rightarrow B$
01	A	B	01	$R - S$	1	$F \rightarrow A$
10	B	A	10	$R \text{ AND } S$		
11	B	B	11	$R \text{ XOR } S$		




### Solución:

FUNCION	OPERACIONES	$C_4$	$C_3$	$C_2$	$C_1$	$C_0$
a1) $0 \Rightarrow R_A$	$R_A \oplus R_A \Rightarrow R_A$	1	1	1	0	0
a2) $0 \Rightarrow R_A$	$R_A - R_A \Rightarrow R_A$	1	0	1	0	0
b1) $R_A \Leftrightarrow R_B$	$R_A + R_B \Rightarrow R_B$	0	0	0	0	1
	$R_B - R_A \Rightarrow R_A$	1	0	1	1	0
	$R_B - R_A \Rightarrow R_B$	0	0	1	1	0
b2) $R_A \Leftrightarrow R_B$	$R_A \oplus R_B \Rightarrow R_A$	1	1	1	0	1
	$R_A \oplus R_B \Rightarrow R_B$	0	1	1	0	1
	$R_A \oplus R_B \Rightarrow R_A$	1	1	1	0	1

**2.7.** Utilizando la ALU de la figura, indique las operaciones a realizar en la ALU para que las salidas representen el módulo del resultado de la diferencia ( $X - Y$ ), en donde X e Y son números positivos de 4 bits en complemento a 2.

$S_1 S_0$	Operación
0 0	$F = \text{AND}(A, B)$
0 1	$F = /A + C_{IN}$
1 0	$F = A + B + C_{IN}$
1 1	$F = A + /B + C_{IN}$



### Solución:

$$|X - Y| = X - Y, \text{ si } X \geq Y. \quad |X - Y| = Y - X = -(X - Y), \text{ si } X < Y.$$

Asociando las entradas X e Y a las entradas A y B y tomando  $C_{IN} = '1' \Rightarrow$

El programa sería:

El control sería:

- Restar  $A - B$

- Activar  $S_1 S_0 = 1 1$  // se ejecuta  $F = A + C_2(B) \Rightarrow (X - Y)$

- Si  $C_{OUT} = '1'$  ( $X \geq Y$ )

-  $F = |X - Y|$

- Si  $C_{OUT} = '0'$  ( $X < Y$ )

- y por tanto se debe invertir el valor de F para obtener  $(Y - X)$ .

2.- Con  $F = A$  y  $C_{IN} = '1'$ . Activando  $S_1 S_0 = 0 1$ , se ejecuta  $F = /A + 1 \Rightarrow C_2(A) \Rightarrow (Y - X)$

## ESTRUCTURA DE COMPUTADORES.

### UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)

**2.8.** Diseñar en VHDL un circuito *Barrel Shift*, para números de 32 bits y un máximo de 31 desplazamientos, tanto a la izquierda como a la derecha.

#### Solución:

```
-----
-- Desplazador de barril parametizable
-----

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity Desplazador is
    generic (n: integer := 4); -- n: 16,8,4,2,1
    Port ( sright : in  STD_LOGIC;
          data_in  : in  STD_LOGIC_VECTOR (31 downto 0);
          data_out : out STD_LOGIC_VECTOR (31 downto 0);
          enable   : in  STD_LOGIC);
end Desplazador;

architecture generica of Desplazador is
    signal ceros: std_logic_vector (n-1 downto 0) ;
begin
    ceros <= (others => '0');
    process (enable, data_in, sright)
    begin
        if enable = '1' then
            if sright = '1' then data_out <= ceros & data_in(31 downto n) ;
                                else data_out <= data_in(31-n downto 0) & ceros ;
                                end if;
            else data_out <= data_in;
            end if;
        end process;
    end generica;

-----
-- Barrel Shift
-----

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity Barrel is
    Port ( despl : in  STD_LOGIC_VECTOR (4 downto 0);
          data_in : in  STD_LOGIC_VECTOR (31 downto 0);
          data_out : out STD_LOGIC_VECTOR (31 downto 0);
          sright : in  STD_LOGIC;
          enable  : in  std_logic);
end Barrel;

architecture Behavioral of Barrel is
    COMPONENT Desplazador
        generic ( n: integer );
        PORT(
            sright : IN  std_logic;
            data_in : IN  std_logic_vector(31 downto 0);
            data_out : OUT std_logic_vector(31 downto 0);
            enable : IN  std_logic
        );
    END COMPONENT;
    signal habilitar: std_logic_vector (4 downto 0);
    signal dieciseis: std_logic_vector (31 downto 0);
    signal ocho: std_logic_vector (31 downto 0);
    signal cuatro: std_logic_vector (31 downto 0);
    signal dos: std_logic_vector (31 downto 0);

begin
    habilitar <= ( 4 => enable and despl(4), 3 => enable and despl(3), 2 => enable and despl(2),
                  1 => enable and despl(1), 0 => enable and despl(0)) ;

    u16: desplazador
        generic map (n => 16)
        PORT MAP (sright => sright, data_in => data_in, data_out => dieciseis, enable => habilitar(4));
    u8: desplazador
        generic map (n => 8)
        PORT MAP (sright => sright, data_in => data_in, data_out => ocho, enable => habilitar(3));
    u4: desplazador
        generic map (n => 4)
        PORT MAP (sright => sright, data_in => data_in, data_out => cuatro, enable => habilitar(2));
    u2: desplazador
        generic map (n => 2)
        PORT MAP (sright => sright, data_in => data_in, data_out => dos, enable => habilitar(1));
    u1: desplazador
        generic map (n => 1)
        PORT MAP (sright => sright, data_in => data_in, data_out => data_out, enable => habilitar(0));
end Behavioral;
```

**ESTRUCTURA DE COMPUTADORES.**  
**UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)**

```
u4: desplazador    PORT MAP (sright => sright, data_in => dieciseis, data_out => ocho, enable => habilitar(3));
                    generic map (n => 4)
u2: desplazador    PORT MAP (sright => sright, data_in => ocho, data_out => cuatro, enable => habilitar(2));
                    generic map (n => 2)
u1: desplazador    PORT MAP (sright => sright, data_in => cuatro, data_out => dos, enable => habilitar(1));
                    generic map (n => 1)
                    PORT MAP (sright => sright, data_in => dos, data_out => data_out, enable => habilitar(0));
end Behavioral;
```

```
-----
-- Simulador para el Barrel Shift
-----

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_unsigned.all;
USE ieee.numeric_std.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;

ENTITY Barrel_TB IS
END Barrel_TB;

ARCHITECTURE behavior OF Barrel_TB IS
    COMPONENT Barrel
    PORT(
        despl : IN  std_logic_vector(4 downto 0);
        data_in : IN  std_logic_vector(31 downto 0);
        data_out : OUT std_logic_vector(31 downto 0);
        sright : IN  std_logic;
        enable : IN  std_logic
    );
    END COMPONENT;

    --Inputs
    signal despl : std_logic_vector(4 downto 0) := (others => '0');
    signal data_in : std_logic_vector(31 downto 0) := (others => '0');
    signal sright : std_logic := '0';
    signal enable : std_logic := '0';

    --Outputs
    signal data_out : std_logic_vector(31 downto 0);


BEGIN

    -- Instantiate the Unit Under Test (UUT)
    uut: Barrel PORT MAP (
        despl => despl,
        data_in => data_in,
        data_out => data_out,
        sright => sright,
        enable => enable
    );

    -- Stimulus process
    stim_proc: process
    begin
        enable <= '1' ;
        sright <= '1' ;
        -- Desplazamiento a la derecha.
        data_in <= x"80000000" ;
        for i in 0 to 31 loop
            despl <= conv_std_logic_vector (i,5);
            wait for 10 ns;
        end loop;
        -- Desplazamiento a la izquierda.
        sright <= '0';
        data_in <= x"00000001" ;
        for i in 0 to 31 loop
            despl <= conv_std_logic_vector (i,5);
            wait for 10 ns;
        end loop;
    end process;
END;
```

## ESTRUCTURA DE COMPUTADORES. UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)

**2.9.** Se tiene la arquitectura de la figura con un banco de dos registros (R0 y R1) de 8 bits y una ALU de 8 bits que realiza cuatro operaciones (ver tabla). La señal de control ALUOp, de 2 bits, sirve para elegir la operación a realizar. Las señales de control Rs1, Rs2 y Rd sirven para indicar cuáles son los 2 registros utilizados en la ALU (Rs1 para Op1 y Rs2 para Op2) y cuál es el registro escrito (Rd para Result). En todas ellas, '0' indica el registro R0 y '1' indica el registro R1. La operación SLT pone la salida a 1 (número entero 1) si  $Op1 < Op2$  y a 0 (número entero 0) en caso contrario, considerando que los operandos tienen signo y están en complemento a 2.



La palabra de control es de 5 bits, (ALUOp,Rs1,Rs2,Rd). Por ejemplo, si la palabra de control es "00011" se realizará la operación  $R1 \leftarrow R0 + R1$ ;

a. Indique la palabra de control para conseguir que R0 quede a 0.

ALUOp,Rs1,Rs2,Rd  $\Rightarrow$  10000  $\Rightarrow R0 = XOR(R0, R0)$ .

también  $\Rightarrow$  10110  $\Rightarrow R0 = XOR(R1, R1)$ .

también  $\Rightarrow$  11000  $\Rightarrow R0 = SLT(R0, R0)$ .

también  $\Rightarrow$  11110  $\Rightarrow R0 = SLT(R1, R1)$ .

b. Indique la palabra de control para conseguir que R1 reciba NOT(R0)

ALUOp,Rs1,Rs2,Rd  $\Rightarrow$  01001  $\Rightarrow R1 = NAND(R0, R0)$ .

c. Si inicialmente  $R0=0x08$  y  $R1=0xFF$ , indique a qué queda el registro R1 tras realizar la siguiente secuencia de instrucciones: 1. "00010" y 2. "11101"

00010  $\Rightarrow R0 = R0 + R1 = 0x07$

11101  $\Rightarrow$  Si  $R1 < R0$ , then  $R1 = 0x01$ , else  $R1 = 0x00$ .

**R1 = 0x01**

d. Si inicialmente  $R0=0xFE$  y  $R1=0x05$ , indique a qué queda el registro R1 tras realizar la siguiente secuencia de instrucciones: 1. "11011" y 2. "10011"


11011  $\Rightarrow$  Si  $R0 < R1$ , then  $R1 = 0x01$ , else  $R1 = 0x00$ .

10011  $\Rightarrow R1 = XOR(R0, R1)$

**R1 = 0xFF**

## ESTRUCTURA DE COMPUTADORES. UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)

**2.10.** En el circuito de la figura se muestra la arquitectura de un cierto sistema digital en el que se distinguen elementos combinacionales ya conocidos como multiplexores, decodificadores y una unidad aritmético lógica (ALU), y elementos secuenciales como un conjunto de 32 registros, en el que como es habitual, el registro R<sub>0</sub> es de sólo lectura y su valor es siempre 0. Considere que todos los registros son de 32 bits y salvo R<sub>0</sub> con valores desconocidos. En la figura se identifican cuatro señales de control con distinto tamaño en bits, R<sub>D</sub>, R<sub>X</sub>, R<sub>Y</sub> y ALU<sub>FUN</sub>.



La operación SLT de la ALU, como se ha visto en clase, pone un '1' en el registro destino si el valor de la entrada X es menor que el de la entrada Y.

A la vista del esquema facilitado, se pide:

**a)** Señale, justificando necesariamente la respuesta, el tamaño en bits y la función de la señal de control "R<sub>D</sub>".

"R<sub>D</sub>" es la señal de entrada de un decodificador 5-32, por tanto es una señal de 5 bits,  $2^5 = 32$ . Su función en el circuito es seleccionar, habilitar para escritura el registro destino, un único registro entre los 32 posibles. Cuando R<sub>D</sub> = "00000", el REG-0 no se habilita.

**b)** Señale, justificando necesariamente la respuesta, el tamaño en bits y la función de la señal de control "R<sub>X</sub>".

"R<sub>X</sub>" es la señal de control de un multiplexor 32-1. Por tanto es una señal 5 bits,  $2^5 = 32$ . Su función en el circuito es seleccionar, elegir entre los 32 posibles registros, el registro desde donde se lee el operando X de acceso a la ALU.

**c)** Describa un algoritmo como desee y asócielo a la palabra o palabras de control correspondientes para su ejecución para conseguir que R<sub>5</sub> <= 0xFFFFFFFF.

La operación sólo necesita una única instrucción.  
R<sub>5</sub> <= NOT R<sub>0</sub>

Palabra de control: R<sub>D</sub>, R<sub>X</sub>, R<sub>Y</sub>, ALU<sub>FUN</sub>  
**00101, 00000, XXXXX, 11**

**d)** Diseñe un algoritmo y escriba la palabra o palabras de control necesarias para su ejecución para calcular la operación R<sub>4</sub> <= Complemento a 2 de R<sub>3</sub>.

La operación necesita cuatro instrucciones.

Palabra de control: R<sub>D</sub>, R<sub>X</sub>, R<sub>Y</sub>, ALU<sub>FUN</sub>

- Poner un valor < 0 en un registro (R<sub>5</sub> todos '1', valor -1)

R<sub>5</sub> <= NOT R<sub>0</sub>

**00101, 00000, XXXXX, 11**

- Utilizar SLT entre R<sub>0</sub> y R<sub>5</sub>, (R<sub>5</sub> = "0..01")

R<sub>5</sub> <= SLT X,Y

**00101, 00101, 00000, 01**

- Complemento el registro R<sub>4</sub> y sumar '1' al resultado

R<sub>3</sub> <= NOT R<sub>3</sub>

**00011, 00011, XXXXX, 11**

R<sub>4</sub> <= R<sub>5</sub> + R<sub>3</sub>

**00100, 00101, 00011, 00**

**NOTA:** Para considerar válida una palabra de control, debe señalar la secuencia de bits que corresponda en el orden de las variables R<sub>D</sub>, R<sub>X</sub>, R<sub>Y</sub>, ALU<sub>FUN</sub>. Utilice una coma para separar cada señal.




## ESTRUCTURA DE COMPUTADORES. UNIDAD 2.- LA UNIDAD ARITMÉTICO LÓGICA (ALU)

**2.11.** En el circuito de la figura se muestra la arquitectura básica de un sistema microprocesador, con un banco de 8 registros de 16 bits y una ALU capaz de realizar 8 operaciones distintas. Los 8 registros se denominan R0 a R7. El registro R0 es constante e igual a 0, el registro R1 también es constante e igual a 1, y el registro R2 también es constante e igual a 2. El resto de registros, R3 a R7, son variables y de propósito general.

Los bits de control Rs1 y Rs2 indican, respectivamente, qué registros irán a Op1 y Op2 de la ALU, mientras que los bits de control Rd indican qué registro recibirá el valor de la salida de la ALU, Resul. Por su parte, la operación realizada en la ALU se decide mediante los bits de control ALUFunc. En el caso de los desplazamientos, Op1 es el operando desplazado y Op2 indica en cuántas posiciones hay que desplazarlo.

ALUFunc	Operación
000	Resul = Op1 + Op2
001	Resul = Op1 - Op2
010	Resul = Op1 NOR Op2
011	Resul = Op1 XOR Op2
100	Resul = Op1 AND Op2
101	Resul = Op1 SLL Op2
110	Resul = Op1 SRL Op2
111	Resul = Op1 SRA Op2



Se pide:

- a. Dadas las instrucciones en código máquina de la tabla adjunta, se pide, traducir este código a la “Instrucción ensamblador” correspondiente y calcular el valor de los registros destinos del código dado. El estado inicial de los registros es desconocido, pero las instrucciones indicadas se ejecutan en el orden señalado.

ALUFunc, Rd, Rs1, Rs2	Instrucción ensamblador
001, 011, 000, 001	R3 = R0 - R1
011, 100, 001, 010	R4 = R1 XOR R2
101, 101, 001, 010	R5 = R1 SLL R2
110, 110, 011, 010	R6 = R3 SRL R2
111, 111, 011, 010	R7 = R3 SRA R2

Registro	Valor final
R3	0xFFFF
R4	0x0003
R5	0x0004
R6	0x3FFF
R7	0xFFFF

- b. Sin tener en cuenta los valores de los registros de las operaciones anteriores, ahora se quiere realizar la operación  $R4 = 7 \cdot R3$ . Al no existir dicha operación en este micro, se realizará a través de una serie de instrucciones. Se pide el código ensamblador así como el código máquina que realizan la operación solicitada. Se valorará, por este orden, utilizar el mínimo número de instrucciones posible y no modificar el contenido de los registros no implicados en la operación (o el mínimo número de registros).

Instrucción ensamblador	ALUFunc, Rd, Rs1, Rs2	Comentarios (opcionales)
R4 = R1 + R2	000, 100, 001, 010	R4 = 3
R4 = R3 SLL R4	101, 100, 011, 100	R4 = 8·R3
R4 = R4 - R3	001, 100, 100, 011	R4 = 7·R3