SIMULACRO DE EXAMEN. PARCIAL 3.

P1. Se quiere ejecutar el código adjunto escrito para MIPS, en una implementación multiciclo, tal y como la estudiada en la asignatura. En la tabla facilitada, se indica las señales de control que corresponden al último ciclo (T) de la instrucción que se acaba de ejecutar.

correspondent at attime elete (1) e	o la mondoción que de dedada de	ojocatan
.text 0x0000	.text 0x200	.data 0x2000
j main	def: addi \$t0, \$0, -1	A: 0x00FF
.text 0x0100	sw \$t0, 28(\$sp)	B: 0x0FF0
main: lw \$t0, A(\$0)	j done	
lw \$t1, B(\$0)	done:	
sll \$t0, \$t0, 4		
beq \$t1, \$t0, def		
sll \$t0, \$t0, 2		
add \$t2, \$t0, \$sp		
is0: sw \$0, 28(\$sp)		
j done		
is2: addi \$t0, \$0, 1		
sw \$t0, 32(\$sp)		
j done		

Con los datos de los que se dispone y en función de los valores de los registros implicados, se pide:

a. Señale, el valor en hexadecimal del registro \$pc para el ciclo actual T.


b. Complete la tabla para los once ciclos siguientes, del T+1 al T+11.

	Т	T+1	T+2	T+3	T+4	T+5	T+6	T+7	T+8	T+9	T+10	T+11
Instrucción*												
IorD	Х											
IRWrite	0											
Branch	1											
MemWrite	0											
MemtoReg	Х											
RegDest	Х											
RegWrite	0											
PC_Write	0											
ALUScrA	0											
ALUScrB _(1:0)	00											

^{*} Divida la fila Instrucción tantas veces como sea necesario para separar las diferentes instrucciones ejecutadas, en función del número de ciclos necesarios para cada instrucción

SIMULACRO DE EXAMEN. PARCIAL 3.

P2. En la figura que se adjunta se puede observar el esquemático de un procesador multiciclo distinto al MIPS. En cada ciclo de reloj sólo se ejecutará la ruta de datos comprendida entre registros (desde lectura en un registro hasta escritura en otro registro o en memoria, por ejemplo, desde PC hasta IR). Se conocen dos tipos de instrucciones en las que, aparte de registro de destino (A3), los operandos fuentes pueden ser: dos registros (A1, A2), o un registro (A1) y un dato inmediato (Inm). Además, el procesador es capaz de ejecutar saltos incondicionales de tipo Jump, y condicionales de tipo Branch. Se sabe que todas las instrucciones ocupan 2 bytes.



a) Se pide completar el cronograma con las señales de control necesarias, ciclo a ciclo, para ejecutar las siguientes instrucciones. Si considera que una instrucción dura menos de 5 ciclos no rellene los ciclos no utilizados.

xor \$A3, \$A1, \$A2 # XOR lógica del contenido de los registros A1 y A2, dejando el resultado en el registro A3.

Iw \$A3, \$A1, Inm # Lee la posición de memoria indicada por la suma del registro A1 y el dato inmediato Inm # extendido en signo a 24 bits, y el dato leído lo guarda en el registro \$A3.

Instrucción			xor					lw		
Ciclo	1	2	3	4	5	1	2	3	4	5
PCWrite										
IRWrite										
RegWrite										
MemWrite										
Branch										
Jump										
ALUSrc1										
ALUSrc2										
DataToReg										

SIMULACRO DE EXAMEN. PARCIAL 3.

P3. Se desea diseñar un sistema electrónico basado en un procesador, con un bloque RAM otro ROM y varios bloques destinados a dispositivos periféricos. Se conoce que el procesador es capaz de manejar un bus de direcciones de 20 bits. Se ofrece su mapa de direcciones incompleto.

Componente	Bit Selección	Capacidad	Dirección inicial	Dirección final
ROM	CS1		0x40000	0x4FFFF
Periférico 1 (P1)	CS2	128 kbytes		0x1FFFF
Periférico 2 (P2)	CS3	256 kbytes		
RAM	CS4	256 kbytes	0xC0000	

- **a.** Con estos datos complete la tabla con el mapa de direcciones adjunto teniendo en cuenta que todos los bloques deben estar alineados.
- **b.** Indique las ecuaciones de los bits de selección de los tres bloques periféricos CS1, CS2 y CS4, utilizando el **mapeo completo** de direcciones.
- **c.** Indique las ecuaciones más reducidas posibles (**mapeo incompleto**) para los bits de selección CS2 y CS3, entendiendo que deben ser ecuaciones válidas para seleccionar el mapa completo.

Nota: Para referirse a los bits de direcciones utilice la notación A₀, A₁, A₂....

b)

CS1 =		
<u>CS2</u> =		
CS4 =		

c)

CS2 =	
CS3 =	