

Unidad 4. El Procesador II: Diseño y control de la ruta de datos. Arquitectura unicycle

Escuela Politécnica Superior - UAM

Índice

- **Introducción**
- Ruta de datos uniciclo
- Control uniciclo
- Añadir más instrucciones

Introducción

APLICACIÓN SOFTWARE	PROGRAMAS
SISTEMAS OPERATIVOS	DRIVERS
ARQUITECTURA	INSTRUCCIONES REGISTROS
MICRO-ARQUITECTURA	CAMINO DE DATOS CONTROLADORES
LÓGICA	SUMADORES MEMORIA
CIRCUITOS DIGITALES	PUERTAS LÓGICAS
CIRCUITOS ANALÓGICOS	AMPLIFICADORES FILTROS
DISPOSITIVOS	TRANSISTORES DIODOS
FÍSICA	ELECTRONES

- **Arquitectura:**

- Es la visión que desde el punto de vista del programador se tiene del sistema computador (U3).

- **Microarquitectura:**


- Es la implementación en hardware del computador (U4 y U5).
- Ruta de datos: bloques funcionales
- Ruta de control: señales de control internas

Microarquitectura


- Hay múltiples implementaciones de la misma arquitectura (juego de instrucciones):
 - Uniciclo (U4)
 - Cada instrucción se ejecuta en un ciclo de reloj
 - Multiciclo (U5)
 - Cada instrucción se divide en pasos cortos, cada uno de un ciclo de reloj mucho más rápido
 - Segmentado (*pipelined*)
 - Cada instrucción se divide en pasos cortos
 - Se ejecutan múltiples instrucciones a la vez, cada una en un paso (segmento) distinto.

Microarquitectura


- Uniciclo (U4)



- Multiciclo (U5)



- Segmentado (ARQ 3º)



Subconjunto del MIPS


- Para estudiar la microarquitectura consideramos inicialmente sólo un subconjunto del juego de instrucciones:
 - ✓ R-Type: `and`, `or`, `add`, `sub`, `slt`
 - ✓ I-Type, de memoria: `lw`, `sw`
 - ✓ I-Type, de saltos: `beq`
- Luego añadiremos más instrucciones (`addi`, `j` (J-Type)).
- En el laboratorio de prácticas se añadirán algunas más.

Índice

- Introducción
- **Ruta de datos uniciclo**
- Control uniciclo
- Añadir más instrucciones

Estado de la arquitectura

- Se puede conocer en qué situación se encuentra el micro conociendo los valores de:
 - PC
 - Banco de registros (los 32 registros)
 - Memoria (de código y de datos)
- Primeros elementos a considerar en la ruta de datos:




Ruta de datos: captura lw

El análisis de la ruta de datos comienza con la instrucción:

(0x8C112000) lw \$s1, 0x2000(\$0)

y los pasos para ejecutarla:

➤ **PASO 1:** captura de instrucción (*fetch*)




Instr <= "100011 00000 10001 0010000000000000"

op: Instr [31:26] = "100011"	=>	lw
rs: Instr [25:21] = "00000"	=>	\$0
rt: Instr [20:16] = "10001"	=>	\$s1
imm: Instr [15:0] = "0010000000000000"	=>	0x2000

Ruta de datos: lectura de registros lw

- **PASO 2:** lectura de los operandos fuente del banco de registros




A1: Instr [25:21] = "00000"; RD1 <= "0x00000000" = (\$0)

`lw $s1, 0x2000($0)`

Ruta de datos: dato inmediato lw

➤ PASO 3: extensión en signo del dato inmediato




$\text{SignImm} \leq 0x00002000 = \text{Sign Extend } (0x2000)$

`lw $s1, 0x2000($0)`

Ruta de datos: dirección lw

- **PASO 4:** calcular la dirección para acceso a memoria de datos sumando $([rs] + \text{SignImm})$ en la ALU




$\text{ALUResult} \leq 0x00002000 = 0x00000000 + 0x00002000$

`lw $s1, 0x2000($0)`

Ruta de datos: leer memoria lw

- **PASO 5:** leer el dato buscado de memoria y escribirlo en el registro destino, rt




A3: Instr [20:16] = "10001" (\$s1)

\$s1 <= WD3 = MEM[0x00002000]

`lw $s1, 0x2000($0)`

Ruta de datos: incrementar PC

- **PASO 6:** incrementar el PC en 4 para tener la dirección de la próxima instrucción



$\$PC \leq \$PC + 4$


```
lw $s1, 0x2000($0)
```

+ Ruta de datos: instrucción SW

Sobre esta ruta de datos, vemos qué falta para otras instrucciones:

Empezamos con `sw $s1, 0x2000($0)` (**0xAC112000**)


✓ Pasos 1, 2, 3 y 4 iguales que en el caso de lw



$ALUResult \leq 0x00002000 = 0x00000000 + 0x00002000$

+ Ruta de datos: instrucción SW

- ✓ Falta una forma de leer un segundo registro y escribirlo en memoria



A2: Instr [20:16] = "10001" (\$s1)


MEM[0x00002000] <= RD2 = (\$s1)

sw \$s1, 0x2000(\$0)

+ Ruta de datos: Instrucciones tipo-R

Ejemplo: `add $s1, $t1, $t2` (**0x012A8820**)

- ✓ Leer dos registros fuente, rs y rt. Ambos son entradas de la ALU
- ✓ Lo que se escribe en registro es ALUResult y no lo que viene de memoria
- ✓ Se escribe en rd (en lugar de rt).




A3: Instr [15:11] = "10001" (\$s1) \$s1 <= WD3 = ALUResult (\$t1+\$t2)

+ Ruta de datos: instrucción beq

Se decide si se salta o no con la bandera Z

✓ Cálculo de la dirección de salto (*Branch Target Address*):

$$\text{BTA} = (\text{PC}+4) + (\text{Sign Extend } \{\text{imm} \ll 2\})$$




Branch se pondrá a 1 si se está ejecutando un beq

PCSrc se pondrá a 1 si Branch=1 y la condición de salto se cumple (Z=1)

Ruta de datos y de control

Las señales de control se generan según cada instrucción

(Hay que decodificar opcode y funct)




Índice

- Introducción
- Ruta de datos uniciclo
- **Control uniciclo**
- Añadir más instrucciones

Unidad de Control

- La Unidad de Control UC, genera dos buses de control:
 - ALUControl (3 bits): depende de **opcode** y **funct**
 - Resto (6 bits): sólo depende de **opcode**, no depende de **funct**




Decodificador de la ALU

OPCODE	Funct	ALUControl_{2:0}
100011 (lw) 101011 (sw)	X	010 (Sumar)
000100 (beq)	X	110 (Restar)
000000	100000 (add)	010 (Sumar)
000000	100010 (sub)	110 (Restar)
000000	100100 (and)	000 (Y lógico)
000000	100101 (or)	001 (O lógico)
000000	101010 (slt)	111 (SetLessThan)


Ruta de control

Señal	Significado	Significado de valores	
		0	1
MemToReg	Decide si al banco de registros les llega un dato de la memoria de datos o si le llega el resultado de la ALU	Resultado de la ALU	Dato de la memoria de datos
MemWrite	Decide si se va a escribir un registro en la memoria de datos.	No	Sí
Branch	Indica si se está ejecutando una instrucción beq	No	Sí
PcSrc	Indica si hay que realizar el salto del beq. Sólo activa cuando Branch=1 y Z=1	No	Sí
ALUSrc	Decide cuál será el segundo operando de la ALU	Registro RT [20:16]	Dato Inm
RegDst	Indica la dirección de registro destino		
RegWrite	Indica si el banco de registros debe guardar un		




Ruta de control

Señal	Significado	Significado de valores	
		0	1
MemToReg	Decide si al banco de registros les llega un dato de la memoria de datos o si le llega el resultado de la ALU	Resultado de la ALU	Dato de la memoria de datos
MemWrite	Decide si se va a escribir un registro en la memoria de datos.	No	Sí
Branch	Indica si se está ejecutando una instrucción beq	No	Sí
PcSrc	Indica si hay que realizar el salto del beq. Sólo activa cuando Branch=1 y Z=1	No	Sí
ALUSrc	Decide cuál será el segundo operando de la ALU	Registro RT [20:16]	Dato Inm
RegDst	Indica la dirección de registro destino		
RegWrite	Indica si el banco de registros debe guardar un		




Ruta de control

Señal	Significado	Significado de valores	
		0	1
MemToReg	Decide si al banco de registros les llega un dato de la memoria de datos o si le llega el resultado de la ALU	Resultado de la ALU	Dato de la memoria de datos
MemWrite	Decide si se va a escribir un registro en la memoria de datos.	No	Sí
Branch	Indica si se está ejecutando una instrucción beq	No	Sí
PcSrc	Indica si hay que realizar el salto del beq. Sólo activa cuando Branch=1 y Z=1	No	Sí
ALUSrc	Decide cuál será el segundo operando de la ALU	Registro RT [20:16]	Dato Inm
RegDst	Indica la dirección de registro destino		
RegWrite	Indica si el banco de registros debe guardar un		




Ruta de control

Señal	Significado	Significado de valores	
		0	1
MemToReg	Decide si al banco de registros les llega un dato de la memoria de datos o si le llega el resultado de la ALU	Resultado de la ALU	Dato de la memoria de datos
MemWrite	Decide si se va a escribir un registro en la memoria de datos.	No	Sí
Branch	Indica si se está ejecutando una instrucción beq	No	Sí
PcSrc	Indica si hay que realizar el salto del beq. Sólo activa cuando Branch=1 y Z=1	No	Sí
ALUSrc	Decide cuál será el segundo operando de la ALU	Registro RT [20:16]	Dato Inm
RegDst	Indica la dirección de registro destino		
RegWrite	Indica si el banco de registros debe guardar un		




Ruta de control




Señal	Significado	Diagrama de la Unidad de Control	
MemToReg	Decide si al banco de registros les llega un dato o si le llega el resultado de la ALU		
MemWrite	Decide si se va a escribir un registro en la		
Branch	Indica si se está ejecutando una instrucción beq		
PcSrc	Indica si hay que realizar el salto del beq. Sólo activa cuando Branch=1 y Z=1	No	Sí
ALUSrc	Decide cuál será el segundo operando de la ALU	Registro RT [20:16]	Dato Inm
RegDst	Indica la dirección de registro destino	Registro RT [20:16]	Registro RD [15:11]
RegWrite	Indica si el banco de registros debe guardar un resultado	No	Sí

Ruta de control




Ruta de control




Decodificador principal (R-type)

Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUCtrl
R-type	000000	1	1	0	0	0	0	
lw	100011							
sw	101011							
beq	000100							




Decodificador principal (lw)

Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUCtrl
R-type	000000	1	1	0	0	0	0	
lw	100011	1	0	1	0	0	1	010
sw	101011							
beq	000100							




Decodificador principal (sw)

Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUCtrl
R-type	000000	1	1	0	0	0	0	
lw	100011	1	0	1	0	0	1	010
sw	101011	0	X	1	0	1	X	010
beq	000100							



Decodificador principal (beq)

Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUCtrl
R-type	000000	1	1	0	0	0	0	
lw	100011	1	0	1	0	0	1	010
sw	101011	0	X	1	0	1	X	010
beq	000100	0	X	0	1	0	X	110




Índice

- Introducción
- Ruta de datos uniciclo
- Control uniciclo
- **Añadir más instrucciones**

Añadimos instrucciones: addi


- No hacen falta cambios en la ruta de datos



Cambios en el control: addi

➤ No hacen falta cambios en la ruta de datos


Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUCtrl
addi	001000	1	0	1	0	0	0	010



Añadimos instrucciones: j

- Cálculo de la dirección de salto (*jump target address*):

$$JTA = (PC+4)[31:28] \& \text{addr} \& \text{"00"}$$



Cambios en el control: j

Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUCtrl	Jump
R-type	000000	1	1	0	0	0	0		0
lw	100011	1	0	1	0	0	1	010	0
sw	101011	0	X	1	0	1	X	010	0
beq	000100	0	X	0	1	0	X	110	0
addi	001000	1	0	1	0	0	0	010	0
j	000010	0	X	X	X	0	X	XX	1

Ruta de datos y de control

Señal	Significado	Significado de valores		Uso
		0	1	
MemToReg	Decide si al banco de registros les llega un dato de la memoria de datos o si le llega el resultado de la ALU	Resultado de la ALU	Dato de la memoria de datos	1: lw X: sw, beq, jump 0: Resto de operaciones
MemWrite	Decide si se va a escribir un registro en la memoria de datos.	No	Sí	1: sw 0: Resto de operaciones
Branch	Indica si se está ejecutando una instrucción beq	No	Sí	1: beq X: jump 0: Resto de operaciones
PcSrc	Indica si hay que realizar el salto del beq. Sólo activa cuando Branch=1 y Z=1	No	Sí	1: beq y condición cumplida 0: Resto de operaciones
ALUControl	Indica la operación a ejecutar en la ALU	-	-	-
ALUSrc	Decide cuál será el segundo operando de la ALU	Registro RT [20:16]	Dato Inm	1: I-type, excepto beq 0: R-type, beq X: jump
RegDst	Indica la dirección de registro destino	Registro RT [20:16]	Registro RD [15:11]	1: R-type 0: I-type, excepto sw y beq, jump X: sw, beq, jump
RegWrite	Indica si el banco de registros debe guardar un resultado	No	Sí	0: sw, beq, jump 1: Resto de operaciones
Jump	Indica si hay una instrucción de tipo jump	No	Sí	1: jump 0: Resto de operaciones

P



Unidad 4. El Procesador II: Diseño y control de la ruta de datos. Arquitectura unicycle

Escuela Politécnica Superior - UAM

4.7. En la primera columna de la tabla adjunta se muestra un programa escrito para MIPS que se ejecuta en la arquitectura uniciclo estudiada. Se pide indicar los valores y las señales de los registros indicados en la tabla, al ejecutar el código dado.

Nota: En la tabla se incluyen cuatro palabras almacenadas en la memoria de datos, indicándose dirección y valor de la palabra contenida en dicha dirección:

Código	Señal/registro	T	T+1
<pre> .text 0x0800 lw \$s1, B(\$0) lw \$s2, C(\$0) and \$s3, \$s1, \$s2 sw \$s3, D(\$0) add \$s4, \$s1, \$s2 lw \$s5, D(\$0) fin: j fin </pre>	pc	0x0800	
	Jump	0	
	MemtoReg	1	
	MemWrite	0	
	Branch	0	
	ALUSrc	1	
	RegDst	0	
	RegWrite	1	
<pre> .data 0x2000 A: 0x00000005 B: 0x0000000C C: 0x00000007 D: 0x0000002F </pre>			
	\$s1	0x0000	
	\$s2	0x0000	
	\$s3	0x0000	
	\$s4	0x0000	
	\$s5	0x0000	

4.5.- Dada la arquitectura de ciclo único de MIPS, se señalan dos instrucciones en lenguaje máquina 0x8C430010 y 0x1023000C se pide para cada caso:


- ¿Cuál es la salida de la extensión de signo y la salida de la unidad "Despl.lzq.2" en la ruta de datos para el salto incondicional?
- ¿Cuáles son los valores de las entradas de la unidad de control de la ALUControl[2:0]?
- ¿Cuál es la nueva dirección en el PC después de ejecutar la instrucción?

Se conoce que todos los datos en memoria valen 0x0FF y que el contenido de los registros señalados en la tabla adjunta es:

\$0	\$at	\$v0	\$v1	\$a0	\$a1	\$a2	\$t0	\$t4	\$ra
0	-16	-2	-3	4	-10	-6	-1	8	-4

Para cada una de las instrucciones anteriores, se pide:

- Mostrar los valores de las salidas de cada multiplexor durante la ejecución. Si se desconoce el valor indicarlo con una X.
- ¿Cuáles son los valores de las entradas de la ALU y de las 2 unidades de suma?
- ¿Cuáles son los valores de las entradas del banco de registros?



4.15.- Durante la ejecución de un cierto código ensamblador para MIPS, en el ciclo de reloj de valor T, el valor de las señales de control, el de alguno de los registros y el de algunas posiciones de la memoria de datos, son los señalados en las tablas facilitadas. Se pide:


- Analizando las señales de control para el ciclo de reloj actual de valor T, identificar la instrucción que se está ejecutando y completar el código restante con el valor en binario de las señales de control indicadas.
- Completar con su valor en hexadecimal el de los registros y el de las posiciones de memoria indicadas (A, B, C) al ejecutar el código facilitado.

Código	Memoria datos (actual, T)	Memoria datos (final, T+5)
.text 0x0000 addi \$s1, \$0, 0x2000 lw \$s2, 8(\$s1) add \$s1, \$s2, \$s3 .text 0x0020 and \$s2, \$s1, \$s3 sw \$s2, -4(\$s3) beq \$s1, \$s2, etiq lw \$s4, 4(\$s2) addi \$s3, \$s1, -1 or \$s2, \$s1, \$s2 fin: j fin etiq: lw \$s3, C(\$0) slt \$s3, \$s2, \$s1 add \$s2, 4(\$s1)	.data 0x2000	.data 0x2000
	A: 0x0001	A: ¿?
	B: 0xFF00	B: ¿?
	C: 0x0400	C: ¿?
	Valor Registros (actual, T)	Valor Registros (final, T+5)
	\$pc = ¿?	\$pc = ¿?
	\$s1 = 0x00FF	\$s1 = ¿?
	\$s2 = 0x2000	\$s2 = ¿?
	\$s3 = 0x200C	\$s3 = ¿?
	\$s4 = 0x0000	\$s4 = ¿?

4.17.- En la figura adjunta se muestra el esquema de un determinado procesador uniciclo. En la figura se distinguen cinco bloques fundamentales para el procesador, las dos unidades de memoria (MEMC, MEMD), el banco de registros (GPR), la unidad aritmético-lógica (ALU) y la unidad de control (UC). Asimismo el esquema presenta otros elementos digitales conocidos que junto a los bits de control, se emplean para configurar la ruta de datos de este sistema.

En base a la información facilitada en el esquema, justificando de forma breve cada respuesta, se pide:

- Señale el tamaño de palabra del procesador
- Señale el máximo número de instrucciones
- Señale el máximo número de registros



- Escriba la palabra de control (PCwr, Mwr, Rwr, A2R, Fun) para la instrucción `addi r1, r2, 8` ($r1 = r2 + 8$)
- Escriba la palabra de control (PCwr, Mwr, Rwr, A2R, Fun) para la instrucción `sw r1, 8` ($r1 \Rightarrow \text{MEMD}(8)$)